JPH08264948A - 多層印刷配線回路の製造方法 - Google Patents

多層印刷配線回路の製造方法

Info

Publication number
JPH08264948A
JPH08264948A JP8056336A JP5633696A JPH08264948A JP H08264948 A JPH08264948 A JP H08264948A JP 8056336 A JP8056336 A JP 8056336A JP 5633696 A JP5633696 A JP 5633696A JP H08264948 A JPH08264948 A JP H08264948A
Authority
JP
Japan
Prior art keywords
electrode
ceramic sheet
printed wiring
multilayer printed
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8056336A
Other languages
English (en)
Inventor
Werner Gruenwald
グリュンヴァルト ヴェルナー
Walter Roethlingshoefer
レトリングスヘーファー ヴァルター
Ulrich Goebel
ゲーベル ウルリッヒ
Ralf Haug
ハウク ラルフ
Manfred Moser
モーザー マンフレート
Annette Laetsch
レチュ アネッテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH08264948A publication Critical patent/JPH08264948A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 新規の多層印刷配線回路の製造方法を提供す
る。 【解決手段】 生のセラミックシート（１１，１３）の
積重ね体であって、生のセラミックシート（１１）内に
構造（１，２，３）が圧入されているものを焼成するこ
とにより、多層印刷配線回路を製造する方法において、
構造（１，２，３）をまず支持体（１０）上に形成し、
次いでセラミックシート（１１）内に圧入し、圧入後に
支持体（１０）を構造（１，２，３）から分離し、かつ
圧入した構造（１，２，３）を有するセラミックシート
（１１）を別のセラミックシート（１３）との積層体と
して焼成する。 【効果】 品質的に高価なコンデンサを多層印刷配線回
路を製造することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、生のセラミックシ
ートの積層体であって、生のセラミックシート内に構造
が圧入されているものを焼成することにより、多層印刷
配線回路を製造する方法に関する。
【０００２】
【従来の技術】欧州特許公開第３００１８６号明細書か
ら、生のセラミックシートの積重ね体を焼成することよ
りなる、多層印刷配線回路の製造方法は公知である。該
方法では、個々のセラミックシートに金属パターンを印
刷し、次いで生のセラミックシートに圧入する。その
際、生のセラミックシートを軟化させるために加熱す
る。
【０００３】ドイツ国特許出願公開第４０３３７０７号
明細書から、抵抗素子の製造方法が公知であり、該方法
は、圧膜技術で抵抗層及び導体路を支持体上に製造し、
そうして形成された構造を次いで未焼成のフレキシブル
なセラミックシートに圧入しかつ支持体から分離するこ
とよりなる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した方法を改良することであった。
【０００５】
【課題を解決するための手段】前記課題は、冒頭に記載
した形式の方法において、本発明により、構造をまず支
持体上に形成し、次いでセラミックシート内に圧入し、
圧入後に支持体を構造から分離し、かつ圧入した構造を
有するセラミックシートを別のセラミックシートとの積
層体として焼成することにより解決される。
【０００６】本発明による方法は、従来の技術に比し
て、コンデンサが埋め込まれた高価な多層印刷配線回路
を製造することができるという利点を有する。しかも、
コンデンサのための該構造により、多層印刷配線回路の
機械的品質は悪影響を受けない。更に、本発明による方
法は簡単でありかつ周知の操作工程で実施することがで
きる。
【０００７】請求項２以降に記載の手段により、請求項
１記載の方法の有利な構成及び改良が可能である。特に
簡単には、スクリーン印刷により構造を製造する。この
場合には、生のセラミックシートの材料と一緒に焼成す
ることができない材料も使用することができる。誘電体
としては、特に高価なコンデンサの製造を可能にする既
に焼成した材料も製造することができる。
【０００８】
【実施例】次ぎに図示の実施例により本発明を詳細に説
明する。
【０００９】図１〜４には、多層印刷配線回路の製造方
法の第１実施例が示されている。図１には、支持体１０
が示され、該支持体上に第１電極１及び第２電極が配置
されている。第１電極と第２電極の間に、誘電体３が設
けられている。特に簡単には、この構造は、まずスクリ
ーン印刷により直接支持体１０に第１電極１の構造を印
刷する。このためには例えば金属含有ペーストを使用す
る。その上に、次いで誘電体３のための層を印刷する、
その際そのために、焼成後に特に高い誘電性定数を有す
る誘電性層を形成するペーストを使用する。その代わり
に、特に高い誘電性定数を有する既に焼成したセラミッ
ク板片を施すことも可能である。その上に次いで再びス
クリーン印刷で第２電極２のための導電性ペーストを印
刷する。
【００１０】支持体１０は、印刷されるペーストの付着
力の悪いか又は既にドイツ国特許出願公開第４０３３７
０７号明細書に記載されているように、分離層を備えた
材料のいずれからからなる。
【００１１】図２には、そのようにして調製された支持
体１０に、如何にして該支持体の上に配置された電極
１，２及び誘電性層３をセラミックシート１１に圧入す
るかを示す。圧入中に十分に軟化させるために加熱する
こともできるセラミックシートは、この工程で対応保持
体１２上に配置されている。次いで、対応保持体１２に
対して支持体１０を一緒に圧縮するために、電極１，２
及び誘電性層３を軟質の生のセラミックシート１１に圧
入する。
【００１２】図３には、支持体１０及び対応保持体１２
が分離された後の、そのようにして圧入された生のセラ
ミックシート内の構造を示す。
【００１３】次いで、公知方法で生のセラミックシート
１１を別の生のセラミックシート１３と積重ね体として
配置しかつ焼成して多層印刷配線回路２０を製造する。
この多層印刷配線回路２０を図４に示す。その際、別の
シート内には、スルーホール接点２１及び導体路２２が
設けられていてもよく、これらにより今や多層印刷配線
回路２０内に配置されていてもよい第１及び第２電極を
接触させることができる。
【００１４】従って、図４に示された多層印刷配線回路
はその内部に、第１電極、第２電極及びそれらの間に配
置された誘電体３により形成されるコンデンサ構造を有
する。該コンデンサ構造は多層印刷配線回路２０の内部
に存在するので、該回路は特に十分に環境の影響に対し
て保護されている。このことは特に、誘電体３が印刷さ
れたペーストにより製造される場合に重要である。それ
というのも、このようなペーストは焼成後にしばしばな
お中空室を有し、その際該中空室に周囲空気中に含有さ
れるガスもしくは空気湿分が浸入することがあり、そう
して材料の誘電性定数が影響を受けることがあるからで
ある。更に、誘電体３を特に薄い層で施すことができる
ので、コンデンサ構造の大きな容量が可能である。
【００１５】図１〜４に示された電極１，２は、生のセ
ラミックシート１１の比較的大きな面積を必要とする平
面状電極として形成されている。図５，６及び７には、
フィンガー構造を使用するもう１つの製造方法が示され
ている。
【００１６】図５には、第１の電極１のための噛み合っ
たフィンガー状構造が第２電極の下に印刷された支持体
１０の平面図が示されている。これらの構造は、個別の
印刷工程で施すことができる。
【００１７】次いで、図６に第２の印刷工程を示す。該
工程で、誘電性層のためのペーストを施す。そうして支
持体１０に製造された構造を、次いで既に図１〜３で説
明したように、生のセラミックシートに圧入しかつ支持
体を電極１，２及び誘電体３から分離する。図７には、
そのようにして形成された、電極１，２及び誘電体３が
圧入された生のセラミックシート１１を示す。図面から
明らかなように、電極１，２のための導電構造は完全に
誘電体３内に埋め込まれている。この生のセラミックシ
ートを別の生のセラミックシート１３と一緒に積重ね体
に配置すると、図４に類似して、内部に高い容量を有す
るコンデンサが配置されている多層印刷配線回路が形成
される。
【００１８】図５〜７による製造方法は、図１〜４によ
る方法に比して簡単である。それというのも、櫛形の噛
み合った電極を唯一の印刷工程で製造することができる
からである。
【図面の簡単な説明】
【図１】本発明によるコンデンサの製造方法の第１実施
例の第１工程を示す図である。
【図２】同実施例の第２工程を示す図である。
【図３】同実施例の第３工程を示す図である。
【図４】本発明による多層印刷配線回路の断面図であ
る。
【図５】本発明によるコンデンサの製造方法の第２実施
例の第１工程を示す図である。
【図６】同第２実施例の第２工程を示す図である。
【図７】同第２実施例の第３工程を示す図である。
【符号の説明】
１，２，３ 生のセラミックシート内の構造（１ 第１
の電極、３ 第２の電極）、１０ 支持体、 １１，１
３ 生のセラミックシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴァルター レトリングスヘーファー ドイツ連邦共和国 ロイトリンゲン ケー ニッヒストレスレ 129 (72)発明者 ウルリッヒ ゲーベル ドイツ連邦共和国 ロイトリンゲン ユス ティヌス−ケルナー−シュトラーセ 129 (72)発明者 ラルフ ハウク ドイツ連邦共和国 レオンベルク ホフマ ンシュトラーセ 83 (72)発明者 マンフレート モーザー ドイツ連邦共和国 ロイトリンゲン−ズィ ッケンハウゼン カルメンシュトラーセ 50−３ (72)発明者 アネッテ レチュ ドイツ連邦共和国 ルーテスハイム ドレ シャーシュトラーセ 41

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 生のセラミックシート（１１，１３）の
    積重ね体であって、生のセラミックシート（１１）内に
    構造（１，２，３）が圧入されているものを焼成するこ
    とにより、多層印刷配線回路を製造する方法において、
    構造（１，２，３）をまず支持体（１０）上に形成し、
    次いでセラミックシート（１１）内に圧入し、圧入後に
    支持体（１０）を構造（１，２，３）から分離し、かつ
    圧入した構造（１，２，３）を有するセラミックシート
    （１１）を別のセラミックシート（１３）との積層体と
    して焼成することを特徴とする、多層印刷配線回路の製
    造方法。
  2. 【請求項２】 コンデンサのために第１電極（１）及び
    第２電極（２）を設け、かつ電極（１，２）を厚膜ペー
    ストのスクリーン印刷により支持体（１０）に施す、請
    求項１記載の方法。
  3. 【請求項３】 第１電極（１）と第２電極（２）の間に
    誘電体（３）を配置する、請求項２記載の方法。
  4. 【請求項４】 第１電極（１）及び第２電極（２）を平
    面状電極として形成する、請求項３記載の方法。
  5. 【請求項５】 第１電極（１）及び第２電極（２）を噛
    み合うフィンガー電極として形成する、請求項３記載の
    方法。
JP8056336A 1995-03-16 1996-03-13 多層印刷配線回路の製造方法 Pending JPH08264948A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19509554A DE19509554A1 (de) 1995-03-16 1995-03-16 Verfahren zur Herstellung einer Multilayerschaltung
DE19509554.5 1995-03-16

Publications (1)

Publication Number Publication Date
JPH08264948A true JPH08264948A (ja) 1996-10-11

Family

ID=7756849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8056336A Pending JPH08264948A (ja) 1995-03-16 1996-03-13 多層印刷配線回路の製造方法

Country Status (3)

Country Link
US (1) US5573808A (ja)
JP (1) JPH08264948A (ja)
DE (1) DE19509554A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086797A1 (ja) * 2010-01-15 2011-07-21 三洋電機株式会社 コンデンサ内蔵基板の製造方法
CN114394415A (zh) * 2021-12-28 2022-04-26 赤壁市万皇智能设备有限公司 一种基于agv自动搬运系统的fpc自动化生产线

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19609221C1 (de) * 1996-03-09 1997-08-07 Bosch Gmbh Robert Verfahren zur Herstellung von keramischen Mehrschichtsubstraten
US5950292A (en) * 1997-03-04 1999-09-14 Sandia Corporation Methods of fabricating applique circuits
US6194053B1 (en) * 1998-02-26 2001-02-27 International Business Machines Corporation Apparatus and method fabricating buried and flat metal features
JP3593964B2 (ja) * 2000-09-07 2004-11-24 株式会社村田製作所 多層セラミック基板およびその製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6542351B1 (en) * 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
DE10332579A1 (de) * 2003-07-17 2004-11-25 Siemens Ag Leiterplatte
US20060162844A1 (en) * 2005-01-26 2006-07-27 Needes Christopher R Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2390025A (en) * 1943-10-04 1945-11-27 Du Pont Process for the manufacture of electrical capacitors
US3470018A (en) * 1964-08-24 1969-09-30 Melpar Inc Thin film capacitor
US3334002A (en) * 1964-11-12 1967-08-01 Siemens Ag Method of manufacturing capacitor strips
JPS6159523A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 筆字体入出力装置
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
JPH01226131A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
US5009794A (en) * 1989-05-16 1991-04-23 Wedgewood Technology, Inc. System and method for controlling butterfat content in standardized milk product
DE4033707A1 (de) * 1990-10-24 1992-04-30 Bosch Gmbh Robert Cermet-dickschichtwiderstandselement sowie verfahren zu seiner herstellung
US5412865A (en) * 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JP2985448B2 (ja) * 1991-12-09 1999-11-29 株式会社村田製作所 セラミックグリーンシートの積層方法
JPH06333774A (ja) * 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 積層磁器コンデンサの電極形成方法およびその方法を用いた積層磁器コンデンサの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086797A1 (ja) * 2010-01-15 2011-07-21 三洋電機株式会社 コンデンサ内蔵基板の製造方法
CN114394415A (zh) * 2021-12-28 2022-04-26 赤壁市万皇智能设备有限公司 一种基于agv自动搬运系统的fpc自动化生产线
CN114394415B (zh) * 2021-12-28 2023-12-12 赤壁市万皇智能设备有限公司 一种基于agv自动搬运系统的fpc自动化生产线

Also Published As

Publication number Publication date
DE19509554A1 (de) 1996-09-19
US5573808A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
JPH08264948A (ja) 多層印刷配線回路の製造方法
US5876538A (en) Method for manufacturing a ceramic multilayer substrate for complex electronic circuits
JPS6159522B2 (ja)
JP2993247B2 (ja) 積層セラミックコンデンサの製造方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JP2976678B2 (ja) 積層セラミックコンデンサの製造方法
JPH09153429A (ja) 積層セラミック電子部品の製造方法
JPH0389590A (ja) 厚膜抵抗体付回路基板の製造方法
JPH1065341A (ja) 多層セラミック基板の製造方法
JP3092455B2 (ja) 電子部品のメッキ下地電極形成方法
JPH03191596A (ja) コンデンサ内蔵多層セラミック基板の製造方法
JP3245607B2 (ja) 積層セラミックグリーンシートの製造方法及び装置
KR940003338B1 (ko) 복합 세라믹 소자 및 그 제조방법
JPH08222472A (ja) 積層セラミック電子部品
JP2002110451A (ja) 積層型電子部品およびその製法
JPH07162153A (ja) セラミック−多層の製法
JP2643450B2 (ja) スルーホール導体形成方法
JPH08330177A (ja) 積層セラミック電子部品の製造方法
KR960702671A (ko) 코넥터용 필터기판 및 그 제조방법(filter base for connector, and method for its manufacture)
JPH02159710A (ja) チップ型電子部品用素体の製造方法
JPH0935990A (ja) セラミック積層電子部品の製造方法
JPH11191516A (ja) セラミック積層部品用グリーンシート及びこれを用いたセラミック積層部品の製造方法
JPH11162772A (ja) セラミック電子部品
JPH04354315A (ja) 厚膜コンデンサ
JP2004058314A (ja) スクリーン印刷版及び電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060510