JPH0766723A - Pll周波数シンセサイザ - Google Patents
Pll周波数シンセサイザInfo
- Publication number
- JPH0766723A JPH0766723A JP5229450A JP22945093A JPH0766723A JP H0766723 A JPH0766723 A JP H0766723A JP 5229450 A JP5229450 A JP 5229450A JP 22945093 A JP22945093 A JP 22945093A JP H0766723 A JPH0766723 A JP H0766723A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- counter
- output
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 claims abstract description 6
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 claims abstract description 6
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 claims description 13
- 230000009977 dual effect Effects 0.000 claims description 8
- 238000009499 grossing Methods 0.000 claims 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 abstract description 4
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 abstract description 4
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 PLL周波数シンセサイザのロックアップを
十分高速にすること。 【構成】 電圧制御発振器1の出力からフラクショナル
分周器2により周波数の高い信号S1及び周波数の低い
信号S2を生成する。周波数の高い信号S1と周波数の
高い基準信号REF1との位相比較を位相比較器5によ
って行い、周波数の低い信号S2と周波数の低い基準信
号REF2との位相比較を位相比較器6によって行う。
位相比較器5、6の出力はセレクタ7によって選択され
てフィルタ8に供給され、電圧制御発振器1の制御電圧
VCとなる。
十分高速にすること。 【構成】 電圧制御発振器1の出力からフラクショナル
分周器2により周波数の高い信号S1及び周波数の低い
信号S2を生成する。周波数の高い信号S1と周波数の
高い基準信号REF1との位相比較を位相比較器5によ
って行い、周波数の低い信号S2と周波数の低い基準信
号REF2との位相比較を位相比較器6によって行う。
位相比較器5、6の出力はセレクタ7によって選択され
てフィルタ8に供給され、電圧制御発振器1の制御電圧
VCとなる。
Description
【0001】
【産業上の利用分野】本発明は、高速ロックアップ且つ
高安定なPLL周波数シンセサイザに関する。
高安定なPLL周波数シンセサイザに関する。
【0002】
【従来の技術】ロックアップタイムを短縮するPLL周
波数シンセサイザーとして、大小異なる分周比にて分周
された比較周波数と基準周波数を用いたものがある(参
照:特開平2−94710号公報、特開平3−3892
1号公報)。上述の従来技術によれば大小異なる分周比
にて分周された比較周波数と基準周波数を用いてPLL
を組み、つまり、高い比較周波数及び通常の比較周波数
を有し、まず、収束速度を早くするために、目的の周波
数と現在の発振周波数との差が大きいときには小さい分
周比にて分周された状態で位相比較して比較周波数が高
いことで収束速度を早め、これにより、発振周波数を目
的の周波数に接近させる。その後、発振周波数が接近し
位相差が小さいときは大きい分周比にて分周された状態
つまり通常の比較周波数で位相比較し、目的の周波数に
設定する。
波数シンセサイザーとして、大小異なる分周比にて分周
された比較周波数と基準周波数を用いたものがある(参
照:特開平2−94710号公報、特開平3−3892
1号公報)。上述の従来技術によれば大小異なる分周比
にて分周された比較周波数と基準周波数を用いてPLL
を組み、つまり、高い比較周波数及び通常の比較周波数
を有し、まず、収束速度を早くするために、目的の周波
数と現在の発振周波数との差が大きいときには小さい分
周比にて分周された状態で位相比較して比較周波数が高
いことで収束速度を早め、これにより、発振周波数を目
的の周波数に接近させる。その後、発振周波数が接近し
位相差が小さいときは大きい分周比にて分周された状態
つまり通常の比較周波数で位相比較し、目的の周波数に
設定する。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
従束技術のごとく、単なる比較周波数の高周波化では、
設定周波数は目的の周波数に接近するだけであり、図5
のロックアップ特性に示すごとく、第1次収束終了時点
t1ではずれ△fが生じているにもかかわらず、時刻t
2にて正確な周波数合わせ込みには通常の比較周波数に
切り換えなければならず、この切り換えの際、再収束さ
せるためのロックアップ時間t2〜t3が必要になる。
つまり、高速ロックアップとしては不充分であるという
課題がある。従って、本発明の目的は、十分高速なロッ
クアップが可能であるPLL周波数シンセサイザを提供
することにある。
従束技術のごとく、単なる比較周波数の高周波化では、
設定周波数は目的の周波数に接近するだけであり、図5
のロックアップ特性に示すごとく、第1次収束終了時点
t1ではずれ△fが生じているにもかかわらず、時刻t
2にて正確な周波数合わせ込みには通常の比較周波数に
切り換えなければならず、この切り換えの際、再収束さ
せるためのロックアップ時間t2〜t3が必要になる。
つまり、高速ロックアップとしては不充分であるという
課題がある。従って、本発明の目的は、十分高速なロッ
クアップが可能であるPLL周波数シンセサイザを提供
することにある。
【0004】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、フラクショナル分周器を用いて高い比較
周波数を発生させる。
めに本発明は、フラクショナル分周器を用いて高い比較
周波数を発生させる。
【0005】
【作用】上述の手段によれば、比較周波数の高い時点で
発振周波数を目的周波数に一致し、この結果、通常の比
較周波数に切換えた場合に、発振周波数の再収束動作は
不要となる。
発振周波数を目的周波数に一致し、この結果、通常の比
較周波数に切換えた場合に、発振周波数の再収束動作は
不要となる。
【0006】
【実施例】図1は本発明に係るPLL周波数シンセサイ
ザの第1の実施例を示すブロック回路図である。図1に
おいて、電圧制御発振器(VCO)1は制御電圧VCを
受けてこれに対応した発振周波数の信号を発生する。こ
の電圧制御発振器1の出力は比較分周器2に供給され、
この結果、比較分周器2は周波数の高い信号S1及び周
波数の低い信号S2を発生する。他方、基準カウンタ3
は標準信号発振器たとえば水晶発振器からの標準信号を
分周して周波数の高い基準信号REF1を発生する。ま
た、8カウンタ(1/8分周器)4は基準カウンタ3の
出力を1/8分周して周波数の低い基準信号REF2を
発生する。
ザの第1の実施例を示すブロック回路図である。図1に
おいて、電圧制御発振器(VCO)1は制御電圧VCを
受けてこれに対応した発振周波数の信号を発生する。こ
の電圧制御発振器1の出力は比較分周器2に供給され、
この結果、比較分周器2は周波数の高い信号S1及び周
波数の低い信号S2を発生する。他方、基準カウンタ3
は標準信号発振器たとえば水晶発振器からの標準信号を
分周して周波数の高い基準信号REF1を発生する。ま
た、8カウンタ(1/8分周器)4は基準カウンタ3の
出力を1/8分周して周波数の低い基準信号REF2を
発生する。
【0007】位相比較器5は周波数の高い信号S1と周
波数の高い基準信号REF1との位相比較を行い、位相
比較器6は周波数の低い信号S2と周波数の低い基準信
号REF2との位相比較を行う。位相比較器5、6の出
力はセレクタ7を介してフィルタ8に供給されて平滑さ
れて電圧制御発振器1の制御電圧VCとなる。この場
合、位相比較器5、6の出力の選択はセレクタ7によっ
て行われ、セレクタ7の制御は位相ロック検出器9によ
って行われる。つまり、位相比較器5の位相ロック状態
が検出されていないときには、位相ロック検出器9はセ
レクタ7に位相比較器5を選択せしめ、逆に、位相比較
器5の位相ロック状態が検出されているときには、位相
ロック検出器9はセレクタ7に位相比較器6を選択せし
める。なお、この場合、セレクタ7が位相比較器5、6
の一方を選択しているときにはセレクタ7は他方をハイ
インピーダンス出力状態にする。
波数の高い基準信号REF1との位相比較を行い、位相
比較器6は周波数の低い信号S2と周波数の低い基準信
号REF2との位相比較を行う。位相比較器5、6の出
力はセレクタ7を介してフィルタ8に供給されて平滑さ
れて電圧制御発振器1の制御電圧VCとなる。この場
合、位相比較器5、6の出力の選択はセレクタ7によっ
て行われ、セレクタ7の制御は位相ロック検出器9によ
って行われる。つまり、位相比較器5の位相ロック状態
が検出されていないときには、位相ロック検出器9はセ
レクタ7に位相比較器5を選択せしめ、逆に、位相比較
器5の位相ロック状態が検出されているときには、位相
ロック検出器9はセレクタ7に位相比較器6を選択せし
める。なお、この場合、セレクタ7が位相比較器5、6
の一方を選択しているときにはセレクタ7は他方をハイ
インピーダンス出力状態にする。
【0008】このように、比較周波数が高い周波数と、
通常の比較周波数を有することにより、まず、周波数の
高い比較周波数信号S1と周波数の高い基準周波数信号
REF1とを位相比較器5を用いてPLL動作を行うこ
とで高速のロックアップをさせる。次に、周波数の低い
比較周波数信号S2と周波数の低い基準周波数信号RE
F2とを位相比較器6用いてPLL動作を行こなわせ、
高安定なるロック状態を生成する。この場合、従来と異
なる点は、周波数が高い状態でPLLをかけた場合、従
来例では、発振周波数が目的に近付くだけで一致はしな
いが(参照:図5のt2)、図1の実施例では、フラク
ショナル分周を行うことで発振周波数を目的の周波数に
一致させることができる。つまり、図2のロックアップ
特性に示すように、比較周波数が高くても、分解能の高
い分周ができることにより、第1次収束終了点t1にて
電圧制御発振器1の発振周波数を目的の設定周波数と一
致させることができるので、切り換え時t2における再
収束がなくなり、つまり、時刻t2における周波数の変
動がなくなり、高速のロックアップタイムを得ることが
できる。
通常の比較周波数を有することにより、まず、周波数の
高い比較周波数信号S1と周波数の高い基準周波数信号
REF1とを位相比較器5を用いてPLL動作を行うこ
とで高速のロックアップをさせる。次に、周波数の低い
比較周波数信号S2と周波数の低い基準周波数信号RE
F2とを位相比較器6用いてPLL動作を行こなわせ、
高安定なるロック状態を生成する。この場合、従来と異
なる点は、周波数が高い状態でPLLをかけた場合、従
来例では、発振周波数が目的に近付くだけで一致はしな
いが(参照:図5のt2)、図1の実施例では、フラク
ショナル分周を行うことで発振周波数を目的の周波数に
一致させることができる。つまり、図2のロックアップ
特性に示すように、比較周波数が高くても、分解能の高
い分周ができることにより、第1次収束終了点t1にて
電圧制御発振器1の発振周波数を目的の設定周波数と一
致させることができるので、切り換え時t2における再
収束がなくなり、つまり、時刻t2における周波数の変
動がなくなり、高速のロックアップタイムを得ることが
できる。
【0009】次に、フラクショナル分周器2の詳細につ
いて説明する。ここで、動作の説明を具体的にするため
に、分周周波数の分解度を1/8にした状態とし、つま
り、高い比較周波数S1を低い比較周波数S2の8倍に
設定し、高い基準信号REF1の周波数を低い基準信号
REF2の周波数の8倍に設定する。
いて説明する。ここで、動作の説明を具体的にするため
に、分周周波数の分解度を1/8にした状態とし、つま
り、高い比較周波数S1を低い比較周波数S2の8倍に
設定し、高い基準信号REF1の周波数を低い基準信号
REF2の周波数の8倍に設定する。
【0010】電圧制御発振器1の出力はAカウンタ21
へ入力され、Aカウンタ21の出力は+1カウンタを経
てFカウンタ23及び8カウンタ24へ入力される。A
カウンタ21の出力及び+1カウンタ22の出力はセレ
クタ25に入力され、Fカウンタ23の出力によってセ
レクタ25が制御される。この結果、セレクタ25はA
カウンタ21の出力もしくは+1カウンタ22の出力す
る。ここで、+1カウンタ22はAカウンタ21の設定
値より1パルス分だけ多く計数する。Fカウンタ23と
8カウンタ24は+1カウンタの出力を計数し、8カウ
ンタ24の出力によってFカウンタ23はリセットされ
る。この結果、セレクタ25は、8カウント中F計数期
間だけ+1カウンタ22の出力つまり(A+1)分周を
選択し、残りの(8−F)計数期間はAカウンタ21の
出力つまりA分周を選択する。
へ入力され、Aカウンタ21の出力は+1カウンタを経
てFカウンタ23及び8カウンタ24へ入力される。A
カウンタ21の出力及び+1カウンタ22の出力はセレ
クタ25に入力され、Fカウンタ23の出力によってセ
レクタ25が制御される。この結果、セレクタ25はA
カウンタ21の出力もしくは+1カウンタ22の出力す
る。ここで、+1カウンタ22はAカウンタ21の設定
値より1パルス分だけ多く計数する。Fカウンタ23と
8カウンタ24は+1カウンタの出力を計数し、8カウ
ンタ24の出力によってFカウンタ23はリセットされ
る。この結果、セレクタ25は、8カウント中F計数期
間だけ+1カウンタ22の出力つまり(A+1)分周を
選択し、残りの(8−F)計数期間はAカウンタ21の
出力つまりA分周を選択する。
【0011】次に、フラクショナル分周の実例を説明す
る。PLL基準周波数1kHz、発振周波数85kHz
の場合、比較分周器の分周数Nは85である。PLL基
準周波数を8倍の8kHzにした場合、分周数Nは1
0.625になり通常では分周できない。しかし、1
0.625分周は平均すると平均値が10.625とな
るように分周数をコントロールすることで達成できる。
つまり、10分周を3回、11分周を5回の計8回を1
サイクルとする繰り返し分周を行わせると平均値は1
0.625となる。同様に、発振周波数86kHzを得
る場合、10分周を2回、11分周を6回行う事で平均
値を10.75にできる。数式的には分周数Nを8で割
った商をA、あまりをFとすると、 N=A・8+F =A・8−A・F+A・F+F =A・(8−F)+(A+1)・F となり、A分周数を(8−F)回、(A+1)分周数を
F回行わせることで平均値分周が成立する。2進数とし
て考えると、分周数85は2進数で表すと101010
1である。従って、8倍であることから3ビットで区切
ると上位ビット側は10、下位ビット側は3であり、商
が10、あまりが3に相当する。
る。PLL基準周波数1kHz、発振周波数85kHz
の場合、比較分周器の分周数Nは85である。PLL基
準周波数を8倍の8kHzにした場合、分周数Nは1
0.625になり通常では分周できない。しかし、1
0.625分周は平均すると平均値が10.625とな
るように分周数をコントロールすることで達成できる。
つまり、10分周を3回、11分周を5回の計8回を1
サイクルとする繰り返し分周を行わせると平均値は1
0.625となる。同様に、発振周波数86kHzを得
る場合、10分周を2回、11分周を6回行う事で平均
値を10.75にできる。数式的には分周数Nを8で割
った商をA、あまりをFとすると、 N=A・8+F =A・8−A・F+A・F+F =A・(8−F)+(A+1)・F となり、A分周数を(8−F)回、(A+1)分周数を
F回行わせることで平均値分周が成立する。2進数とし
て考えると、分周数85は2進数で表すと101010
1である。従って、8倍であることから3ビットで区切
ると上位ビット側は10、下位ビット側は3であり、商
が10、あまりが3に相当する。
【0012】図1の比較分周器2の回路に当てはめる
と、Aカウンタ21は商である値Aを計数し、+1カウ
ンタ22は(A+1)、Fカウンタ23はあまりの値F
を計数し、8カウンタ24は8倍、セレクタ25は商A
か(A+1)分周の切り換えを行う。従って、Fカウン
タ23と8カウンタ24の動作は、Fカウントする間は
(A+1)分周をセレクタ25により選択し、Fカウン
トが終わるとA分周を選択し、8カウンタ24により8
カウント終了するとFカウンタ23をリセットさせ再び
Fカウントを計数始め、上述の動作を繰り返すことにな
る。セレクタ25の出力は周波数の高い比較周波数信号
S1となり、8カウンタ24の出力は周波数の低い比較
周波数信号S2となる。
と、Aカウンタ21は商である値Aを計数し、+1カウ
ンタ22は(A+1)、Fカウンタ23はあまりの値F
を計数し、8カウンタ24は8倍、セレクタ25は商A
か(A+1)分周の切り換えを行う。従って、Fカウン
タ23と8カウンタ24の動作は、Fカウントする間は
(A+1)分周をセレクタ25により選択し、Fカウン
トが終わるとA分周を選択し、8カウンタ24により8
カウント終了するとFカウンタ23をリセットさせ再び
Fカウントを計数始め、上述の動作を繰り返すことにな
る。セレクタ25の出力は周波数の高い比較周波数信号
S1となり、8カウンタ24の出力は周波数の低い比較
周波数信号S2となる。
【0013】このようにフラクショナル分周を用いるこ
とで分解能の高い分周(少数点が有る分周)を行え、ま
た、分周設定データについても2進数データそのままを
Aカウンタ21とFカウンタ23へ設定すればよく、従
来と全く同じアルゴリズムが使用できる。
とで分解能の高い分周(少数点が有る分周)を行え、ま
た、分周設定データについても2進数データそのままを
Aカウンタ21とFカウンタ23へ設定すればよく、従
来と全く同じアルゴリズムが使用できる。
【0014】図3は本発明に係るPLL周波数シンセサ
イザの第2の実施例を示すブロック回路図であって、図
1のAカウンタ21の代りに、K、K+1分周のデュア
ルモジュラスプリスケーラ21A、スクロカウンタ(以
下、Sカウンタ)21B、メインカウンタ(以下、Mカ
ウンタ)21Cよりなるパルススワロ式分周器を用いて
いる。
イザの第2の実施例を示すブロック回路図であって、図
1のAカウンタ21の代りに、K、K+1分周のデュア
ルモジュラスプリスケーラ21A、スクロカウンタ(以
下、Sカウンタ)21B、メインカウンタ(以下、Mカ
ウンタ)21Cよりなるパルススワロ式分周器を用いて
いる。
【0015】パルススワロ式分周器のみでは、図4に示
すごとく、入力、出力の総分周数Aは、 A=K・M+S =K・M−K・S+K・S+S =K・(M−S)+(K+1)・S と表わせる。従って、Sカウンタ21BのMカウント中
のSカウント中にはデュアルモジュラスプリスケーラ2
1AのK+1分周を選択し、残りの(M−S)カウント
中にはデュアルモジュラスプリスケーラ21AのK分周
を選択するようにすれば、分周数Aを達成できる。な
お、この場合、K=1、2、…、M=2、3、…、S=
1、2、…、M−1である。つまり、図4の回路構成全
体が図1のAカウンタ21の作用する。従って、図1と
同様に、Sカウンタ21Bの出力に+1カウンタ22を
接続すれば、+1カウンタ22の出力は KM+S+1 =A+1 となり、(A+1)カウンタの作用をなす。この結果、
図3において、セレクタ25によってAカウンタ(21
A、21B、21C)と(A+1)カウンタ(21A、
21B、21C、22)を切換えることができ、図3の
回路の動作は図1の回路の動作と同一となる。
すごとく、入力、出力の総分周数Aは、 A=K・M+S =K・M−K・S+K・S+S =K・(M−S)+(K+1)・S と表わせる。従って、Sカウンタ21BのMカウント中
のSカウント中にはデュアルモジュラスプリスケーラ2
1AのK+1分周を選択し、残りの(M−S)カウント
中にはデュアルモジュラスプリスケーラ21AのK分周
を選択するようにすれば、分周数Aを達成できる。な
お、この場合、K=1、2、…、M=2、3、…、S=
1、2、…、M−1である。つまり、図4の回路構成全
体が図1のAカウンタ21の作用する。従って、図1と
同様に、Sカウンタ21Bの出力に+1カウンタ22を
接続すれば、+1カウンタ22の出力は KM+S+1 =A+1 となり、(A+1)カウンタの作用をなす。この結果、
図3において、セレクタ25によってAカウンタ(21
A、21B、21C)と(A+1)カウンタ(21A、
21B、21C、22)を切換えることができ、図3の
回路の動作は図1の回路の動作と同一となる。
【0016】なお、上述の実施例においては、フラクシ
ョナル分周器の例として分解度1/8として説明を行っ
たが、1/4、1/16、1/Rなど自由に設定するこ
とができ、この場合、8カウンター24は4、16、R
カウンタを用いる、また、R=2n とすれば、設定デー
タについても2進データ下位nビットをFカウンタの値
として、nビットより上位ビットをAカウンタの値とす
れば、よく設定データのアルゴリズムはフラクショナル
分周を意識することなく、従来と同一となる。また、比
較分周器2においては、8カウンタ24が周波数の高い
信号S1の生成及び周波数の低い信号S2の生成の両方
に関与しているが、カウンタ4の値に応じて、周波数の
低い信号S2の生成専用のカウンタを設けてもよい。
ョナル分周器の例として分解度1/8として説明を行っ
たが、1/4、1/16、1/Rなど自由に設定するこ
とができ、この場合、8カウンター24は4、16、R
カウンタを用いる、また、R=2n とすれば、設定デー
タについても2進データ下位nビットをFカウンタの値
として、nビットより上位ビットをAカウンタの値とす
れば、よく設定データのアルゴリズムはフラクショナル
分周を意識することなく、従来と同一となる。また、比
較分周器2においては、8カウンタ24が周波数の高い
信号S1の生成及び周波数の低い信号S2の生成の両方
に関与しているが、カウンタ4の値に応じて、周波数の
低い信号S2の生成専用のカウンタを設けてもよい。
【0017】
【発明の効果】以上説明したように本発明によれば、周
波数が高い比較周波数及び通常の比較周波数を有し、収
束速度を速くするために高い周波数を用い、安定度を上
げるために通常の比較周波数を用いたPLL周波数シン
セサイザーにおいて、フラクショナル分周を用いて高い
比較周波数を生成することにより、比較周波数が高くて
も、発振周波数を目的の周波数と一致させることがで
き、従って、安定度を上げるために通常の比較周波数に
切り換える場合において発振周波数が全く同一である再
収束動作を行うことなく切り換えができ、この結果、高
速のロックアップを達成できる。
波数が高い比較周波数及び通常の比較周波数を有し、収
束速度を速くするために高い周波数を用い、安定度を上
げるために通常の比較周波数を用いたPLL周波数シン
セサイザーにおいて、フラクショナル分周を用いて高い
比較周波数を生成することにより、比較周波数が高くて
も、発振周波数を目的の周波数と一致させることがで
き、従って、安定度を上げるために通常の比較周波数に
切り換える場合において発振周波数が全く同一である再
収束動作を行うことなく切り換えができ、この結果、高
速のロックアップを達成できる。
【図1】本発明に係るPLL周波数シンセサイザの第1
の実施例を示すブロック回路図である。
の実施例を示すブロック回路図である。
【図2】図1のロックアップ特性を示すタイミング図で
ある。
ある。
【図3】本発明に係るPLL周波数シンセサイザの第2
の実施例を示すブロック回路図である。
の実施例を示すブロック回路図である。
【図4】一般的なパルススワロ式分周器を示すブロック
回路図である。
回路図である。
【図5】従束のロックアップ特性を示すタイミング図で
ある。
ある。
1…電圧制御発振器 2…比較分周器 3…基準カウンタ 4…8カウンタ 5、6…位相比較器 7…セレクタ 8…フィルタ 9…位相ロック検出器 21…Aカウンタ 21A…K、K+1分周のデュアルモジュラスプリスケ
ーラ 21B…Sカウンタ 21C…Mカウンタ 22…+1カウンタ 23…Fカウンタ 24…8カウンタ 25…セレクタ
ーラ 21B…Sカウンタ 21C…Mカウンタ 22…+1カウンタ 23…Fカウンタ 24…8カウンタ 25…セレクタ
Claims (4)
- 【請求項1】 制御電圧(VC)を受信して該制御電圧
に対応した発振周波数の出力信号を出力する電圧制御発
振器(1)と、 第1のPLL基準周波数の第1の基準信号(REF1)
を発生する第1の基準信号発生器(3)と、 前記電圧制御発振器の出力信号の発振周波数を前記第1
のPLL基準周波数に等しくなるフランクショナル分周
比(N=A・8+F)で分周するフラクショナル分周器
(2)と、 該フラクショナル分周器の出力と前記第1の基準信号と
の位相比較する第1の位相比較器(5)と、 前記第1の基準信号を所定の分周比で分周して第2のP
LL基準周波数の第2の基準信号(REF2)を発生す
る第2の基準信号発生器(4)と、 前記フラクショナル分周器の出力を前記所定の分周比で
分周して出力する分周器と、 該分周器の出力と前記第2の基準信号との位相比較する
第2の位相比較器(6)と、 前記第1、第2の位相比較器の出力を選択するセレクタ
(7)と、 該セレクタの出力を平滑化して前記電圧制御発振器の制
御電圧を発生するループフィルタ(8)と、 前記第1の位相比較器の出力の位相ロック状態を判別
し、該位相ロック状態を検出していないときには前記セ
レクタにより該第1の位相比較器の出力を選択させ、前
記位相ロック状態を検出しているときには前記セレクタ
により前記第2の位相比較器の出力を選択させる位相ロ
ック検出器(9)とを具備するPLL周波数シンセサイ
ザ。 - 【請求項2】 前記フラクショナル分周器は前記分周器
(24)を内蔵する請求項1に記載のPLL周波数シン
セサイザ。 - 【請求項3】 前記フラクショナル分周器は、 前記電圧制御発振器の出力をA(A=0、1、2、…)
分周するAカウンタ(21)と、 前記電圧制御発振器の出力を(A+1)分周する(A+
1)カウンタ(21、22)と、 前記Aカウンタの出力を(M−F)(M=2、3、…、
F=1、2、…、M−1)回出力し、前記(A+1)カ
ウンタの出力をF回出力する回路(23、24、25)
とを具備し、前記電圧制御発振器の出力をN=M・A+
F分周するようにした請求項1に記載のPLL周波数シ
ンセサイザ。 - 【請求項4】 前記Aカウンタ及び(A+1)カウンタ
は、 前記電圧制御発振器の出力を(K、K+1)(K=1、
2、…)分周するデュアルモジュラスプリスケーラ(2
1A)と、 該デュアルモジュラスプリスケーラの出力をM回(M=
2、3、…)計数するMカウンタ(21C)と、 前記デュアルモジュラスプリスケーラの出力をS回(S
=1、2、…、M−1)計数し、前記MカウンタのM回
計数毎にリセットされるSカウンタ(21B)と、 前記デュアルモジュラスプリスケーラの出力を(S+
1)回計数し、前記MカウンタのM回計数毎にリセット
される(S+1)カウンタ(21B、22)とを具備
し、前記Sカウンタを選択して前記Aカウンタ(A=K
M+S)として作用せしめ、前記(S+1)カウンタを
選択して前記(A+1)カウンタ(A+1=AK+S+
1)として作用せしめた請求項3に記載のPLL周波数
シンセサイザ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5229450A JP3033654B2 (ja) | 1993-08-23 | 1993-08-23 | Pll周波数シンセサイザ |
DE69403869T DE69403869T2 (de) | 1993-08-23 | 1994-08-19 | PLL-Frequenzsynthetisierer und PLL-Frequenzsynthetisierungsverfahren mit schneller Einrastung und stabilen Schwingungen |
EP94112984A EP0641082B1 (en) | 1993-08-23 | 1994-08-19 | PLL frequency synthesizer and PLL frequency synthesizing method capable of obtaining high-speed lock-up and highly-reliable oscillation |
US08/293,447 US5424687A (en) | 1993-08-23 | 1994-08-19 | PLL frequency synthesizer and PLL frequency synthesizing method capable of obtaining high-speed lock-up and highly-reliable oscillation |
KR1019940020830A KR0138484B1 (ko) | 1993-08-23 | 1994-08-23 | 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5229450A JP3033654B2 (ja) | 1993-08-23 | 1993-08-23 | Pll周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0766723A true JPH0766723A (ja) | 1995-03-10 |
JP3033654B2 JP3033654B2 (ja) | 2000-04-17 |
Family
ID=16892400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5229450A Expired - Fee Related JP3033654B2 (ja) | 1993-08-23 | 1993-08-23 | Pll周波数シンセサイザ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5424687A (ja) |
EP (1) | EP0641082B1 (ja) |
JP (1) | JP3033654B2 (ja) |
KR (1) | KR0138484B1 (ja) |
DE (1) | DE69403869T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201329A (ja) * | 1989-12-26 | 1991-09-03 | Mitsubishi Electric Corp | 遮断器 |
US9899177B2 (en) | 2015-12-28 | 2018-02-20 | Lsis Co., Ltd. | Delay time generation apparatus for air circuit breaker |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2880376B2 (ja) * | 1993-06-10 | 1999-04-05 | 三菱電機株式会社 | 周波数安定化装置 |
JP3327028B2 (ja) * | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
US5486792A (en) * | 1995-03-06 | 1996-01-23 | Motorola, Inc. | Method and apparatus for calculating a divider in a digital phase lock loop |
JPH0993090A (ja) * | 1995-09-21 | 1997-04-04 | Pioneer Electron Corp | 受信機 |
SE505090C2 (sv) * | 1995-10-05 | 1997-06-23 | Ericsson Telefon Ab L M | Förfarande och anordning vid generering av en signal |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
US6173432B1 (en) * | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
US5907253A (en) * | 1997-11-24 | 1999-05-25 | National Semiconductor Corporation | Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element |
US6028493A (en) * | 1998-04-21 | 2000-02-22 | National Semiconductor Corporation | Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit |
EP0986178A3 (en) * | 1998-07-17 | 2000-05-03 | Nortel Networks Corporation | Frequency synthesizer |
US6329872B1 (en) | 1998-08-14 | 2001-12-11 | Nortel Networks Limited | Charge pump circuit for a phase locked loop |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6140882A (en) * | 1998-11-23 | 2000-10-31 | Tropian, Inc. | Phase lock loop enabling smooth loop bandwidth switching |
US6483886B1 (en) * | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US7012984B2 (en) * | 1999-07-29 | 2006-03-14 | Tropian, Inc. | PLL noise smoothing using dual-modulus interleaving |
DE19946200A1 (de) * | 1999-09-27 | 2001-05-03 | Infineon Technologies Ag | Phasenregelkreis |
KR100424465B1 (ko) * | 1999-11-30 | 2004-03-26 | 삼성전자주식회사 | 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치 |
US6236278B1 (en) | 2000-02-16 | 2001-05-22 | National Semiconductor Corporation | Apparatus and method for a fast locking phase locked loop |
FR2811166B1 (fr) | 2000-06-30 | 2005-01-28 | Cit Alcatel | Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
KR100468734B1 (ko) * | 2002-06-11 | 2005-01-29 | 삼성전자주식회사 | 노이즈를 감소시키기 위한 주파수 합성 회로 |
US7010376B2 (en) * | 2002-10-25 | 2006-03-07 | Pulp And Paper Research Institute Of Canada | Diagnostic for poorly tuned control loops |
US6867616B1 (en) | 2003-06-04 | 2005-03-15 | Altera Corporation | Programmable logic device serial interface having dual-use phase-locked loop circuitry |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7019570B2 (en) * | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
US6924678B2 (en) * | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
KR100551513B1 (ko) * | 2004-03-04 | 2006-02-13 | 주식회사 휴맥스 | 라벨 기록층이 형성된 광디스크와 그에 따른 광디스크장치에서의 라벨 기록방법 |
US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
US7042258B2 (en) * | 2004-04-29 | 2006-05-09 | Agere Systems Inc. | Signal generator with selectable mode control |
US7436228B1 (en) | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
US7728674B1 (en) | 2006-05-19 | 2010-06-01 | Altera Corporation | Voltage-controlled oscillator methods and apparatus |
CN101414820B (zh) * | 2007-10-17 | 2011-04-06 | 中兴通讯股份有限公司 | 一种数字频率合成及同步电路 |
US9594100B2 (en) * | 2013-09-06 | 2017-03-14 | Analog Devices Global | Apparatus and method for evaluating the performance of a system in a control loop |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0440117A (ja) * | 1990-06-06 | 1992-02-10 | Fujitsu Ltd | Pll回路 |
JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
JPH05206848A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | Pllシンセサイザ回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2128056B1 (ja) * | 1971-03-02 | 1974-04-26 | Thomson Csf | |
US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
JPS57125528A (en) * | 1981-01-28 | 1982-08-04 | Advantest Corp | Frequency synthesizer |
JPS5850827A (ja) * | 1981-09-08 | 1983-03-25 | Fujitsu Ltd | フェーズ・ロック・ループ回路 |
US4511859A (en) * | 1982-08-30 | 1985-04-16 | At&T Bell Laboratories | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
US4598257A (en) * | 1983-05-31 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Clock pulse signal generator system |
JPH01125024A (ja) * | 1987-11-09 | 1989-05-17 | Mitsubishi Electric Corp | 位相比較器 |
GB2223136B (en) * | 1988-03-28 | 1992-10-14 | Plessey Co Plc | Broad band vco control system for clock recovery |
JPH0294710A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 周波数シンセサイザー発振器 |
JP2758443B2 (ja) * | 1989-07-05 | 1998-05-28 | アイコム株式会社 | Pll周波数シンセサイザー |
JP2993200B2 (ja) * | 1991-07-31 | 1999-12-20 | 日本電気株式会社 | 位相同期ループ |
US5160900A (en) * | 1992-01-21 | 1992-11-03 | Nokia Mobile Phones Ltd. | Method to speed up the training of a shift oscillator in a frequency synthesizer |
US5371480A (en) * | 1992-12-04 | 1994-12-06 | Telefonaktiebolaget L M Ericsson | Step controlled signal generator |
-
1993
- 1993-08-23 JP JP5229450A patent/JP3033654B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-19 US US08/293,447 patent/US5424687A/en not_active Expired - Fee Related
- 1994-08-19 EP EP94112984A patent/EP0641082B1/en not_active Expired - Lifetime
- 1994-08-19 DE DE69403869T patent/DE69403869T2/de not_active Expired - Fee Related
- 1994-08-23 KR KR1019940020830A patent/KR0138484B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0440117A (ja) * | 1990-06-06 | 1992-02-10 | Fujitsu Ltd | Pll回路 |
JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
JPH05206848A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | Pllシンセサイザ回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201329A (ja) * | 1989-12-26 | 1991-09-03 | Mitsubishi Electric Corp | 遮断器 |
JPH0766723B2 (ja) * | 1989-12-26 | 1995-07-19 | 三菱電機株式会社 | 遮断器 |
US9899177B2 (en) | 2015-12-28 | 2018-02-20 | Lsis Co., Ltd. | Delay time generation apparatus for air circuit breaker |
Also Published As
Publication number | Publication date |
---|---|
KR950007299A (ko) | 1995-03-21 |
EP0641082A2 (en) | 1995-03-01 |
JP3033654B2 (ja) | 2000-04-17 |
KR0138484B1 (ko) | 1998-06-15 |
EP0641082A3 (en) | 1995-11-02 |
US5424687A (en) | 1995-06-13 |
EP0641082B1 (en) | 1997-06-18 |
DE69403869D1 (de) | 1997-07-24 |
DE69403869T2 (de) | 1998-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0766723A (ja) | Pll周波数シンセサイザ | |
JP4502165B2 (ja) | ロック検出回路 | |
JP3587818B2 (ja) | 位相制御回路 | |
KR100361855B1 (ko) | 주파수합성기 | |
JP3094977B2 (ja) | Pll回路 | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
JPH1070458A (ja) | 自動ロック回路 | |
JPH10322200A (ja) | 位相ロック検出回路 | |
JP4244397B2 (ja) | Pll回路 | |
JP2002158581A (ja) | 周波数可変型pll回路 | |
KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
JPH05110431A (ja) | 高速引き込み周波数シンセサイザ | |
JP3592998B2 (ja) | 周波数逓倍回路 | |
JP3883812B2 (ja) | Pll回路 | |
JP3857879B2 (ja) | Pll回路 | |
JPH09261046A (ja) | Pll周波数シンセサイザ | |
JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
JP2002217721A (ja) | Pll制御方法及びpll回路 | |
JPH11308099A (ja) | Pll回路 | |
JP3869661B2 (ja) | Pll回路 | |
KR200157927Y1 (ko) | 다중경로의 프리 스케일러를 이용한 피엘엘 | |
JP3037147B2 (ja) | Pll型周波数シンセサイザ | |
JP3857878B2 (ja) | Pll回路 | |
JPH11177420A (ja) | 周波数逓倍回路 | |
JPH07221641A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |