JPH07311600A - デジタルデータを記憶し、再生する装置および方法 - Google Patents
デジタルデータを記憶し、再生する装置および方法Info
- Publication number
- JPH07311600A JPH07311600A JP7014665A JP1466595A JPH07311600A JP H07311600 A JPH07311600 A JP H07311600A JP 7014665 A JP7014665 A JP 7014665A JP 1466595 A JP1466595 A JP 1466595A JP H07311600 A JPH07311600 A JP H07311600A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- signal processor
- digital signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電源が遮断されてもデジタルデー
タを記憶し、再生することのできる装置を提供すること
を目的とする。 【構成】 デジタル信号プロセッサDSP と電気的に消去
可能でプログラム可能な読取り専用メモリEEPromを備
え、この読取り専用メモリＥＥＰrom はデータ／アドレ
スバスBUS を介してデジタル信号プロセッサDSP の並列
入力／出力インターフェイスＩ／Ｏに接続された多数の
並列入力／出力インターフェイスを有し、読取り専用メ
モリEEPromの接続部 CE,CLE,ALE,READY が制御線8 〜11
によってデジタル信号プロセッサDSP の別の入力／出力
インターフェイスに接続され、デジタル信号プロセッサ
DSP の書込みエネーブル接続部WRと読取りエネーブル接
続部RDがそれぞれ線R,W によって読取り専用メモリの書
込みエネーブル接続部WR' と読取りエネーブル接続部R
D' に接続されていることを特徴とする。
タを記憶し、再生することのできる装置を提供すること
を目的とする。 【構成】 デジタル信号プロセッサDSP と電気的に消去
可能でプログラム可能な読取り専用メモリEEPromを備
え、この読取り専用メモリＥＥＰrom はデータ／アドレ
スバスBUS を介してデジタル信号プロセッサDSP の並列
入力／出力インターフェイスＩ／Ｏに接続された多数の
並列入力／出力インターフェイスを有し、読取り専用メ
モリEEPromの接続部 CE,CLE,ALE,READY が制御線8 〜11
によってデジタル信号プロセッサDSP の別の入力／出力
インターフェイスに接続され、デジタル信号プロセッサ
DSP の書込みエネーブル接続部WRと読取りエネーブル接
続部RDがそれぞれ線R,W によって読取り専用メモリの書
込みエネーブル接続部WR' と読取りエネーブル接続部R
D' に接続されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、デジタルデータ、特に
スピーチデータを記憶し、再生するように機能する装置
および方法に関する。
スピーチデータを記憶し、再生するように機能する装置
および方法に関する。
【０００２】
【従来の技術】当業者は、デジタル電話応答装置(answe
ring machine) 用のデジタルデータの記憶および再生が
多くの応用を有するということを熟知している。
ring machine) 用のデジタルデータの記憶および再生が
多くの応用を有するということを熟知している。
【０００３】ＲＡＭメモリは、通常、ドイツ特許 DE 36
32 478 A1号明細書に説明されたような場合において使
用される。
32 478 A1号明細書に説明されたような場合において使
用される。
【０００４】
【発明が解決しようとする課題】特に、デジタル電話応
答装置は、記憶装置用にいわゆるＡＲＡＭ（音響ランダ
ムアクセスメモリ）あるいはＤＲＡＭ（ダイナミックラ
ンダムアクセスメモリ）（ascom の技術情報誌Tritel G
uarda １、91に見られる）あるいはＳＲＡＭ（静的ラン
ダムアクセスメモリ）を使用する。これらの記憶装置の
部品が使用されるとき、記憶装置の部品にデータを保持
するために不断の電源が付加的に必要である。それ故、
外部の電源が故障すると、データは例えばバッテリーに
よって保持されなければならない。しかし、バッテリー
の使用は、大きさおよび重量と共にデジタル電話応答装
置の費用を増加させる。
答装置は、記憶装置用にいわゆるＡＲＡＭ（音響ランダ
ムアクセスメモリ）あるいはＤＲＡＭ（ダイナミックラ
ンダムアクセスメモリ）（ascom の技術情報誌Tritel G
uarda １、91に見られる）あるいはＳＲＡＭ（静的ラン
ダムアクセスメモリ）を使用する。これらの記憶装置の
部品が使用されるとき、記憶装置の部品にデータを保持
するために不断の電源が付加的に必要である。それ故、
外部の電源が故障すると、データは例えばバッテリーに
よって保持されなければならない。しかし、バッテリー
の使用は、大きさおよび重量と共にデジタル電話応答装
置の費用を増加させる。
【０００５】本発明の目的は、上記欠点を避ける装置お
よび方法を提供することである。
よび方法を提供することである。
【０００６】
【課題を解決するための手段】本発明は、請求項１、２
および６の原理によってこの目的を満たす。
および６の原理によってこの目的を満たす。
【０００７】いわゆるＥＥＰＲＯＭ（電気的に消去可能
でプログラム可能な読取り専用メモリ）はこの効果を得
るために使用されることが好ましく、Ｅ2 ＰＲＯＭとも
呼ばれている。これらの半導体部品は、非揮発性メモリ
が使用されている回路構成において適用される。
でプログラム可能な読取り専用メモリ）はこの効果を得
るために使用されることが好ましく、Ｅ2 ＰＲＯＭとも
呼ばれている。これらの半導体部品は、非揮発性メモリ
が使用されている回路構成において適用される。
【０００８】最近、簡単な制御信号によって利用可能な
消去可能で直ちに再プログラム可能なメモリを形成する
特性を有するいわゆるフラッシュＥＥＰＲＯＭも知られ
ている。新世代のフラッシュＥＥＰＲＯＭは、ブロック
に再プログラムされることができる。適用に依存して、
ブロックの大きさは６４バイトから６４キロバイトまで
にわたる。フラッシュＥＥＰＲＯＭの特別なアーキテク
チュアのため、それらはプログラム記憶装置用および大
容量記憶装置用の両方に使用されることができる（1993
年４月15日のＥＤＮのGary Legg 氏による文献）。
消去可能で直ちに再プログラム可能なメモリを形成する
特性を有するいわゆるフラッシュＥＥＰＲＯＭも知られ
ている。新世代のフラッシュＥＥＰＲＯＭは、ブロック
に再プログラムされることができる。適用に依存して、
ブロックの大きさは６４バイトから６４キロバイトまで
にわたる。フラッシュＥＥＰＲＯＭの特別なアーキテク
チュアのため、それらはプログラム記憶装置用および大
容量記憶装置用の両方に使用されることができる（1993
年４月15日のＥＤＮのGary Legg 氏による文献）。
【０００９】フラッシュＥＥＰＲＯＭは、上記ＤＲＡＭ
のような既知の記憶装置の部品の費用に対して効率的な
代替物であるため有効な適用を見付けることができる。
別の有効な構造は、請求項３乃至５および７に記載され
ている。請求項３によれば、フラッシュＥＥＰＲＯＭは
デジタルデータを記憶する読取り専用メモリとして使用
される。請求項４によれば、読取り専用メモリは大容量
記憶装置の適用において使用される。請求項５によれ
ば、記憶され、再生されるデジタルデータは、例えばデ
ジタル電話応答装置用のスピーチ記憶装置において存在
するようなデジタルスピーチデータである。
のような既知の記憶装置の部品の費用に対して効率的な
代替物であるため有効な適用を見付けることができる。
別の有効な構造は、請求項３乃至５および７に記載され
ている。請求項３によれば、フラッシュＥＥＰＲＯＭは
デジタルデータを記憶する読取り専用メモリとして使用
される。請求項４によれば、読取り専用メモリは大容量
記憶装置の適用において使用される。請求項５によれ
ば、記憶され、再生されるデジタルデータは、例えばデ
ジタル電話応答装置用のスピーチ記憶装置において存在
するようなデジタルスピーチデータである。
【００１０】
【実施例】以下の説明は、図１によって構造例を説明す
る。デジタルデータを記憶し、再生する装置は、デジタ
ル信号プロセッサＤＳＰおよび電気的に消去可能でプロ
グラム可能な読取り専用メモリＥＥＰロムを具備する。
読取り専用メモリは、大容量記憶装置のためにブロック
構造において使用されることが好ましい。デジタル信号
プロセッサＤＳＰは、多数の並列入力／出力インターフ
ェイスＤ０乃至Ｄ７および別の並列入力／出力インター
フェイスＤ８乃至Ｄ１１を有する。さらに、デジタル信
号プロセッサＤＳＰは、書込みエネーブル接続ＷＲおよ
び読取りエネーブル接続ＲＤを有する。全てのデジタル
信号プロセッサに見られる別の接続は読取り能力の理由
でここには示されないが、当業者のデータブックに示さ
れ、説明されている。
る。デジタルデータを記憶し、再生する装置は、デジタ
ル信号プロセッサＤＳＰおよび電気的に消去可能でプロ
グラム可能な読取り専用メモリＥＥＰロムを具備する。
読取り専用メモリは、大容量記憶装置のためにブロック
構造において使用されることが好ましい。デジタル信号
プロセッサＤＳＰは、多数の並列入力／出力インターフ
ェイスＤ０乃至Ｄ７および別の並列入力／出力インター
フェイスＤ８乃至Ｄ１１を有する。さらに、デジタル信
号プロセッサＤＳＰは、書込みエネーブル接続ＷＲおよ
び読取りエネーブル接続ＲＤを有する。全てのデジタル
信号プロセッサに見られる別の接続は読取り能力の理由
でここには示されないが、当業者のデータブックに示さ
れ、説明されている。
【００１１】電気的に消去可能でプログラム可能な読取
り専用メモリＥＥＰロムは、多数の並列入力／出力イン
ターフェイスＤ０* 乃至Ｄ７* および並列接続ＣＥ、Ｃ
ＬＥ、ＡＬＥ、Ｒｅａｄｙを有する。さらに、読取り専
用メモリは、書込みエネーブル接続ＷＲ' および読取り
エネーブル接続ＲＤ' を含む。なお、別の接続は読取り
能力の理由でここには示されておらず、本発明の本質的
な接続のみが説明されている。
り専用メモリＥＥＰロムは、多数の並列入力／出力イン
ターフェイスＤ０* 乃至Ｄ７* および並列接続ＣＥ、Ｃ
ＬＥ、ＡＬＥ、Ｒｅａｄｙを有する。さらに、読取り専
用メモリは、書込みエネーブル接続ＷＲ' および読取り
エネーブル接続ＲＤ' を含む。なお、別の接続は読取り
能力の理由でここには示されておらず、本発明の本質的
な接続のみが説明されている。
【００１２】本発明の装置において、読取り専用メモリ
ＥＥＰロムの書込みエネーブル接続ＷＲ' は、第１の線
Ｗによってデジタル信号プロセッサＤＳＰの書込みエネ
ーブル接続ＷＲに接続される。同様の方法で、読取り専
用メモリＥＥＰロムの読取りエネーブル接続ＲＤ' は第
２の線Ｒによってデジタル信号プロセッサＤＳＰの読取
りエネーブル接続ＲＤに接続される。
ＥＥＰロムの書込みエネーブル接続ＷＲ' は、第１の線
Ｗによってデジタル信号プロセッサＤＳＰの書込みエネ
ーブル接続ＷＲに接続される。同様の方法で、読取り専
用メモリＥＥＰロムの読取りエネーブル接続ＲＤ' は第
２の線Ｒによってデジタル信号プロセッサＤＳＰの読取
りエネーブル接続ＲＤに接続される。
【００１３】デジタル信号プロセッサＤＳＰの全ての並
列入力／出力インターフェイスＤ０乃至Ｄ７は共通バス
ＢＵＳに接続され、共通バスは読取り専用メモリＥＥＰ
ロムの並列入力／出力インターフェイスＤ０* 乃至Ｄ７
* に接続されている。
列入力／出力インターフェイスＤ０乃至Ｄ７は共通バス
ＢＵＳに接続され、共通バスは読取り専用メモリＥＥＰ
ロムの並列入力／出力インターフェイスＤ０* 乃至Ｄ７
* に接続されている。
【００１４】別の各入力／出力インターフェイスＤ８乃
至Ｄ11は制御線８、９、10、11によってＥＥＰロムの別
の接続ＣＥ、ＣＬＥ、ＡＬＥ、Ｒｅａｄｙに接続され
る。さらに説明すると、入力／出力インターフェイスＤ
８は、制御線８を介してＣＥに接続される。この接続Ｃ
Ｅはチップエネーブル接続である。制御線９は、入力／
出力インターフェイスＤ９を命令ラッチエネーブルであ
るＣＬＥに接続する。制御線10は、入力／出力インター
フェイスＤ10をアドレスラッチエネーブル接続であるＡ
ＬＥに接続する。制御線11は、入力／出力インターフェ
イスＤ11を解除接続であるＲｅａｄｙに接続する。
至Ｄ11は制御線８、９、10、11によってＥＥＰロムの別
の接続ＣＥ、ＣＬＥ、ＡＬＥ、Ｒｅａｄｙに接続され
る。さらに説明すると、入力／出力インターフェイスＤ
８は、制御線８を介してＣＥに接続される。この接続Ｃ
Ｅはチップエネーブル接続である。制御線９は、入力／
出力インターフェイスＤ９を命令ラッチエネーブルであ
るＣＬＥに接続する。制御線10は、入力／出力インター
フェイスＤ10をアドレスラッチエネーブル接続であるＡ
ＬＥに接続する。制御線11は、入力／出力インターフェ
イスＤ11を解除接続であるＲｅａｄｙに接続する。
【００１５】以下の説明において、請求項２記載の装置
は図２によって説明される。本発明によるデジタル信号
を記憶し、再生する装置は、デジタル信号プロセッサＤ
ＳＰおよび電気的に消去可能でプログラム可能な読取り
専用メモリＥＥＰロムを具備する。デジタル信号プロセ
ッサＤＳＰおよび読取り専用メモリＥＥＰロムは、信号
あるいは制御線によって互いに接続される。電気的に消
去可能でプログラム可能な読取り専用メモリＥＥＰロム
は多数のセグメントＳ1 乃至Ｓn に分割され、ｎは１よ
り大きい偶数である。セグメントＳ1 乃至Ｓn は、例え
ば２×２５６バイト＝５１２バイトの固定された大きさ
を有する。デジタル信号プロセッサＤＳＰにおけるメモ
リは、セグメントの大きさに正確に対応する例えば５１
２バイトのバッファＺＳを定める。オーバーフローメモ
リＵＳも定められ、その機能は後に詳細に説明する。デ
ジタル信号プロセッサＤＳＰにおけるメモリはソフトウ
ェアドライバと、エンコーディングおよびデコーディン
グソフトウェアを実行する。それらの機能は、後に説明
する。
は図２によって説明される。本発明によるデジタル信号
を記憶し、再生する装置は、デジタル信号プロセッサＤ
ＳＰおよび電気的に消去可能でプログラム可能な読取り
専用メモリＥＥＰロムを具備する。デジタル信号プロセ
ッサＤＳＰおよび読取り専用メモリＥＥＰロムは、信号
あるいは制御線によって互いに接続される。電気的に消
去可能でプログラム可能な読取り専用メモリＥＥＰロム
は多数のセグメントＳ1 乃至Ｓn に分割され、ｎは１よ
り大きい偶数である。セグメントＳ1 乃至Ｓn は、例え
ば２×２５６バイト＝５１２バイトの固定された大きさ
を有する。デジタル信号プロセッサＤＳＰにおけるメモ
リは、セグメントの大きさに正確に対応する例えば５１
２バイトのバッファＺＳを定める。オーバーフローメモ
リＵＳも定められ、その機能は後に詳細に説明する。デ
ジタル信号プロセッサＤＳＰにおけるメモリはソフトウ
ェアドライバと、エンコーディングおよびデコーディン
グソフトウェアを実行する。それらの機能は、後に説明
する。
【００１６】以下の説明は、デジタルデータを記憶する
方法を説明する。この方法は、上記された特性および接
続点を含むデジタル信号プロセッサＤＳＰ、および上記
された接続点を含む電気的に消去可能でプログラム可能
な読取り専用メモリＥＥＰロムによってデジタルデータ
を記憶する。デジタル信号プロセッサＤＳＰのメモリＤ
ＳＰ−Ｓは、図２に示されたようにバッファＺＳおよび
オーバーフローメモリＵＳに分割される。この記憶の方
法によって、デジタルデータは信号プロセッサにおける
メモリＤＳＰ−ＳのバッファＺＳに最初に書込まれる。
図２に関して説明されたように、読取り専用メモリは多
数のセグメントＳ1乃至Ｓn に分割されている。セグメ
ントは、予め定められ設定した大きさを有する。バッフ
ァの大きさも、セグメントＳ1 乃至Ｓn の大きさに対応
する。記憶のために、バッファＺＳにおけるバッファさ
れたデジタルデータは、読取り専用メモリＥＥＰロムの
選択されたセグメントＳ1 乃至Ｓn にソフトウェアドラ
イバによって書込まれる。
方法を説明する。この方法は、上記された特性および接
続点を含むデジタル信号プロセッサＤＳＰ、および上記
された接続点を含む電気的に消去可能でプログラム可能
な読取り専用メモリＥＥＰロムによってデジタルデータ
を記憶する。デジタル信号プロセッサＤＳＰのメモリＤ
ＳＰ−Ｓは、図２に示されたようにバッファＺＳおよび
オーバーフローメモリＵＳに分割される。この記憶の方
法によって、デジタルデータは信号プロセッサにおける
メモリＤＳＰ−ＳのバッファＺＳに最初に書込まれる。
図２に関して説明されたように、読取り専用メモリは多
数のセグメントＳ1乃至Ｓn に分割されている。セグメ
ントは、予め定められ設定した大きさを有する。バッフ
ァの大きさも、セグメントＳ1 乃至Ｓn の大きさに対応
する。記憶のために、バッファＺＳにおけるバッファさ
れたデジタルデータは、読取り専用メモリＥＥＰロムの
選択されたセグメントＳ1 乃至Ｓn にソフトウェアドラ
イバによって書込まれる。
【００１７】バッファからのデータの読取りおよびバッ
ファへのデータの書込みはデコーダ／エンコーダソフト
ウェアによって行い、デジタル信号プロセッサにおいて
実行される。この処理中、別のデータはバッファＺＳ用
に生成される。この中間の時間中に生成されるデータ
は、データの損失を防ぐため、およびバッファが書込み
の用意をしていないためにオーバーフロー記憶装置ＵＳ
に書込まれる。オーバーフロー記憶装置はまたデジタル
信号プロセッサＤＳＰのメモリＤＳＰ−Ｓの一部であ
る。オーバーフロー記憶装置におけるデータは、バッフ
ァＺＳと読取り専用メモリＥＥＰロムの間の書込み処理
が終了した後にバッファに複写される。
ファへのデータの書込みはデコーダ／エンコーダソフト
ウェアによって行い、デジタル信号プロセッサにおいて
実行される。この処理中、別のデータはバッファＺＳ用
に生成される。この中間の時間中に生成されるデータ
は、データの損失を防ぐため、およびバッファが書込み
の用意をしていないためにオーバーフロー記憶装置ＵＳ
に書込まれる。オーバーフロー記憶装置はまたデジタル
信号プロセッサＤＳＰのメモリＤＳＰ−Ｓの一部であ
る。オーバーフロー記憶装置におけるデータは、バッフ
ァＺＳと読取り専用メモリＥＥＰロムの間の書込み処理
が終了した後にバッファに複写される。
【００１８】記憶されたデジタルデータを再生するため
に、読出し用に選択された読取り専用メモリＥＥＰロム
のセグメントは第１のステップにおいてアドレスされ
る。もちろん、複数の選択されたセグメントは同じ方法
でアドレスされることができる。
に、読出し用に選択された読取り専用メモリＥＥＰロム
のセグメントは第１のステップにおいてアドレスされ
る。もちろん、複数の選択されたセグメントは同じ方法
でアドレスされることができる。
【００１９】別のステップにおいて、この方法において
アドレスされたセグメントのデータはバッファＺＳ中に
負荷されるので、再生されることができる。ソフトウェ
アドライバは、データが常にバッファＺＳに書込まれ
て、それによってデコーディングソフトウェアによって
読出されることができることを保証する役割を有する。
アドレスされたセグメントのデータはバッファＺＳ中に
負荷されるので、再生されることができる。ソフトウェ
アドライバは、データが常にバッファＺＳに書込まれ
て、それによってデコーディングソフトウェアによって
読出されることができることを保証する役割を有する。
【図１】本発明の１実施例の装置のブロック回路図。
【図２】メモリ区画を表す概略図。
Claims (7)
- 【請求項１】 デジタル信号プロセッサおよび電気的に
消去可能でプログラム可能な読取り専用メモリを具備
し、 この読取り専用メモリはデータ／アドレスバスを介して
デジタル信号プロセッサの並列入力／出力インターフェ
イスに接続される多数の並列入力／出力インターフェイ
スを有し、 読取り専用メモリの接続部が制御線によってデジタル信
号プロセッサの別の入力／出力インターフェイスに接続
され、デジタル信号プロセッサの書込みエネーブル接続
部および読取りエネーブル接続部がそれぞれ第１の線お
よび第２の線によって読取り専用メモリの書込みエネー
ブル接続部および読取りエネーブル接続部に接続されて
いることを特徴とするデジタルデータを記憶し、再生す
る装置。 - 【請求項２】 デジタル信号プロセッサと、それに接続
され、多数のセグメントに分割されている電気的に消去
可能でプログラム可能な読取り専用メモリとを具備し、
デジタル信号プロセッサが読取り専用メモリおよびオー
バーフローメモリのセグメントの大きさのバッファを定
め、ソフトウェアドライバとエンコーディングおよびデ
コーディングソフトウェアはデジタル信号プロセッサに
おいて実行されることを特徴とするデジタルデータを記
憶し、再生する装置。 - 【請求項３】 電気的に消去可能でプログラム可能な読
取り専用メモリがフラッシュＥＥＰＲＯＭである請求項
１または２記載の装置。 - 【請求項４】 読取り専用メモリが大容量記憶装置用の
ブロック構造の読取り専用メモリである請求項１記載の
装置。 - 【請求項５】 デジタルデータがスピーチデータである
請求項１乃至４のいずれか１項記載の装置。 - 【請求項６】 デジタルデータがデジタル信号プロセッ
サにおけるメモリのバッファに書込まれ、バッファのデ
ジタルデータがソフトウェアドライバによって読取り専
用メモリの選択されたセグメントに書込まれ、書込み処
理中に生成されたデータがデジタル信号プロセッサにお
けるメモリのオーバーフローメモリに書込まれ、書込み
処理後にバッファ中に複写されることを特徴とするデジ
タル信号プロセッサおよび電気的に消去可能でプログラ
ム可能な読取り専用メモリによってデジタルデータを記
憶する方法。 - 【請求項７】 予め記憶されたデジタルデータを再生す
るため、読取り専用メモリの選択されたセグメントがア
ドレスされ、選択されたセグメントに含まれたデータが
読取られてバッファ中で負荷される請求項６記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4402901.2 | 1994-02-02 | ||
| DE4402901A DE4402901A1 (de) | 1994-02-02 | 1994-02-02 | Vorrichtung und Verfahren zur Speicherung und Wiedergabe von digitalen Daten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07311600A true JPH07311600A (ja) | 1995-11-28 |
Family
ID=6509124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7014665A Pending JPH07311600A (ja) | 1994-02-02 | 1995-01-31 | デジタルデータを記憶し、再生する装置および方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5680504A (ja) |
| EP (1) | EP0666540B1 (ja) |
| JP (1) | JPH07311600A (ja) |
| AT (1) | ATE152264T1 (ja) |
| DE (2) | DE4402901A1 (ja) |
| ES (1) | ES2103532T3 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134283A (ja) * | 1995-11-09 | 1997-05-20 | Olympus Optical Co Ltd | 音声情報処理装置 |
| US6163819A (en) * | 1998-07-21 | 2000-12-19 | Micron Technology, Inc. | Sequential data transfer circuit |
| KR100639232B1 (ko) | 1999-04-30 | 2006-10-30 | 톰슨 라이센싱 | 디지털 인코딩 오디오 데이터를 처리하기 위한 방법 및 장치와, 디지털 데이터를 저장하기 위한 컴팩트 메모리 디바이스 |
| US7301961B1 (en) | 2001-12-27 | 2007-11-27 | Cypress Semiconductor Corportion | Method and apparatus for configuring signal lines according to idle codes |
| US7401180B1 (en) | 2001-12-27 | 2008-07-15 | Netlogic Microsystems, Inc. | Content addressable memory (CAM) device having selectable access and method therefor |
| TWI250532B (en) * | 2004-12-20 | 2006-03-01 | Inventec Appliances Corp | Multi-block data storage method |
| US8103891B2 (en) * | 2008-03-18 | 2012-01-24 | Qualcomm Incorporated | Efficient low power retrieval techniques of media data from non-volatile memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2950066C2 (de) * | 1979-12-13 | 1983-01-20 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Verfahren zur Speicherung und Wiedergabe eines analogen Signales |
| DE3024688A1 (de) * | 1980-06-30 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | Telefonanrufbeantworter |
| DE3214249C1 (de) * | 1982-04-17 | 1990-10-04 | Neumann Elektronik GmbH, 4330 Mülheim | Elektronischer Textgeber zur Abgabe und/oder Aufnahme von Texten ueber eine Fernsprechleitung |
| DE3231846A1 (de) * | 1982-08-26 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Telefonapparat mit anrufbeantworter |
| DE3632478A1 (de) * | 1986-09-24 | 1988-03-31 | Siemens Ag | Fernsprechstation mit elektronischem anrufbeantworter |
| US4970692A (en) * | 1987-09-01 | 1990-11-13 | Waferscale Integration, Inc. | Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin |
| US5031205A (en) * | 1990-04-23 | 1991-07-09 | Stephen Phillips | Auto response phone system |
| US5241689A (en) * | 1990-12-07 | 1993-08-31 | Ericsson Ge Mobile Communications Inc. | Digital signal processor audio compression in an RF base station system |
| DE4229710B4 (de) * | 1991-09-09 | 2008-06-05 | Samsung Electronics Co., Ltd. | Digitales Audiodatenspeicherungssystem und damit ausgerüstetes digitales Audio-System |
| US5262991A (en) * | 1991-11-22 | 1993-11-16 | Zilog, Inc. | Device with multiplexed and non-multiplexed address and data I/O capability |
| JPH05233464A (ja) * | 1992-02-25 | 1993-09-10 | Fuji Photo Film Co Ltd | Ｅｅｐｒｏｍのデータ書換方法およびｅｅｐｒｏｍカード |
| DE4209905C1 (en) * | 1992-03-26 | 1993-05-19 | Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De | Memory contents management system using EEPROM and RAM - compares new data with memory image stored in EEPROM, stores changed addresses of locations and writes corresp. contents in EEPROM |
| JPH0646124A (ja) * | 1992-04-23 | 1994-02-18 | Nec Corp | 自動応答機能付電話機 |
-
1994
- 1994-02-02 DE DE4402901A patent/DE4402901A1/de not_active Withdrawn
- 1994-12-01 DE DE59402522T patent/DE59402522D1/de not_active Expired - Fee Related
- 1994-12-01 AT AT94118933T patent/ATE152264T1/de not_active IP Right Cessation
- 1994-12-01 ES ES94118933T patent/ES2103532T3/es not_active Expired - Lifetime
- 1994-12-01 EP EP94118933A patent/EP0666540B1/de not_active Expired - Lifetime
-
1995
- 1995-01-31 US US08/381,130 patent/US5680504A/en not_active Expired - Fee Related
- 1995-01-31 JP JP7014665A patent/JPH07311600A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE59402522D1 (de) | 1997-05-28 |
| EP0666540B1 (de) | 1997-04-23 |
| ATE152264T1 (de) | 1997-05-15 |
| US5680504A (en) | 1997-10-21 |
| ES2103532T3 (es) | 1997-09-16 |
| DE4402901A1 (de) | 1995-08-03 |
| EP0666540A1 (de) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8144528B2 (en) | Memory with data control | |
| US6523755B2 (en) | Semiconductor memory device | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH10326493A (ja) | 複合化フラッシュメモリ装置 | |
| JPH07311600A (ja) | デジタルデータを記憶し、再生する装置および方法 | |
| JP3152535B2 (ja) | データ処理装置 | |
| JPS6353785A (ja) | Ｃｍｏｓ半導体メモリのワ−ドまたはビツト線の復号方法 | |
| JP2000132981A (ja) | 不揮発性半導体記憶装置の書込み装置とその書込み方法 | |
| US6771979B2 (en) | Mobile telephone | |
| US6353548B2 (en) | Method and data processing system for data lookups | |
| JP2798485B2 (ja) | 書き込み可能不揮発性メモリ | |
| JPH0547189A (ja) | メモリカード装置 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JP2915707B2 (ja) | ダイナミックｒａｍ | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS638553B2 (ja) | ||
| JPH0793980A (ja) | データ記録再生装置 | |
| JPS6113319B2 (ja) | ||
| JPH096747A (ja) | フラッシュメモリ制御装置 | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPH11102327A (ja) | マイクロコンピュータ | |
| JPS61296438A (ja) | デ−タパリテイ記憶方式 | |
| JPH01236897A (ja) | 保持メモリ制御回路 | |
| JPS61165891A (ja) | 不揮発性メモリの書込回路 |