JPS638553B2 - - Google Patents

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は情報処理装置に使用される記憶装置に
関し、特に高速に連続して読出しまたは書込み動
作を行なう記憶装置に関する。

従来技術 近年半導体技術の著るしい発展により、半導体
メモリICを使用した記憶装置は、ますます大容
量化しているが、従来、この種の情報処理装置に
使用される高速で動作する記憶装置、すなわち主
記憶装置、バツフアメモリ等は、読出しまたは書
込み動作ごとにその動作が指定されて動作してい
る。したがつて、動作ごとに、読出し／書込みデ
ータ幅、書込みデータの位置の指定（書込みバイ
トの指定）が必要となり、その動作指定を行なう
ための信号線が増加し、高速で連続転送が難しい
という欠点がある。

発明の目的 本発明の目的は、任意のアドレスへ連続して読
出しまたは書込みを行なわせる記憶装置におい
て、その動作指定を書込み情報線あるいは、アド
レス線を用いて与えて、動作指定用信号線を減ら
すようにした記憶装置を提供することにある。

本発明の他の目的は、記憶装置にあらかじめ読
出しまたは書込み等の動作を指定しておき、次い
で起動信号を与えることにより、連続して高速に
読出しまたは書込み動作を行なえるようにした記
憶装置を提供することにある。

発明の構成 本発明は、第１の制御信号および第２の制御信
号に応答してアドレス情報で指定された任意のア
ドレスに複数ビツト構成の複数のグループからな
る書込み情報を記憶し、読出し情報を出力する記
憶手段と、起動信号および第３の制御信号に応答
して、セツト信号および第１の制御信号を出力す
る制御手段と、前記セツト信号および読出し情報
またはアドレス情報を入力し、第２の制御信号を
出力する制御情報保持手段とを備えている。

発明の原理と作用 本発明は、起動信号とともに任意のアドレス、
読出し／書込み指定と任意の書込み情報を与え、
読出し情報を出力する記憶装置において、起動信
号とともに予め、読出し／書込み指定等を書込み
情報線又はアドレス線から与えて、これらの指定
を保持する保持回路を設けておき、次いで起動信
号とともにアドレス等を与えることにより連続し
て読出し／書込み動作の行なえる記憶装置を提供
する。

発明の実施例 次に本発明の一実施例につき、図面を参照して
詳細に説明する。

図を参照すると、本発明の一実施例は、第１の
制御信号線１２と、第２の制御信号線１７と、ア
ドレス線１３と、データ線１４と、読出し線１５
と、複数の記憶場所を有する記憶回路１と、起動
信号線１１と、第３の制御信号線１８と、セツト
信号線１６と、制御回路２と、制御レジスタ３と
から構成される。

本実施例では、まず、第１の動作において制御
レジスタ３に記憶回路１の動作を指定する動作指
定情報が格納される。詳細に述べると、まず、制
御回路２は、外部から起動信号線１１を介して起
動信号を受信するとともに外部から第１の制御信
号線１２を介して第１の電圧レベルの信号を受信
すると、信号線１６を介してレジスタ３にセツト
信号を送信する。このセツト信号に応答して、レ
ジスタ３は外部からデータ線１４を介して動作指
定情報を格納する。このようにして格納された動
作指定情報は信号線１８を介して記憶回路１に与
えられ、回路１の動作を指定する。

第１の動作が完了すると、次に、第２の動作が
開始される。すなわち、制御回路２は、外部から
起動信号線１１を介して起動信号を受信するとと
もに外部から信号線１２を介して第２の電圧レベ
ルの信号を受信すると、信号線１７を介して回路
１に第２の制御信号を送信する。この第２の制御
信号に応答して、回路１はレジスタ３から与えら
れる前記動作指定情報に対応する動作を開始す
る。例えば、レジスタ３内の前記動作指定情報が
部分書込み動作および部分書込みのバイト位置を
示しているとする。この場合には、回路１は、外
部からアドレス線１３を介して与えられるアドレ
ス情報により指定される記憶場所に格納されたデ
ータ（複数バイトからなるとする）の前記動作指
定情報の示す前記バイト位置の内容をデータ線１
４を介して与えられる情報で書き換える。また、
例えば、レジスタ３内の前記動作指定情報が読出
し動作を指定している場合には、回路１は前記ア
ドレス情報により指定される記憶場所に格納され
たデータを読出し線１５に出力する。このように
して、本実施例では、前記第１の動作において外
部から書込み動作指定や読出し動作指定等の動作
指定を行なつたあとは、前記第２の動作中に外部
から全く動作指定を行なうことなく連続して書込
み動作や読出し動作を行なえる。

なお、以上の説明においては、制御レジスタ３
に保持させる動作指定情報は、読出し動作指定
と、部分書込み動作指定としたが、必ずしもこれ
に限定されることはなく、読出しまたは書込み動
作指定のみとしてもよく、書込バイト指定、書込
みバンク数等、書込み状態の細かな指定は別に第
２の動作において指定してもよい。複数のバンク
に対して読出し書込みを行なう場合には、予め制
御レジスタ３にバンク数を登録しておき、アドレ
ス線１３にはその最初のアドレスを与えて、自動
的に順次アドレスを増加させて、そのアドレスの
データを読出し線１５に出力したり、データ線１
４を介して与えられるデータを当該アドレスに書
込んでもよい。さらに、第１の動作において制御
レジスタ３に前記動作指定情報を格納するには、
データ線１４の代りにアドレス線１３を用いて格
納するようにしてもよい。

発明の効果 本発明には、第１の動作により予め制御レジス
タに動作指定情報を保持させておくことにより、
動作指定用信号線をデータ線１４またはアドレス
線１３と共用化して、入力線を減らすとともに、
高速に連続読出しまたは書込み可能な記憶装置を
構成できるという効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示す図である。 図において、１……記憶回路、２……制御回
路、３……制御レジスタ、１１……起動信号、１
２……第３の制御信号、１３……アドレス情報、
１４……情報、１５……読出し情報、１６……セ
ツト信号、１７……第７の制御信号、１８……第
２の制御信号。

Claims (1)

1. 【特許請求の範囲】 １ 複数の記憶場所を有する記憶手段と、 前記記憶場所を指定するアドレス情報を前記記
   憶手段に供給するアドレス線と、 前記記憶手段にデータを供給するデータ線と、 起動信号および第１の制御信号の状態に基づい
   てセツト信号または第２の制御信号を出力する制
   御手段と、 前記セツト信号に応答して前記データ線（また
   は前記アドレス線）から動作指定情報を受信し保
   持する保持手段とを備え、 第１の動作において、前記起動信号および第１
   の状態の前記第１の制御信号に応答して前記制御
   手段は前記セツト信号を出力し、該セツト信号に
   応答して前記保持手段は前記データ線（またはア
   ドレス線）を介して前記動作指定情報を受信して
   保持し、 第２の動作において、前記起動信号および第２
   の状態の前記第１の制御信号に応答して前記制御
   手段は前記第２の制御信号を出力し、該第２の制
   御信号に応答して前記記憶手段は前記アドレス情
   報が指定する前記記憶場所に対して前記保持手段
   内の前記動作指定情報により指定される動作を行
   なうことを特徴とする連続動作可能な記憶装置。