JPS61165891A - 不揮発性メモリの書込回路 - Google Patents
不揮発性メモリの書込回路Info
- Publication number
- JPS61165891A JPS61165891A JP60006394A JP639485A JPS61165891A JP S61165891 A JPS61165891 A JP S61165891A JP 60006394 A JP60006394 A JP 60006394A JP 639485 A JP639485 A JP 639485A JP S61165891 A JPS61165891 A JP S61165891A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word line
- written
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路のうち、不揮発性メモリ（以
下、ＩＣＦＲＯＭと称す）の書込回路に関するものであ
る。
下、ＩＣＦＲＯＭと称す）の書込回路に関するものであ
る。
従来の技術
従来の紫外線消去型ＩＣＰＲＯＭの全体プロ１．、り図
を第２図に示す。アドレス入カムｉの一部はＸデコーダ
１に入力され一本のワードラインが選択され、一部のア
ドレス人カムｉはＹデコーダー６・Ｙゲート８を通り一
本のデータラインが選択され、メモリアレイ４上でＸＹ
の選ばれた線上の交点のメモリセルが選択される。書込
は、以上のように選ばれて、スタンバイ状態にあるメモ
リセルに、入出力回路Ｉ１０からのデータを書込回路７
に人力して、書込動作を行なう。
を第２図に示す。アドレス入カムｉの一部はＸデコーダ
１に入力され一本のワードラインが選択され、一部のア
ドレス人カムｉはＹデコーダー６・Ｙゲート８を通り一
本のデータラインが選択され、メモリアレイ４上でＸＹ
の選ばれた線上の交点のメモリセルが選択される。書込
は、以上のように選ばれて、スタンバイ状態にあるメモ
リセルに、入出力回路Ｉ１０からのデータを書込回路７
に人力して、書込動作を行なう。
発明が解決しようとする問題点
このように、一つ一つのメモリを選んで、書込動作を行
なうため、メモリ全部を書込むのに多くの時間を必要と
していた。さらｉＣニ、最近の大容量化に伴なってます
ます、この書込時間が大＠な問題となっている。最近は
、この問題に対し、高速書込という方法で短時間で書込
む方法が通常となってきたが、これは、書込のアルゴリ
ズムを変えることであり、本質的には、メモリデバイス
の書込特性の向上に依っていた。このため、書込時間の
短縮にも限界がるり、更に大容量デバイスへの対応には
、高速書込以外の対応が必要となっていた。
なうため、メモリ全部を書込むのに多くの時間を必要と
していた。さらｉＣニ、最近の大容量化に伴なってます
ます、この書込時間が大＠な問題となっている。最近は
、この問題に対し、高速書込という方法で短時間で書込
む方法が通常となってきたが、これは、書込のアルゴリ
ズムを変えることであり、本質的には、メモリデバイス
の書込特性の向上に依っていた。このため、書込時間の
短縮にも限界がるり、更に大容量デバイスへの対応には
、高速書込以外の対応が必要となっていた。
本発明の目的は、上記の事情を考えて、高速に書込動作
が可能な、ＩＣＰＲＯＭの構成を提供することにある。
が可能な、ＩＣＰＲＯＭの構成を提供することにある。
問題点を解決するための手段
本発明は、アドレス入力信号端子を有するＸデコーダの
出力をデータＩ１０回路と共に一時記憶回路に接続し、
一方、ＸデコーダをＹゲート書込回路に接続した後、各
々一時記憶回路、およびＹゲート書込回路をメモリセル
アレイに接続した構成の不揮発性メモリの高速書込回路
である。
出力をデータＩ１０回路と共に一時記憶回路に接続し、
一方、ＸデコーダをＹゲート書込回路に接続した後、各
々一時記憶回路、およびＹゲート書込回路をメモリセル
アレイに接続した構成の不揮発性メモリの高速書込回路
である。
作用
本発明によると、Ｘデコーダの出力とデータを合成し、
それらのデータを一時記憶する回路を備えた不揮発性メ
モリであり、アドレス入力とデータ入力とが合成された
信号を同時にワードラインに印加することにより、同時
に、数ピ・ント書込ができ、書込時間を短かくすること
ができる。
それらのデータを一時記憶する回路を備えた不揮発性メ
モリであり、アドレス入力とデータ入力とが合成された
信号を同時にワードラインに印加することにより、同時
に、数ピ・ント書込ができ、書込時間を短かくすること
ができる。
実施例
第１図は、本発明にかかる不揮発性メモリの書込回路の
ブロック図を示すものである。従来と異なり、アドレス
入力信号をＸデコーダ１に入力した後、同Ｙデコーダ１
の出力とデータ信号供給回路＜ｌ１０）２からの入力と
が合成され、一時記憶回路３に入力される。従って、そ
の信号は、アドレスの空間的な情報のみならず、データ
の情報も持っており、その信号を同時に、ワードライン
に印加することにより、同時に、数ビツト書込みが可能
となる。以下に詳しくその動作を説明する。
ブロック図を示すものである。従来と異なり、アドレス
入力信号をＸデコーダ１に入力した後、同Ｙデコーダ１
の出力とデータ信号供給回路＜ｌ１０）２からの入力と
が合成され、一時記憶回路３に入力される。従って、そ
の信号は、アドレスの空間的な情報のみならず、データ
の情報も持っており、その信号を同時に、ワードライン
に印加することにより、同時に、数ビツト書込みが可能
となる。以下に詳しくその動作を説明する。
Ｘ−デコーダ１′ｆｔ通ったアドレス入力信号は、メモ
リアレイ４の縦方向のワードラインの一本を選択し、高
圧を印加して書込状態にする従来の方法に対し、その選
ばれた一本のワードラインがデータとして′１′か＃０
′を判断し、書込むデータなら高圧を、書込まないデー
タならば低圧を与える。それらのデータは、一時記憶に
記憶し、数ビットまとめて、ワードラインに印加する。
リアレイ４の縦方向のワードラインの一本を選択し、高
圧を印加して書込状態にする従来の方法に対し、その選
ばれた一本のワードラインがデータとして′１′か＃０
′を判断し、書込むデータなら高圧を、書込まないデー
タならば低圧を与える。それらのデータは、一時記憶に
記憶し、数ビットまとめて、ワードラインに印加する。
第１図では、ｅビットまとめτ印加した場合であり、黒
と白とは、それぞれ高圧、低圧を示している。Ｙゲート
６は、第２図示の従来例の！ゲート８および書込回路７
をまとめたものであり、従来と同様な動作を行なうが、
書込回路は、データのいかんにかかわらず、高圧で書込
む状態を作り出す。以上のように、一つのメモリセル全
書込状態に選択し、Ｙデーｔｆ通して、入力データを印
加し、書込むか、書込まないかを決めていた方法と異な
り、ワードラインに、データ入力の信号を含んだ情報と
同時に印加することにより、まとめて複数ビ、ットを書
込むことが出来る。
と白とは、それぞれ高圧、低圧を示している。Ｙゲート
６は、第２図示の従来例の！ゲート８および書込回路７
をまとめたものであり、従来と同様な動作を行なうが、
書込回路は、データのいかんにかかわらず、高圧で書込
む状態を作り出す。以上のように、一つのメモリセル全
書込状態に選択し、Ｙデーｔｆ通して、入力データを印
加し、書込むか、書込まないかを決めていた方法と異な
り、ワードラインに、データ入力の信号を含んだ情報と
同時に印加することにより、まとめて複数ビ、ットを書
込むことが出来る。
発明の効果
本発明によると、Ｘデコーダ信号とデータ入力信号を合
成し、その信号を一時記憶回路を通し、同時に、ワード
ラインに印加することにより、まとめて、複数ビット書
込が可能となり、書込時間の大幅な短縮という優れた不
揮発性メモリの書込機能を発揮する。
成し、その信号を一時記憶回路を通し、同時に、ワード
ラインに印加することにより、まとめて、複数ビット書
込が可能となり、書込時間の大幅な短縮という優れた不
揮発性メモリの書込機能を発揮する。
第１図は本発明の不揮発性メモリの書込回路の一実施例
の構成図、第２図は従来例の不揮発性メモリの書込回路
の構成図である。 １・・・・・・デコーダ、２・・・・・・データＩ１０
．３・・・・・・一時記憶、４・・・・・・メモリセル
アレイ、６・・・・・・デコーダ、６・・・・・・Ｙゲ
ートおよび書込回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
の構成図、第２図は従来例の不揮発性メモリの書込回路
の構成図である。 １・・・・・・デコーダ、２・・・・・・データＩ１０
．３・・・・・・一時記憶、４・・・・・・メモリセル
アレイ、６・・・・・・デコーダ、６・・・・・・Ｙゲ
ートおよび書込回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- アドレス入力とデータ入力を合成した信号を一時記憶
する記憶手段を有し、数ビットまとめて、ワードライン
に信号を供給することを特徴とした不揮発性メモリの書
込回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006394A JPS61165891A (ja) | 1985-01-17 | 1985-01-17 | 不揮発性メモリの書込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006394A JPS61165891A (ja) | 1985-01-17 | 1985-01-17 | 不揮発性メモリの書込回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61165891A true JPS61165891A (ja) | 1986-07-26 |
Family
ID=11637150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006394A Pending JPS61165891A (ja) | 1985-01-17 | 1985-01-17 | 不揮発性メモリの書込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165891A (ja) |
-
1985
- 1985-01-17 JP JP60006394A patent/JPS61165891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871184B2 (ja) | 半導体記憶装置 | |
| US4905197A (en) | Semiconductor memory having circuitry for discharging a digit line before verifying operation | |
| JPH05210567A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JPH0778997B2 (ja) | 不揮発性半導体メモリ | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| JP2000076877A (ja) | 同期型ｒａｍ装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法 | |
| JPH0457295A (ja) | 電気的書込消去可能メモリ回路 | |
| JPS6353785A (ja) | Ｃｍｏｓ半導体メモリのワ−ドまたはビツト線の復号方法 | |
| JP2000132981A (ja) | 不揮発性半導体記憶装置の書込み装置とその書込み方法 | |
| JPS58139392A (ja) | 半導体メモリ | |
| JPS61165891A (ja) | 不揮発性メモリの書込回路 | |
| JPH07311600A (ja) | デジタルデータを記憶し、再生する装置および方法 | |
| JPH11296430A (ja) | 記憶装置およびフラッシュメモリ | |
| JPH09213092A (ja) | 半導体集積回路装置 | |
| JPH04360095A (ja) | 半導体記憶回路 | |
| JPH0589686A (ja) | 半導体不揮発性メモリとその書き込み方法 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPS5877085A (ja) | 半導体メモリ | |
| JPH0411959B2 (ja) | ||
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS59180894A (ja) | 不揮発性メモリに対するデ−タ書き込み制御装置 | |
| JPH04181594A (ja) | 半導体メモリ | |
| JP2000322894A (ja) | 半導体記憶装置 | |
| JPH10241352A (ja) | 半導体記憶装置 | |
| JPH06342399A (ja) | フラッシュメモリ書き込み方式 |