JPH07306755A - 多点信号測定装置 - Google Patents
多点信号測定装置Info
- Publication number
- JPH07306755A JPH07306755A JP9730894A JP9730894A JPH07306755A JP H07306755 A JPH07306755 A JP H07306755A JP 9730894 A JP9730894 A JP 9730894A JP 9730894 A JP9730894 A JP 9730894A JP H07306755 A JPH07306755 A JP H07306755A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- speed
- measurement
- scan
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】スキャンサイクル内における各測定信号のスキ
ャン間隔を等しくでき、実質的な高速サンプリングが可
能な多点信号測定装置を実現することにある。 【構成】複数の入力端子に入力される測定信号をスキャ
ナを介して選択的に測定処理部に取り込むように構成さ
れた多点信号測定装置において、各入力端子の測定信号
を各スキャンサイクル内で等間隔に取り込むように取り
込みタイミングを制御するタイミング制御手段を設け、
高速スキャン測定すべき測定信号を実質的にスキャン間
隔が等しくなるタイミングで測定処理部に加えることを
特徴とするもの。
ャン間隔を等しくでき、実質的な高速サンプリングが可
能な多点信号測定装置を実現することにある。 【構成】複数の入力端子に入力される測定信号をスキャ
ナを介して選択的に測定処理部に取り込むように構成さ
れた多点信号測定装置において、各入力端子の測定信号
を各スキャンサイクル内で等間隔に取り込むように取り
込みタイミングを制御するタイミング制御手段を設け、
高速スキャン測定すべき測定信号を実質的にスキャン間
隔が等しくなるタイミングで測定処理部に加えることを
特徴とするもの。
Description
【０００１】
【産業上の利用分野】本発明は多点信号測定装置に関す
るものであり、詳しくは、スキャン速度の高速化に関す
るものである。
るものであり、詳しくは、スキャン速度の高速化に関す
るものである。
【０００２】
【従来の技術】図３は従来の多点測定装置の入力ブロッ
クの一例を示すブロック図であり、レコーダの例を示し
ている。図において、１1〜１nは複数の測定チャンネル
に対応した入力端子であり、スキャナ２に接続されてい
る。スキャナ２はこれら入力端子１1〜１nに入力される
いずれかのアナログ信号を選択的にＡ／Ｄ変換器３に加
える。Ａ／Ｄ変換器３はスキャナ２を介して入力される
アナログ信号をデジタル信号に変換してＣＰＵ４に加え
る。ＣＰＵ４は入力されるデジタル信号に対して必要な
演算処理を施して記録データに変換し、記録部５に加え
る。記録部５は記録データに基づいて測定信号の大きさ
をドットによりアナログ的な線分として記録したり、ま
たはリストとしてデジタル的に印字記録する。６はタイ
ミング信号発生回路であり、ＣＰＵ４に基準のタイミン
グ信号を供給する。ＣＰＵ４は基準タイミング信号に基
づいて各部に動作タイミングを制御するためのタイミン
グ信号を出力する。
クの一例を示すブロック図であり、レコーダの例を示し
ている。図において、１1〜１nは複数の測定チャンネル
に対応した入力端子であり、スキャナ２に接続されてい
る。スキャナ２はこれら入力端子１1〜１nに入力される
いずれかのアナログ信号を選択的にＡ／Ｄ変換器３に加
える。Ａ／Ｄ変換器３はスキャナ２を介して入力される
アナログ信号をデジタル信号に変換してＣＰＵ４に加え
る。ＣＰＵ４は入力されるデジタル信号に対して必要な
演算処理を施して記録データに変換し、記録部５に加え
る。記録部５は記録データに基づいて測定信号の大きさ
をドットによりアナログ的な線分として記録したり、ま
たはリストとしてデジタル的に印字記録する。６はタイ
ミング信号発生回路であり、ＣＰＵ４に基準のタイミン
グ信号を供給する。ＣＰＵ４は基準タイミング信号に基
づいて各部に動作タイミングを制御するためのタイミン
グ信号を出力する。
【０００３】図４は図３の動作の一例を示すタイミング
チャートである。図では、１ｓｅｃのスキャンサイクル
において、まず１０チャンネルの測定信号について６０
ｍｓ間隔で順次スキャンを行い、残り４００ｍｓの間に
ｎ個のキャリブレーションデータの測定，測定データに
対する各種の演算，記録データの伝送処理などを行って
いる。
チャートである。図では、１ｓｅｃのスキャンサイクル
において、まず１０チャンネルの測定信号について６０
ｍｓ間隔で順次スキャンを行い、残り４００ｍｓの間に
ｎ個のキャリブレーションデータの測定，測定データに
対する各種の演算，記録データの伝送処理などを行って
いる。
【０００４】ところで、このような測定装置において、
特定の測定信号について一時的にサンプリング速度を早
めてデータサンプル数を多くし、他の測定信号よりも細
かい測定結果を得たい場合がある。これは、比較的変化
の大きな測定信号を測定する場合に有効である。このよ
うに簡易的に高速サンプルを行う方法として、同一の測
定信号を複数の入力端子に共通に加えて１回のスキャン
サイクルで複数回のサンプリングを行うことが考えられ
る。
特定の測定信号について一時的にサンプリング速度を早
めてデータサンプル数を多くし、他の測定信号よりも細
かい測定結果を得たい場合がある。これは、比較的変化
の大きな測定信号を測定する場合に有効である。このよ
うに簡易的に高速サンプルを行う方法として、同一の測
定信号を複数の入力端子に共通に加えて１回のスキャン
サイクルで複数回のサンプリングを行うことが考えられ
る。
【０００５】
【発明が解決しようとする課題】しかし、図３の構成に
よれば、ＣＰＵは各部のタイミング制御を行うとともに
測定信号のスキャン後に各種の処理を行っているので、
スキャンサイクル内における各測定チャンネルのスキャ
ン間隔（例えば第１チャンネルと第６チャンネルまでの
時間と第６チャンネルと第１０チャンネルを経て第１チ
ャンネルまでの時間）は等しくなく、同一の測定信号を
複数の入力端子（例えば第１チャンネルと第６チャンネ
ル）に共通に加えても高速サンプルとはいえない状態に
なって波形を正しく再現することはできない。
よれば、ＣＰＵは各部のタイミング制御を行うとともに
測定信号のスキャン後に各種の処理を行っているので、
スキャンサイクル内における各測定チャンネルのスキャ
ン間隔（例えば第１チャンネルと第６チャンネルまでの
時間と第６チャンネルと第１０チャンネルを経て第１チ
ャンネルまでの時間）は等しくなく、同一の測定信号を
複数の入力端子（例えば第１チャンネルと第６チャンネ
ル）に共通に加えても高速サンプルとはいえない状態に
なって波形を正しく再現することはできない。
【０００６】本発明は、これらの従来の問題点を解決す
るものであって、その目的は、スキャンサイクル内にお
ける各測定信号のスキャン間隔を等しくでき、実質的な
高速サンプリングが可能な多点信号測定装置を実現する
ことにある。
るものであって、その目的は、スキャンサイクル内にお
ける各測定信号のスキャン間隔を等しくでき、実質的な
高速サンプリングが可能な多点信号測定装置を実現する
ことにある。
【０００７】
【課題を解決するための手段】本発明の多点信号測定装
置は、複数の入力端子に入力される測定信号をスキャナ
を介して選択的に測定処理部に取り込むように構成され
た多点信号測定装置において、各入力端子の測定信号を
各スキャンサイクル内で等間隔に取り込むように取り込
みタイミングを制御するタイミング制御手段を設け、高
速スキャン測定すべき測定信号を実質的にスキャン間隔
が等しくなるタイミングで測定処理部に加えることを特
徴とする。
置は、複数の入力端子に入力される測定信号をスキャナ
を介して選択的に測定処理部に取り込むように構成され
た多点信号測定装置において、各入力端子の測定信号を
各スキャンサイクル内で等間隔に取り込むように取り込
みタイミングを制御するタイミング制御手段を設け、高
速スキャン測定すべき測定信号を実質的にスキャン間隔
が等しくなるタイミングで測定処理部に加えることを特
徴とする。
【０００８】
【作用】スキャンサイクル内における各測定信号のスキ
ャン間隔は等しくなっている。これにより、高速スキャ
ン測定すべき測定信号をスキャン間隔が等しくなる位置
の２個の入力端子に共通に加えることによって実質的に
２倍の高速サンプリングが行え、ｎ個の入力端子に共通
に加えることにより実質的にｎ倍の高速サンプリングが
行える。
ャン間隔は等しくなっている。これにより、高速スキャ
ン測定すべき測定信号をスキャン間隔が等しくなる位置
の２個の入力端子に共通に加えることによって実質的に
２倍の高速サンプリングが行え、ｎ個の入力端子に共通
に加えることにより実質的にｎ倍の高速サンプリングが
行える。
【０００９】なお、測定信号を複数の入力端子に共通に
接続する代わりにスキャン間隔が等しくなるタイミング
で該当する同一の入力端子のスイッチをオンにしてもよ
い。
接続する代わりにスキャン間隔が等しくなるタイミング
で該当する同一の入力端子のスイッチをオンにしてもよ
い。
【００１０】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例を示すブロック図であり、
図３と同一部分には同一符号を付けている。図１と図３
の異なる点は、各部の動作タイミング制御をタイミング
信号発生回路６が行いＣＰＵ４は各種の処理のみを行っ
ていることと、Ａ／Ｄ変換器３とＣＰＵ４の間にＦＩＦ
Ｏメモリ７を設けていることである。
る。図１は本発明の一実施例を示すブロック図であり、
図３と同一部分には同一符号を付けている。図１と図３
の異なる点は、各部の動作タイミング制御をタイミング
信号発生回路６が行いＣＰＵ４は各種の処理のみを行っ
ていることと、Ａ／Ｄ変換器３とＣＰＵ４の間にＦＩＦ
Ｏメモリ７を設けていることである。
【００１１】すなわち、図３において、タイミング信号
発生回路６は、スキャナ２の起動，Ａ／Ｄ変換器３の変
換タイミング，ＦＩＦＯメモリ７への書込みタイミング
およびＣＰＵ４への１スキャン終了の指示などの所定の
タイミング信号を供給している。ＣＰＵ４は、スキャン
終了信号を受け取った後、ＦＩＦＯメモリ７から順次デ
ータを読みだして必要な演算処理を行うことにより記録
データを生成し、記録部５に出力している。
発生回路６は、スキャナ２の起動，Ａ／Ｄ変換器３の変
換タイミング，ＦＩＦＯメモリ７への書込みタイミング
およびＣＰＵ４への１スキャン終了の指示などの所定の
タイミング信号を供給している。ＣＰＵ４は、スキャン
終了信号を受け取った後、ＦＩＦＯメモリ７から順次デ
ータを読みだして必要な演算処理を行うことにより記録
データを生成し、記録部５に出力している。
【００１２】図２は図１の動作を説明するタイミングチ
ャートであり、（Ａ）はキャリブレーションデータの測
定を行わない場合を示し、（Ｂ）はキャリブレーション
データの測定を行う場合を示している。（Ａ）におい
て、例えば１ｓｅｃのスキャンサイクル内で例えば１０
０ｍｓの等間隔で１チャンネルから１０チャンネルまで
のスキャンが順次行われる。
ャートであり、（Ａ）はキャリブレーションデータの測
定を行わない場合を示し、（Ｂ）はキャリブレーション
データの測定を行う場合を示している。（Ａ）におい
て、例えば１ｓｅｃのスキャンサイクル内で例えば１０
０ｍｓの等間隔で１チャンネルから１０チャンネルまで
のスキャンが順次行われる。
【００１３】また、（Ｂ）では、１００ｍｓの間に１チ
ャンネル分のスキャンと１個のキャリブレーションデー
タの測定が行われる。ここで、各タイミングにおけるキ
ャリブレーションデータは必ずしも該当する測定チャン
ネルと対になっていなくてもよく、例えば複数回のスキ
ャンサイクルで複数レンジのキャリブレーションデータ
の測定を行うようにしてもよい。ＣＰＵ４における演算
処理は、スキャン終了信号を受け取った後にＦＩＦＯメ
モリ７から順次データを読みだすことによって行う。こ
こで、ＦＩＦＯメモリ７はバッファメモリとして機能す
るものであり、記録部５の速度が十分速い場合には省略
してもよい。
ャンネル分のスキャンと１個のキャリブレーションデー
タの測定が行われる。ここで、各タイミングにおけるキ
ャリブレーションデータは必ずしも該当する測定チャン
ネルと対になっていなくてもよく、例えば複数回のスキ
ャンサイクルで複数レンジのキャリブレーションデータ
の測定を行うようにしてもよい。ＣＰＵ４における演算
処理は、スキャン終了信号を受け取った後にＦＩＦＯメ
モリ７から順次データを読みだすことによって行う。こ
こで、ＦＩＦＯメモリ７はバッファメモリとして機能す
るものであり、記録部５の速度が十分速い場合には省略
してもよい。
【００１４】このような構成において、スキャンの高速
化にあたっては、高速スキャン測定すべき測定信号をス
キャン間隔が等しくなる位置の少なくとも２個の入力端
子に共通に加える。例えば第１チャンネルと第６チャン
ネルの入力端子に共通の測定信号を加えることにより、
その測定信号について実質的に２倍の高速サンプリング
が行える。実施例のような１０チャンネル入力の場合に
は、第２チャンネルと第７チャンネル，第３チャンネル
と第８チャンネル，第４チャンネルと第９チャンネル，
第５チャンネルと第１０チャンネルを組み合わせても同
様な効果が得られる。すなわち、スキャン間隔が等しく
なる位置のｎ個の入力端子に共通に加えることにより実
質的にｎ倍の高速サンプリングが行える。
化にあたっては、高速スキャン測定すべき測定信号をス
キャン間隔が等しくなる位置の少なくとも２個の入力端
子に共通に加える。例えば第１チャンネルと第６チャン
ネルの入力端子に共通の測定信号を加えることにより、
その測定信号について実質的に２倍の高速サンプリング
が行える。実施例のような１０チャンネル入力の場合に
は、第２チャンネルと第７チャンネル，第３チャンネル
と第８チャンネル，第４チャンネルと第９チャンネル，
第５チャンネルと第１０チャンネルを組み合わせても同
様な効果が得られる。すなわち、スキャン間隔が等しく
なる位置のｎ個の入力端子に共通に加えることにより実
質的にｎ倍の高速サンプリングが行える。
【００１５】なお、測定信号を複数の入力端子に共通に
接続する代わりにスキャン間隔が等しくなるタイミング
で該当する同一の入力端子のスイッチをオンにしてもよ
く、接続変更が不要になるので作業性が改善できる。具
体的には、例えば第１チャンネルと第６チャンネルの入
力端子に共通の測定信号を加えることと同様の効果を得
る場合には、第６チャンネルのタイミングで第１チャン
ネルのスイッチをオンにすればよい。
接続する代わりにスキャン間隔が等しくなるタイミング
で該当する同一の入力端子のスイッチをオンにしてもよ
く、接続変更が不要になるので作業性が改善できる。具
体的には、例えば第１チャンネルと第６チャンネルの入
力端子に共通の測定信号を加えることと同様の効果を得
る場合には、第６チャンネルのタイミングで第１チャン
ネルのスイッチをオンにすればよい。
【００１６】このように構成することにより、１台の測
定装置で多チャンネルの低速スキャン測定と少チャンネ
ルの高速スキャン測定の混合測定が可能になり、用途に
応じた自由度の高い測定が行える。
定装置で多チャンネルの低速スキャン測定と少チャンネ
ルの高速スキャン測定の混合測定が可能になり、用途に
応じた自由度の高い測定が行える。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
スキャンサイクル内における各測定信号のスキャン間隔
を等しくでき、実質的な高速サンプリングが可能な多点
信号測定装置を実現できる。
スキャンサイクル内における各測定信号のスキャン間隔
を等しくでき、実質的な高速サンプリングが可能な多点
信号測定装置を実現できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を説明するタイミングチャートであ
る。
る。
【図３】従来の多点測定装置の入力ブロックの一例を示
すブロック図である。
すブロック図である。
【図４】図３の動作を説明するタイミングチャートであ
る。
る。
１ 入力端子 ２ スキャナ ３ Ａ／Ｄ変換器 ４ ＣＰＵ ５ 記録部 ６ タイミング信号発生回路 ７ ＦＩＦＯメモリ
Claims (1)
- 【請求項１】複数の入力端子に入力される測定信号をス
キャナを介して選択的に測定処理部に取り込むように構
成された多点信号測定装置において、 各入力端子の測定信号を各スキャンサイクル内で等間隔
に取り込むように取り込みタイミングを制御するタイミ
ング制御手段を設け、 高速スキャン測定すべき測定信号を実質的にスキャン間
隔が等しくなるタイミングで測定処理部に加えることを
特徴とする多点信号測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730894A JPH07306755A (ja) | 1994-05-11 | 1994-05-11 | 多点信号測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9730894A JPH07306755A (ja) | 1994-05-11 | 1994-05-11 | 多点信号測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306755A true JPH07306755A (ja) | 1995-11-21 |
Family
ID=14188866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9730894A Pending JPH07306755A (ja) | 1994-05-11 | 1994-05-11 | 多点信号測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306514A (ja) * | 2007-06-08 | 2008-12-18 | Fujitsu Microelectronics Ltd | Ａ／ｄ変換装置 |
| JP2014022990A (ja) * | 2012-07-19 | 2014-02-03 | Denso Corp | Ａｄ変換回路 |
-
1994
- 1994-05-11 JP JP9730894A patent/JPH07306755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306514A (ja) * | 2007-06-08 | 2008-12-18 | Fujitsu Microelectronics Ltd | Ａ／ｄ変換装置 |
| JP2014022990A (ja) * | 2012-07-19 | 2014-02-03 | Denso Corp | Ａｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07306755A (ja) | 多点信号測定装置 | |
| US4760466A (en) | Image scanner controller | |
| JPS6316077B2 (ja) | ||
| JP2753632B2 (ja) | サーマルヘッドプリンタ | |
| JPH04342010A (ja) | センサ制御器 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| JPS6248169B2 (ja) | ||
| JP3357821B2 (ja) | スキャンパス用フリップフロップ回路及びスキャンパステストシステム | |
| JP4583612B2 (ja) | 超音波診断装置 | |
| JPS6258449B2 (ja) | ||
| JP3081554B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JP2611950B2 (ja) | 繰り返しパルスのレベル測定回路 | |
| JPH057543Y2 (ja) | ||
| JP2840979B2 (ja) | 記録装置 | |
| SU1236452A1 (ru) | Многоканальное устройство дл регистрации информации | |
| JP2001091597A (ja) | 半導体評価装置 | |
| JPH09168160A (ja) | デジタルコンバーゼンス補正装置 | |
| JPS61125700A (ja) | 計測入力装置 | |
| JPH1082420A (ja) | 磁気軸受スピンドルのディジタル制御方法および制御装置 | |
| JP2885082B2 (ja) | シグナルコンディショナー | |
| JPH0746802B2 (ja) | フレ−ム同期回路 | |
| JPH0446490B2 (ja) | ||
| JPH07118040B2 (ja) | 多チャンネルアナログ入力処理装置 | |
| JPH0743400A (ja) | 測定器におけるデータ出力方法 |