JP2611950B2 - 繰り返しパルスのレベル測定回路 - Google Patents

Description

【発明の詳細な説明】 （ａ）発明の技術分野 例えば、高速データ通信に使用されるCCITT−I.430で
は8.11公称レートを192kbit/sと規定しており、パルス
波形として8.5.3.1パルス波形：図12/I.430のマスクの
内側にあることを規定している。

このため、このパルス波形が規定どおりかどうか、パ
ルスのレベルを規定する必要がある。

この発明は、このような場合の繰り返しパルスのレベ
ル測定回路についてのものである。

（ｂ）従来技術と問題点 前述のCCITT−I.430では、フレーム構成を図3/I.430
に表示しているが、その主要部を第２図に示す。

第２図アは入力信号21の波形図であり、１フレームが
250μｓ、フレームビットが５μｓ、レベルが0.75Vであ
ることを示している。

第２図イはフレーム同期信号の波形図であり、第２図
ウはフレームビットのサンプルホールド用測定信号22の
波形図である。

第２図のようなパルスのレベルを測定する場合の従来
回路図を第３図に示す。

第３図の11はAD変換部、12はタイミング制御部、13は
処理部である。

タイミング制御部12は第２図アの入力信号21に同期し
て測定点を決め、その測定点でAD変換部11に対して第２
図ウの測定信号22を送る部分である。

AD変換部11は入力信号21の電圧レベルをディジタル値
に変換する部分である。

次に、AD変換部11の構成図を第４図に示す。

第４図の11Aはサンプルホールド回路、11BはAD変換器
である。

サンプルホールド回路11Aは第２図ウの測定信号22に
より、入力信号21をサンプルホールドし、それをAD変換
器11Bでディジタル値に変換する。

しかし、第２図に示すように入力信号21が５μｓのよ
うな高速になると、入力信号21に追従するために、AD変
換部11のサンプルホールド回路、AD変換器11Bに高速で
動作するものが必要になる。

また、振幅を精度よく測定するためには、AD変換器11
Bには十分なビット数を出せるものを使用しなければな
らない。

このように、高速で動作するサンプルホールド回路、
高速で精度のよいAD変換器は実現が難しいという問題が
ある。

（ｃ）発明の目的 第２図アのフレームビットをみると、１フレームごと
にフレームビットが周期的に現れている。

この発明は、この点に着目し、繰り返し現れる測定対
象点だけをピックアップし、比較レベルを順次変化させ
ながら測定対象点のレベルを測定するようにして、第４
図のAD変換部11がなくても、高速パルスのレベルを測定
できる回路の提供を目的とする。

（ｄ）発明の実施例 まず、この発明による実施例の回路図を第１図に示
す。

第１図の１はコンパレータ、２はフリップフロップ、
３はタイミング制御部、４は処理部、５は基準電圧発生
部である。

第１図のタイミング制御部３は第３図のタイミング制
御部12と同じものであり、第２図アの入力信号21を受
け、第２図ウの測定信号22を発生する。

コンパレータ１の入力には、入力信号21と基準電圧発
生部５からのステップ電圧23が加えられ、コンパレータ
１は入力信号21とステップ電圧23を比較し、その比較結
果をフリップフロップ２に送る。

フリップフロップ２のＤ端子にはコンパレータ１の出
力が加えられ、Ｔ端子には測定信号22が加えられる。

この結果、フリップフロップ２では、測定信号22のタ
イミングでコンパレータ１の出力がラッチされ、そのラ
ッチ出力を比較信号24として処理部４に送る。

処理部４は、比較信号24を受け、入力信号21とステッ
プ電圧23との大小関係を確認し、それにしたがって基準
電圧発生部５に対して制御信号25を出し、次の比較のた
めにステップ電圧23を更新させる。

基準電圧発生部５は、DA変換器で構成されており、処
理部４からの制御信号25をアナログ電圧に変換して、ス
テップ電圧23としてコンパレータ１に供給する。

次に、第１図の作用を説明する。

処理部４は、制御信号25を出して基準電圧発生部４に
ステップ電圧23の初期値を発生させる。

入力信号21がくると、コンパレータ１は入力信号21と
ステップ電圧23を比較し、その比較結果をフリップフロ
ップ２に送り、タイミング制御部３からの測定信号22に
よりラッチし、処理部４へ比較信号24として送る。

処理部４は、測定信号22が出てから比較信号24が出る
まで十分な時間が経過してから、比較信号24を読み取
る。

この読み取った比較信号24により、次に比較するため
のステップ電圧23を決め、制御信号25を使っで基準電圧
発生部５に次のステップ電圧23を発生させる。

ステップ電圧23の初期値には、例えば基準電圧発生部
５で発生できる最小電圧を採用し、基準電圧発生部５で
発生できる最小ステップでステップ電圧23を増やしなが
ら比較を繰り返していくようにする。

このように、ステップ電圧23を順次増加していき、比
較信号24が入力信号21＞電圧23から入力信号≦電圧23に
変化したときのステップ電圧23が入力信号21のレベルと
なる。

レベル測定の精度をあげるためには、基準電圧発生部
５に使用するDA変換器のビット数を増やすだけでよく、
コンパレータ１などには、ほとんど影響されることはな
い。

ただし、例えば12ビットのDA変換器を基準電圧発生部
５に使用したような場合は、最小値から最大値までが40
96ステップとなり、最小値から順次比較していくと測定
時間が長くなってしまうので、次のようにした方がよ
い。

まず、ステップ電圧23の初期値を基準電圧発生部５で
発生できる電圧の中央の値にする。

その比較結果が入力信号21＞ステップ電圧23の場合
は、そのステップ電圧23以下の値をすべて候補の中から
削除する。

そして、残った電圧候補の中から、その中央値を次の
ステップ電圧23として選ぶようにする。

以下、このように、常に入力信号21のレベルとして候
補値の中からその中央値をステップ電圧23として選んで
いくようにすれば、比較回数を減らすことができる。例
えば、12ビットの精度が必要な場合、12回の比較で入力
信号21のレベルを測定することができる。

なお、タイミング制御部３の例として、周期的に現れ
るフレームビットについて説明したが、実際は測定に必
要な回数を比較すればよいので、必ずしも周期的でなく
てもよい。

（ｅ）発明の効果 この発明によれば、フレーム単位で入力される連続し
た複数のパルス信号の内、フレーム毎に周期的に出現す
る特定のパルスのレベルをコンパレータ，フリップフロ
ップ及びステップ電圧により測定することができるの
で、従来装置で必要とされた高速AD変換器や高速サンプ
リングホールド回路などを用いることなく、例えば高速
データ通信に使用される信号のフレームに含まれた、フ
レームビット等の特定のビットの信号レベルを測定する
ことができるという効果がある。また、被測定信号のレ
ベルとステップ電圧との大小関係に基づいて、出力する
ステップ電圧のレベルが設定されるので、常に被測定信
号のレベルとして候補値が含まれる範囲の中からその中
央値をステップ電圧として出力するようにすれば、少な
い比較回数で高精度の測定が可能となる。

【図面の簡単な説明】

第１図はこの発明による実施例の回路図、 第２図は繰り返しパルスの構成図、 第３図は従来技術による回路図、 第４図は第３図のAD変換部11の構成図。 １……コンパレータ、２……フリップフロップ、３……
タイミング制御部、４……処理部、５……基準電圧発生
部、11……AD変換部、11A……サンプルホールド回路、1
1B……AD変換器、21……入力信号、22……測定信号、23
……ステップ電圧、24……比較信号、25……制御信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 戸田 秀之 東京都大田区蒲田４丁目19番７号 安藤 電気株式会社内 (56)参考文献 特開 昭63−165766（ＪＰ，Ａ) 特公 昭60−45514（ＪＰ，Ｂ２)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数のパルス信号で構成されたフレーム毎
   に入力される入力信号に含まれ、該フレームの周期毎に
   該入力信号内に存在する、フレームビット信号に同期し
   た測定信号を出力するタイミング制御部と、 ステップ電圧を発生する基準電圧発生部と、 前記入力信号と前記ステップ電圧とを入力とするコンパ
   レータと、 前記コンパレータ出力と前記測定信号を入力とし、前記
   測定信号のタイミングで前記コンパレータ出力をラッチ
   するフリップフロップと、 前記フリップフロップ出力を入力とし、この入力したフ
   リップフロップ出力により前記フレームビット信号のレ
   ベルと前記ステップ電圧との大小関係に基づいて、前記
   基準電圧発生部に対し、出力するステップ電圧のレベル
   を指示する制御信号を出力する処理部と を備え、 前記制御信号により前記フレームビット信号のレベルと
   等しくなる前記ステップ電圧の値を検出する ことを特徴とする繰り返しパルスのレベル測定回路。