KR940007584B1 - 컴퓨터 오디오의 디지탈 녹음 및 재생회로 - Google Patents

컴퓨터 오디오의 디지탈 녹음 및 재생회로 Download PDF

Info

Publication number
KR940007584B1
KR940007584B1 KR1019920014789A KR920014789A KR940007584B1 KR 940007584 B1 KR940007584 B1 KR 940007584B1 KR 1019920014789 A KR1019920014789 A KR 1019920014789A KR 920014789 A KR920014789 A KR 920014789A KR 940007584 B1 KR940007584 B1 KR 940007584B1
Authority
KR
South Korea
Prior art keywords
analog
signal
digital
input
output
Prior art date
Application number
KR1019920014789A
Other languages
English (en)
Other versions
KR940004607A (ko
Inventor
박우석
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019920014789A priority Critical patent/KR940007584B1/ko
Publication of KR940004607A publication Critical patent/KR940004607A/ko
Application granted granted Critical
Publication of KR940007584B1 publication Critical patent/KR940007584B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

컴퓨터 오디오의 디지탈 녹음 및 재생회로
제 1 도는 종래 컴퓨터 오디오의 디지탈 녹음 및 재생회로 블록 구성도.
제 2 도의 a 내지 f는 제 1 도에 대한 아날로그/디지탈변환시 타이밍도.
제 3 도의 a 내지 c는 제 1 도에 대한 디지탈/아날로그변환시 타이밍도.
제 4 도는 본 발명 컴퓨터 오디오의 디지탈 녹음 및 재생회로 블록 구성도.
제 5 도는 제 4 도의 제어논리부에 대한 상세 구성도.
제 6 도의 a 및 b는 제 5 도에 대한 입력선택신호의 기능 테이블도.
제 7 도의 a 내지 d는 제 5 도에 대한 제어논리부의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 아날로그 멀티플렉서 11 : 클럭발생부
20 : 아날로그스위칭부 21, 28 : 전압레벨설정부
22 : 트래킹 및 홀드부 23, 41 : 아날로그/디지탈 변환부
24 : 아날로그/디지탈변환래치부 25 : 기준전압설정부
26, 42 : 디지탈/아날로그변환부 27 : 디지탈/아날로그변환레지스터부
29 : 비교부 30, 31, 43 : 제어논리부
40 : 아날로그입출력부 50 : 증폭부
본 발명은 컴퓨터 오디오에 관한 것으로, 특히 여러 오디오 입력신호중 하나를 선택하여 오디오 출력과 동시에 디지탈 녹음을 하고, 녹음된 디지탈 데이타를 재생하며, 녹음기능의 미동작시에도 선택된 오디오 신호를 출력하는데 적당하도록 한 컴퓨터 오디오의 디지탈 녹음 및 재생회로에 관한 것이다.
종래 컴퓨터 오디오의 디지탈 녹음 및 재생회로는 제 1 도에 도시된 바와 같이, 회로를 동기시키기 위한 펄스를 발생시키는 클럭 발생부(11)와, 그 클럭발생부(11)에 의해 동기되어 입력된 전압의 측정범위를 결정해 주는 전압레벨설정부(21)와, 그 전압레벨설정부(21)에서 결정된 전압레벨의 측정시간동안 트래킹하여 유지시켜 주는 트래킹 및 홀드부(22)와, 그 트래킹 및 홀드부(22)로부터 입력된 아날로그 신호를 디지탈 신호로 변환해 주는 아날로그/디지탈변환부(23)와, 그 아날로그/디지탈변환부(23)에서 변환된 디지탈신호를 일시적으로 저장해 주는 아날로그/디지탈변환래치부(24)와, 그 아날로그/디지탈변환래치부(24)를 통해 입력된 디지탈 신호를 아날로그 신호로 변환하기 위해 저장해 주는 디지탈/아날로그변환레지스터부(27)와, 그 디지탈/아날로그변환레지스터부(27)에 저장된 디지탈 신호를 아날로그 신호로 변환해 주는 디지탈/아날로그변환부(26)와, 상기 아날로그/디지탈변환부(23) 및 상기 디지탈/아날로그변환부(26)에 기준전압(Vref)을 인가해 주는 기준전압설정부(25)와, 입ㆍ출력되는 아날로그 신호에 대한 전압레벨을 결정해 주는 전압레벨설정부(28)와, 그 전압레벨설정부(28)에서 결정된 전압레벨 및 상기 디지탈/아날로그변환부(26)에서 변환된 아날로그 신호를 비교하여 출력시키는 비교부(29)와, 상기 아날로그/디지탈변환부(23) 및 디지탈/아날로그변환부(26)를 제어하기 위한 제어논리부(31)로 구성되어 있다.
이아 같이 구성된 종래 컴퓨터 오디오의 디지탈 녹음 및 재생회로는, 크게 입력된 아날로그 신호에 대해 아날로그/디지탈변환부(23)를 통해 디지탈 데이타로 변환하는 회로와, 디지탈로 저장된 데이타를 디지탈/아날로그변환부(26)를 통해 아날로그 신호로 변환하여 출력하는 회로와, 아날로그/디지탈변환부(23) 및 디지탈/아날로그변환부(26)를 제어하기 위한 회로 부분으로 분류된다.
먼저 아날로그 신호를 디지탈 신호로 변환하는 회로 동작을 살펴보면, 클럭발생부(11)를 통해 입력되는 클럭(CLK)에 의해 샘플링 간격(Sampling rate)을 결정하며, 입력된 아날로그 전압(Vin)은 전압레벨설정부(21)에 의해 전압레벨을 제한해 주며, 제 2 도의 a와 같이 스타트펄스의 하강에지(Falling edge)에서 A/D 변환이 시작되어 트래킹 및 홀드부(22)는 홀드(Hold)모드로 되고, 변환되는 동안 현재 버스(BUS)가 사용중임을 나타내는 버스사용신호는 제 2 도의 b와 같이 로우(Low) 상태로 되며, A/D 변환이 종료되면 버스사용신호가 하이(High)로 된다. A/D 변환이 종료되어 트래킹 및 홀드부(22)는 트래킹(Tracking) 모드로 된다.
여기서, 인터럽트신호라인으로 마이크로프로세서의 인터럽트(Interrupt)로 사용할 수 있으며, 버스사용신호의 상승에지(Rising edge)에서 인터럽트신호, 칩선택신호, 데이타독출신호펄스가 제 2 도의 c 내지 e와 같이 로우(Low)가 되어 샘플링된 데이타가 차례로 아날로그/디지탈변환래치부(24)에 들어가 메모리에 저장된다.
한편, 디지탈 신호를 아날로그 신호로 변환하는 회로 동작은 제 3 도의 타이밍도와 같이 칩선택신호와 데이타전송신호에 의해 데이타 버스로부터 디지탈/아날로그변환레지스터부(27)에 데이타가 저장되어 디지탈/아날로그변환부(26)를 통해 아날로그 신호로 변환되어 출력되고, 데이타전송신호는 에지-트리거 입력이며, 데이타전송신호가 하강에지(Falling edge)에서 메모리에 저장된 데이타가 데이타버스를 통하여 디지탈/아날로그변환레지스터부(27)에 데이타가 전송된 후, 디지탈/아날로그변환부(26)에 의해 아날로그 신호로 변환되어 Vout로 출력된다.
그러나, 이와 같은 종래 컴퓨터 오디오의 디지탈 녹음 및 재생 회로는 아날로그입출력부가 미동작시에는 입력되는 오디오 신호를 출력할 수 없고, 오디오 입력단자가 모노 또는 스테레오의 1개로 여러가지의 오디오 신호원에 대한 디지탈 녹음시 불편한 문제점이 있었다.
본 발명은 이와 같은 문제점을 감안하여, 여러개의 입력되는 오디오 신호원에 대해 한개를 선택하여 녹음할 수 있고, 아날로그 입출력부가 미동작시에도 선택된 오디오 신호를 실시간(real time)으로 출력할 수 있는 컴퓨터 오디오의 디지탈 녹음 및 재생회로를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
본 발명 컴퓨터 오디오의 디지탈 녹음 및 재생회로는 제 4 도에 도시한 바와 같이, 입력되는 오디오신호(A1-A4)중 하나의 신호를 선택하여 출력하는 아날로그멀티플렉서(10)와, 이 아날로그멀티플렉서(10)에서 선택된 출력신호(Z)를 입력받아 녹음 및 재생하는 아날로그입출력부(40)와, 상기 아날로그멀티플렉서(10)의 출력신호(Z)와 아날로그입출력부(40)의 아날로그출력신호(DAC Out)가 입력되어 스위칭하는 아날로그스위칭부(20)와, 상기 아날로그스위칭부(20)의 출력신호 및 상기 아날로그멀티플렉서(10)의 출력신호를 제어하는 제1, 제 2 제어신호(Sø-S3)를 발생하는 제어논리부(30)로 구성한다.
상기 아날로그입출력부(40)는 입력된 아날로그 신호를 디지탈 신호로 변환하는 아날로그/디지탈변환부(41)와, 이 아날로그/디지탈변환부(41)에서 변환된 데이타를 녹음하며, 상기 녹음된 데이타 신호를 아날로그 신호로 변환하여 출력시키는 디지탈/아날로그변환부(42)와, 이 디지탈/아날로그변환부(42)의 출력신호 및 상기 아날로그/디지탈변환부(41)의 출력신호를 제어하는 제어논리부(43)로 구성한다.
제 5 도는 본 발명의 제어논리부에 대한 상세회로도로서 이에 도시한 바와 같이, 제 1 제어신호(Sø, S1)에 의해 4개의 오디오신호(A1-A4)중 한개의 신호를 선택하여 출력시키는 아날로그멀티플렉서(10)와, 제 2 제어신호(S2, S3)에 의해 상기 아날로그멀티플렉서(10)에서 출력된 오디오신호(Y1)와 디지탈/아날로그변환부(42)의 출력(Y2)중 하나를 선택하여 출력시키는 아날로그스위칭부(20)와, 피씨버스(PC Bus)로부터 어드레스(Aø-A9), 데이타(Dø-D3) 및 제어신호(, ALE, AEN)를 받아 상기 아날로그멀티플렉서(10)의 출력신호 및 아날로그스위칭부(20)의 출력신호를 제어하는 제1, 제 2 제어신호(Sø-S3)를 발생시키는 제어논리부(30)로 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저 아날로그입출력부(40)의 미동작시 동작을 살펴보면, 제어논리부(30)에서 출력되는 제 1 제어신호(Sø, S1)에 의해 아날로그멀티플렉서(10)에 입력되는 오디오신호(A1-A4)중 하나의 신호가 선택되어 아날로그스위칭부(20)의 입력핀(Y1)과 아날로그입출력부(40)의 아날로그/디지탈변환부(41)에 입력되며, 제어논리부(30)의 제 2 제어신호(S2, S3)에 의해 아날로그멀티플렉서(10)에서 선택된 오디오 신호를 출력한다.
상기 아날로그멀티플렉서(10)에 입력되는 제어논리부(30)의 제 1 제어신호(Sø, S1)의 제어논리는 제 6 도의 a에 도시한 바와 같이, S1=ø, Sø=ø일 경우 A1을 선택하고, S1=ø, Sø=1인 경우 A2를 선택하며, S1=1, Sø=0인 경우에는 A3를 선택하고, S1=1, Sø=1인 경우 A4를 선택하여 출력한다.
아날로그스위칭부(20)에 입력되는 오디오 신호는 상기 아날로그멀티플렉서(10)에서 선택되어 입력된 오디오 신호(Y1)와 아날로그입출력부(40)에서 출력된 오디오입력(Y2)이며, 제 6 도의 b에 도시한 바와 같이, 제어논리부(30)의 제 2 제어신호(S2, S3)에 의해 S2=1, S3=ø일 경우 아날로그멀티플렉서(10)로부터 입력된 오디오신호(Y1)를 출력하도록 하고, S2=ø, S3=1일 경우 아날로그입출력부(40)의 디지탈/아날로그변환부(42)로부터 입력된 오디오신호(Y2)를 출력한다.
이때 제어논리부(30)는 제 6 도의 a 및 b에서와 같은 출력 신호를 얻기 위한 제어신호(Sø-S3)는 팔(Programable Array Logic 이하 PAL이라 칭함)에 프로그램하였으며, 팔(PAL)의 입출력어드레스를 제 7 도의 c와 같이 23øh(1ø øø11 øøøø)라 정한다면 어드레스 23øh를 나타내기 위해서 10비트의 어드레스(A0-A9)가 필요하며, 제어신호(Sø-S3)에 대해 제 7 도의 d와 같은 데이타(Dø-D3) 값은 Dø은 Sø를, D1은 S1을, D2는 S2를, D3는 S3의 값을 나타내는데 사용한다.
예로써 입출력어드레스를 23øh라 하고,
Address=[A9, A8, A7, A6, A5, A4, A3, A2, A1, Aø]
Data=[D3, D2, D1, Dø]로 정의하면 논리방정식은 다음과 같다.
Sø=!ALE & !AEN & (Address==＾h23ø) & Dø & IOW # Sø &
![(Address==＾h23ø) & Dø & IOW] ;
S1=!ALE & !AEN & (Address==＾h23ø) & D1& IOW # S1&
![(Address==＾h23ø) & D1& IOW] ;
S2=!ALE & !AEN & (Address==＾h23ø) & D2& IOW # S2&
![(Address==＾h23ø) & D2& IOW] ;
S2=!ALE & !AEN & (Address==＾h23ø) & D3& IOW # S3&
![(Address==＾h23ø) & D3& IOW] ;
한예로써, S2신호를 "1"로 세팅하여 Y1신호를 출력시키기 위해서는 제 7 도의 a와 같이 어드레스래치인에이블(Address Latch Enable 이하 ALE라 칭함) 신호가 로우(Low) 상태로 되고, 다이렉트메모리어드레스(Direct Memory Address 이하 DMA라 칭함) 및 메모리리플레쉬(Meomory Reflesh) 기간을 피하기 위해 어드레스버스인에이블(Address bus ENable 이하 AEN이라 칭함) 신호가 로우(Low)로 되며, 제 7 도의 b와 같이 입출력전송신호가 로우(Low)로 된 상태에서 어드레스가 23øh를 나타내면 데이타(D2)값이 입력선택신호(S2)의 값이되어 D2=1일때 S2=1이 됨으로써, 아날로그스위칭부(20)에서는 아날로그멀티플렉서(10)로부터 입력된 신호(Y1)를 선택하여 출력시키고, 이 입력선택신호(S2)는 입출력전송 신호가 로우(Low)로 동작되고 어드레스가 23øh에서 데이타(D2)의 값이 "ø"일때까지 계속 유지한다.
한편, 디지탈 데이타의 재생시 동작을 살펴보면 아날로그입출력부(40)의 디지탈/아날로그변환부(42)로부터 출력된 아날로그오디오신호(DAC Out)가 아날로그스위칭부(20)의 입력핀(Y2)으로 입력되면 제 6 도의 b와 같이 제어논리부(30)의 제 2 제어신호(S2, S3)의 제어논리가 S2=ø, S3=1로 되어, 아날로그멀티플렉서(10)로부터 오디오신호(Z)가 입력되는 입력핀(Y1)은 단락되고, 디지탈/아날로그변환부(42)로부터 아날로그오디오신호(DAC Out)가 입력되는 입력핀(Y2)이 연결되어 상기 디지탈/아날로그변환부(42)로부터의 입력오디오를 출력시킨다.
이상에서 상세히 설명한 바와 같이 본 발명은, 컴퓨터 오디오에서 디지탈 녹음 및 재생하는데 있어서 녹음시 동시에 입력되는 여러가지 오디오 신호중에서 하나를 선택하여 녹음할 수 있고, 아날로그입출력부의 미동작시에도 입력된 오디오 신호를 출력할 수 있는 효과가 있다.

Claims (1)

  1. 입력되는 오디오신호(A1-A4)중 하나의 신호를 선택하여 출력하는 아날로그멀티플렉서(10)와, 상기 아날로그멀티플렉서(10)에서 선택된 출력신호(Z)를 입력받아 녹음 및 재생하는 아날로그입출력부(40)와, 상기 아날로그멀티플렉서(10)의 출력신호(Z)와 아날로그입출력부(40)의 아날로그출력신호(DAC Out)가 입력되어 스위칭하는 아날로그스위칭부(20)와, 상기 아날로그스위칭부(20)의 출력신호 및 상기 아날로그멀티플렉서(10)의 출력신호를 제어하는 제1, 제 2 제어신호(Sø-S3)를 발생하는 제어논리부(30)로 구성함을 특징으로 하는 컴퓨터 오디오의 디지탈 녹음 및 재생회로.
KR1019920014789A 1992-08-17 1992-08-17 컴퓨터 오디오의 디지탈 녹음 및 재생회로 KR940007584B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920014789A KR940007584B1 (ko) 1992-08-17 1992-08-17 컴퓨터 오디오의 디지탈 녹음 및 재생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014789A KR940007584B1 (ko) 1992-08-17 1992-08-17 컴퓨터 오디오의 디지탈 녹음 및 재생회로

Publications (2)

Publication Number Publication Date
KR940004607A KR940004607A (ko) 1994-03-15
KR940007584B1 true KR940007584B1 (ko) 1994-08-20

Family

ID=19338096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014789A KR940007584B1 (ko) 1992-08-17 1992-08-17 컴퓨터 오디오의 디지탈 녹음 및 재생회로

Country Status (1)

Country Link
KR (1) KR940007584B1 (ko)

Also Published As

Publication number Publication date
KR940004607A (ko) 1994-03-15

Similar Documents

Publication Publication Date Title
US5703584A (en) Analog data acquisition system
US4308585A (en) Electronic memory unit
KR940007584B1 (ko) 컴퓨터 오디오의 디지탈 녹음 및 재생회로
US4631697A (en) Signal controlled waveform recorder
JPH0652497B2 (ja) 信号記憶方法
US4953034A (en) Signal regeneration processor with function of dropout correction
JPH0774634A (ja) 波形記憶装置
JP2513314B2 (ja) マイクロコンピュ―タ
JPS6310447B2 (ko)
JPH067648Y2 (ja) 画像処理装置
SU1599892A1 (ru) Устройство дл записи-воспроизведени аналоговых сигналов
JPH051773Y2 (ko)
KR940003411Y1 (ko) 버스공유 데이타 기록장치
CA1244976A (en) Signal controlled waveform recorder
JP2888264B2 (ja) ピークサンプル出力回路
JPS6316972Y2 (ko)
KR890004805Y1 (ko) 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로
JPH0823764B2 (ja) 多チヤネルアナログ出力回路
JPS592967B2 (ja) デ−タ処理方式
KR910007512Y1 (ko) 다중 입력 데이터 획득회로
SU851461A1 (ru) Устройство дл магнитной записи иВОСпРОизВЕдЕНи цифРОВОй иНфОРМАции
JPH0237639B2 (ko)
SU1677648A1 (ru) Устройство дл цифровой регистрации формы периодических сигналов
JP2969623B2 (ja) ディジタル再生信号のピークレベル検出装置
SU1182572A2 (ru) Устройство дл цифровой магнитной записи и воспроизведени

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920817

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920817

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940729

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19941031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19941109

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19941109

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19970113

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19971229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19981221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20000728

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20010531

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20020726

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20030529

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20041022

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20050607

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20060627

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20060627

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee