JPH09168160A - デジタルコンバーゼンス補正装置 - Google Patents
デジタルコンバーゼンス補正装置Info
- Publication number
- JPH09168160A JPH09168160A JP32674495A JP32674495A JPH09168160A JP H09168160 A JPH09168160 A JP H09168160A JP 32674495 A JP32674495 A JP 32674495A JP 32674495 A JP32674495 A JP 32674495A JP H09168160 A JPH09168160 A JP H09168160A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- serial
- correction
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【課題】 部品の共用化と基板面積の縮小によるコスト
ダウンと、補正データの多ビット化による補正データ精
度を向上させることを目的とする。 【解決手段】 読み出しアドレス発生器２は水平及び垂
直偏向パルスより、画面上にアドレスを作り該アドレス
に従って補正データを補正データメモリ１より読み出
し、データラッチ６においてデータラッチパルス発生器
３からのラッチパルスに従って各々のデータに分解し、
更にパラレル／シリアル変換タイミング発生器４のタイ
ミングパルスに従ってシリアルデータとし、補正データ
は１本の信号ラインでシリアルＤ／Ａコンバータ８に送
られ、シリアルＤ／Ａコンバータ８はＤ／Ａコンバータ
タイミング発生器５の発生するタイミングパルスに従っ
て補正データをアナログ信号に変換し出力する。
ダウンと、補正データの多ビット化による補正データ精
度を向上させることを目的とする。 【解決手段】 読み出しアドレス発生器２は水平及び垂
直偏向パルスより、画面上にアドレスを作り該アドレス
に従って補正データを補正データメモリ１より読み出
し、データラッチ６においてデータラッチパルス発生器
３からのラッチパルスに従って各々のデータに分解し、
更にパラレル／シリアル変換タイミング発生器４のタイ
ミングパルスに従ってシリアルデータとし、補正データ
は１本の信号ラインでシリアルＤ／Ａコンバータ８に送
られ、シリアルＤ／Ａコンバータ８はＤ／Ａコンバータ
タイミング発生器５の発生するタイミングパルスに従っ
て補正データをアナログ信号に変換し出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば投射形カラ
ーテレビジョン受像器などにおいて、映像の色ずれ、い
わゆるコンバーゼンスずれの補正装置（国際特許分類Ｈ
０４Ｎ ９／２８）に関する。
ーテレビジョン受像器などにおいて、映像の色ずれ、い
わゆるコンバーゼンスずれの補正装置（国際特許分類Ｈ
０４Ｎ ９／２８）に関する。
【０００２】
【従来の技術】一般に３原色を発光する３本の投写管を
用いてスクリーンに拡大投写する投写形カラーテレビジ
ョン受像機においては、投写管のスクリーンに対する入
射角が各投写管で異なるためスクリーン上で色ずれが生
じる。
用いてスクリーンに拡大投写する投写形カラーテレビジ
ョン受像機においては、投写管のスクリーンに対する入
射角が各投写管で異なるためスクリーン上で色ずれが生
じる。
【０００３】これらの３原色の重ね合わせを実現するた
めに、例えば特開平３−２８５４８５号公報で提案され
ているような、いわゆるデジタルコンバーゼンス補正装
置を用いることが多い。
めに、例えば特開平３−２８５４８５号公報で提案され
ているような、いわゆるデジタルコンバーゼンス補正装
置を用いることが多い。
【０００４】デジタルコンバーゼンス補正装置は、水平
および垂直走査周期に同期させた調整点を設け、その各
調整点ごとのコンバーゼンス補正量のデータをデジタル
的に補正用メモリに書き込み、このデータを偏向パルス
に同期して読みだしＤ／Ａ変換し、コンバーゼンス補正
波形信号をつくり、コンバーゼンス補正を行っている。
および垂直走査周期に同期させた調整点を設け、その各
調整点ごとのコンバーゼンス補正量のデータをデジタル
的に補正用メモリに書き込み、このデータを偏向パルス
に同期して読みだしＤ／Ａ変換し、コンバーゼンス補正
波形信号をつくり、コンバーゼンス補正を行っている。
【０００５】この際、垂直方向については、補正点のデ
ータを用いて補正点間の走査線での補正データを演算に
より求めている。また、水平方向についてはアナログＬ
ＰＦ回路を用いて補正データを平滑している。
ータを用いて補正点間の走査線での補正データを演算に
より求めている。また、水平方向についてはアナログＬ
ＰＦ回路を用いて補正データを平滑している。
【０００６】このデジタルコンバーゼンス回路について
詳細に説明する。図４は従来のデジタルコンバーゼンス
補正装置のブロック構成図を示す。
詳細に説明する。図４は従来のデジタルコンバーゼンス
補正装置のブロック構成図を示す。
【０００７】図４において符号８は補正データ用メモ
リ、６、７は読み出しアドレス発生器、９はマルチプレ
クサ、１８は６ｃｈＭＰＸパルス発生器、３０は６ｃｈ
Ｓ／Ｈパルス発生器、２１〜２６はサンプル／ホールド
装置、１０はパラレルＤ／Ａコンバータである。
リ、６、７は読み出しアドレス発生器、９はマルチプレ
クサ、１８は６ｃｈＭＰＸパルス発生器、３０は６ｃｈ
Ｓ／Ｈパルス発生器、２１〜２６はサンプル／ホールド
装置、１０はパラレルＤ／Ａコンバータである。
【０００８】以下、図４に従い補正データ出力の動作に
ついて説明する。読み出しアドレス発生器６、７は水平
及び垂直偏向パルスより、画面上にアドレスを作り出
し、そのアドレスに従って補正データを補正データメモ
リ８より読み出す。このデータはＲＧＢ３色の各々水平
垂直成分のデータなので、６ｃｈＭＰＸパルス発生器１
８のパルスに従ってマルチプレクサ９において時分割多
重し、各々をＤ／Ａコンバータ１０にてアナログ信号に
変換する。この信号は時分割されたデータであるので、
Ｓ／Ｈ２１〜２６において６ｃｈＳ／Ｈパルス発生器３
０からのパルスに従って各々のデータに分解され、各ｃ
ｈのアナログ信号とした後、増幅し補正波形を出力す
る。
ついて説明する。読み出しアドレス発生器６、７は水平
及び垂直偏向パルスより、画面上にアドレスを作り出
し、そのアドレスに従って補正データを補正データメモ
リ８より読み出す。このデータはＲＧＢ３色の各々水平
垂直成分のデータなので、６ｃｈＭＰＸパルス発生器１
８のパルスに従ってマルチプレクサ９において時分割多
重し、各々をＤ／Ａコンバータ１０にてアナログ信号に
変換する。この信号は時分割されたデータであるので、
Ｓ／Ｈ２１〜２６において６ｃｈＳ／Ｈパルス発生器３
０からのパルスに従って各々のデータに分解され、各ｃ
ｈのアナログ信号とした後、増幅し補正波形を出力す
る。
【０００９】
【発明が解決しようとする課題】しかしながら上記構成
におけるデータ出力回路では、元々、パルス発生器とサ
ンプルホールド回路間のパルス信号線が多い。
におけるデータ出力回路では、元々、パルス発生器とサ
ンプルホールド回路間のパルス信号線が多い。
【００１０】更に、補正データ精度を向上させるために
補正データのビット長を大きくしようとするとメモリー
とマルチプレクサ間、及びマルチプレクサとパラレルＤ
／Ａコンバーター間の信号ラインの本数が非常に多くな
ってしまう。
補正データのビット長を大きくしようとするとメモリー
とマルチプレクサ間、及びマルチプレクサとパラレルＤ
／Ａコンバーター間の信号ラインの本数が非常に多くな
ってしまう。
【００１１】その結果、基板面積の増大を招くという欠
点があった。また、多ビット構成のパラレルＤ／Ａコン
バータは用途が限られるため、単価が非常に高く、回路
として高コストになるという課題を有していた。
点があった。また、多ビット構成のパラレルＤ／Ａコン
バータは用途が限られるため、単価が非常に高く、回路
として高コストになるという課題を有していた。
【００１２】本発明は上述の欠点に鑑み、部品の共用化
と基板面積の縮小によるコストダウンと、補正データの
多ビット化による補正データ精度を向上させることを目
的とする。
と基板面積の縮小によるコストダウンと、補正データの
多ビット化による補正データ精度を向上させることを目
的とする。
【００１３】
【課題を解決するための手段】上記問題を解決するため
に本発明は、補正データを１６ビット化すると共に、デ
ータラッチの後段にパラレル／シリアル変換器をもう
け、更にＤ／Ａコンバータに１６ビット長のシリアルＤ
／Ａコンバータを備えた構成としている。
に本発明は、補正データを１６ビット化すると共に、デ
ータラッチの後段にパラレル／シリアル変換器をもう
け、更にＤ／Ａコンバータに１６ビット長のシリアルＤ
／Ａコンバータを備えた構成としている。
【００１４】
【発明の実施の形態】本発明の請求項１に記載の発明
は、デジタルデータを用いてコンバーゼンス補正波形を
出力する構成のデジタルコンバーゼンス補正装置におい
て、補正データの出力回路にてデータをパラレル／シリ
アル変換器によってシリアルデータとし、シリアルのＤ
／Ａコンバータによってアナログ補正波形に変換するこ
とを特徴とするデジタルコンバーゼンス補正装置とした
ものであり、コンバーゼンス補正精度の向上と、基板面
積の削減という作用を有する。
は、デジタルデータを用いてコンバーゼンス補正波形を
出力する構成のデジタルコンバーゼンス補正装置におい
て、補正データの出力回路にてデータをパラレル／シリ
アル変換器によってシリアルデータとし、シリアルのＤ
／Ａコンバータによってアナログ補正波形に変換するこ
とを特徴とするデジタルコンバーゼンス補正装置とした
ものであり、コンバーゼンス補正精度の向上と、基板面
積の削減という作用を有する。
【００１５】つぎに請求項２に記載の発明は、シリアル
Ｄ／Ａコンバータに２ｃｈ仕様のＤ／Ａコンバータを使
用し、２本の信号ラインによって補正データを転送する
ことを特徴とする請求項１に記載のデジタルコンバーゼ
ンス補正装置としたものであり、コンバーゼンス補正精
度の向上と、基板面積の削減という作用を有する。
Ｄ／Ａコンバータに２ｃｈ仕様のＤ／Ａコンバータを使
用し、２本の信号ラインによって補正データを転送する
ことを特徴とする請求項１に記載のデジタルコンバーゼ
ンス補正装置としたものであり、コンバーゼンス補正精
度の向上と、基板面積の削減という作用を有する。
【００１６】つぎに請求項３に記載の発明は、シリアル
Ｄ／Ａコンバータに２ｃｈ仕様のＤ／Ａコンバータを使
用し、１本の信号ラインによって補正データを転送する
ことを特徴とする請求項１に記載のデジタルコンバーゼ
ンス補正装置としたものであり、コンバーゼンス補正精
度の向上と、基板面積の削減という作用を有する。
Ｄ／Ａコンバータに２ｃｈ仕様のＤ／Ａコンバータを使
用し、１本の信号ラインによって補正データを転送する
ことを特徴とする請求項１に記載のデジタルコンバーゼ
ンス補正装置としたものであり、コンバーゼンス補正精
度の向上と、基板面積の削減という作用を有する。
【００１７】以下、本発明の実施の形態について図１か
ら図３を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
デジタルコンバーゼンス補正装置のブロック構成図を示
す。図１において、符号４はパラレル／シリアル変換タ
イミング発生器、７はパラレル／シリアル変換器、８は
シリアルＤ／Ａコンバータである。この回路において、
読み出しアドレス発生器２は水平及び垂直偏向パルスよ
り、画面上にアドレスを作り出し、そのアドレスに従っ
て補正データを補正データメモリ１より読み出す。
ら図３を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
デジタルコンバーゼンス補正装置のブロック構成図を示
す。図１において、符号４はパラレル／シリアル変換タ
イミング発生器、７はパラレル／シリアル変換器、８は
シリアルＤ／Ａコンバータである。この回路において、
読み出しアドレス発生器２は水平及び垂直偏向パルスよ
り、画面上にアドレスを作り出し、そのアドレスに従っ
て補正データを補正データメモリ１より読み出す。
【００１８】このデータはＲＧＢ３色の各々水平垂直成
分のデータであるので、データラッチ６においてデータ
ラッチパルス発生器３からのラッチパルスに従って各々
のデータに分解される。
分のデータであるので、データラッチ６においてデータ
ラッチパルス発生器３からのラッチパルスに従って各々
のデータに分解される。
【００１９】更に、そのデータをパラレル／シリアル変
換タイミング発生器４のタイミングパルスに従ってシリ
アルデータとし、補正データは１本の信号ラインでシリ
アルＤ／Ａコンバータ８に送られる。シリアルＤ／Ａコ
ンバータ８はＤ／Ａコンバータタイミング発生器５の発
生するタイミングパルスに従って補正データをアナログ
信号に変換し出力する。
換タイミング発生器４のタイミングパルスに従ってシリ
アルデータとし、補正データは１本の信号ラインでシリ
アルＤ／Ａコンバータ８に送られる。シリアルＤ／Ａコ
ンバータ８はＤ／Ａコンバータタイミング発生器５の発
生するタイミングパルスに従って補正データをアナログ
信号に変換し出力する。
【００２０】（実施の形態２）図２は、図１におけるデ
ータラッチ６以降の変更回路部のブロック構成図を示
す。図２において、符号９は２ｃｈシリアルＤ／Ａコン
バータである。データラッチ６より出力される補正デー
タをパラレル／シリアル変換器７によってシリアルデー
タとし、２チャンネル分の補正データは２本の信号ライ
ンで２ｃｈシリアルＤ／Ａコンバータ９に送られる。シ
リアルＤ／Ａコンバータ８は補正データをアナログ信号
に変換し出力する。
ータラッチ６以降の変更回路部のブロック構成図を示
す。図２において、符号９は２ｃｈシリアルＤ／Ａコン
バータである。データラッチ６より出力される補正デー
タをパラレル／シリアル変換器７によってシリアルデー
タとし、２チャンネル分の補正データは２本の信号ライ
ンで２ｃｈシリアルＤ／Ａコンバータ９に送られる。シ
リアルＤ／Ａコンバータ８は補正データをアナログ信号
に変換し出力する。
【００２１】（実施の形態３）図３は、図１におけるデ
ータラッチ６以降の変更回路部のブロック構成図を示
す。図３において、符号１０は２ｃｈシリアル／パラレ
ル変換器、１１は２ｃｈシリアルＤ／Ａコンバータであ
る。
ータラッチ６以降の変更回路部のブロック構成図を示
す。図３において、符号１０は２ｃｈシリアル／パラレ
ル変換器、１１は２ｃｈシリアルＤ／Ａコンバータであ
る。
【００２２】データラッチ６より出力される補正データ
を２ｃｈパラレル／シリアル変換器１０によって２ｃｈ
シリアルデータとし、２チャンネル分の補正データは１
本の信号ラインで２ｃｈシリアルＤ／Ａコンバータ１１
に送られる。シリアルＤ／Ａコンバータ８は補正データ
をアナログ信号に変換し出力する。
を２ｃｈパラレル／シリアル変換器１０によって２ｃｈ
シリアルデータとし、２チャンネル分の補正データは１
本の信号ラインで２ｃｈシリアルＤ／Ａコンバータ１１
に送られる。シリアルＤ／Ａコンバータ８は補正データ
をアナログ信号に変換し出力する。
【００２３】
【発明の効果】本発明によれば、上記手段においてＬＳ
Ｉ内にてデータ転送信号ラインが、各補正チャンネルご
とに１本となり、ＬＳＩとＤ／Ａコンバータ間の信号ラ
インの削減を図ることができるため、基板面積が縮小さ
れる。
Ｉ内にてデータ転送信号ラインが、各補正チャンネルご
とに１本となり、ＬＳＩとＤ／Ａコンバータ間の信号ラ
インの削減を図ることができるため、基板面積が縮小さ
れる。
【００２４】また、１６ビットのシリアルＤ／Ａコンバ
ータはＣＤプレーヤ等デジタルオーディオ機器に多数使
用されているため安価であり、部品の共用化によるコス
トダウンを図ることが出来る。
ータはＣＤプレーヤ等デジタルオーディオ機器に多数使
用されているため安価であり、部品の共用化によるコス
トダウンを図ることが出来る。
【００２５】また、補正データ長も１２ビットパラレル
Ｄ／Ａコンバータに代えて１６ビットシリアルＤ／Ａコ
ンバータを使用することにより多ビット化することが出
来、補正精度の向上を図ることが出来る。
Ｄ／Ａコンバータに代えて１６ビットシリアルＤ／Ａコ
ンバータを使用することにより多ビット化することが出
来、補正精度の向上を図ることが出来る。
【図１】本発明の一実施の形態におけるデジタルコンバ
ーゼンス補正装置のブロック構成図
ーゼンス補正装置のブロック構成図
【図２】図１におけるデータラッチ６以降の変更回路部
のブロック構成図
のブロック構成図
【図３】図１におけるデータラッチ６以降の変更回路部
のブロック構成図
のブロック構成図
【図４】従来のデジタルコンバーゼンス補正装置のブロ
ック構成図
ック構成図
１ 補正データメモリ ２ 読み出しアドレス発生器 ３ データラッチパルス発生器 ４ パラレル／シリアル変換タイミング発生器 ５ Ｄ／Ａタイミング発生器 ６ データラッチ ７ パラレル／シリアル変換器 ８ シリアルＤ／Ａコンバータ ９ ２ｃｈシリアルＤ／Ａコンバータ １０ パラレル／シリアル変換器 １１ ２ｃｈシリアルＤ／Ａコンバータ
Claims (3)
- 【請求項１】 補正データの出力回路にてデータをパラ
レル／シリアル変換器によってシリアルデータとし、シ
リアルのＤ／Ａコンバータによってアナログ補正波形に
変換することを特徴とするデジタルコンバーゼンス補正
装置。 - 【請求項２】 シリアルＤ／Ａコンバータに２ｃｈ仕様
のＤ／Ａコンバータを使用し、２本の信号ラインによっ
て補正データを転送することを特徴とする請求項１に記
載のデジタルコンバーゼンス補正装置。 - 【請求項３】 シリアルＤ／Ａコンバータに２ｃｈ仕様
のＤ／Ａコンバータを使用し、１本の信号ラインによっ
て補正データを転送することを特徴とする請求項１に記
載のデジタルコンバーゼンス補正装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32674495A JPH09168160A (ja) | 1995-12-15 | 1995-12-15 | デジタルコンバーゼンス補正装置 |
| US08/757,690 US5969655A (en) | 1995-12-15 | 1996-12-03 | Digital convergence correction device outputting an analog correction signal |
| CN96123231.5A CN1100444C (zh) | 1995-12-15 | 1996-12-13 | 数字会聚校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32674495A JPH09168160A (ja) | 1995-12-15 | 1995-12-15 | デジタルコンバーゼンス補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09168160A true JPH09168160A (ja) | 1997-06-24 |
Family
ID=18191199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32674495A Pending JPH09168160A (ja) | 1995-12-15 | 1995-12-15 | デジタルコンバーゼンス補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09168160A (ja) |
-
1995
- 1995-12-15 JP JP32674495A patent/JPH09168160A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2073996A (en) | Two-dimensional interpolation of spatial and shading corrections to tv image | |
| US6492983B2 (en) | Video signal display system | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| KR950003031B1 (ko) | Tv수상기의 영상신호 보상장치 | |
| JPH09168160A (ja) | デジタルコンバーゼンス補正装置 | |
| US5969655A (en) | Digital convergence correction device outputting an analog correction signal | |
| JP3465460B2 (ja) | デジタルコンバーゼンス補正装置 | |
| JP2741940B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| JPH1066098A (ja) | デジタルコンバーゼンス補正装置 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JP4583612B2 (ja) | 超音波診断装置 | |
| JP2621764B2 (ja) | 映像信号合成装置 | |
| JP3020955B2 (ja) | 画像処理装置 | |
| JPS6113767A (ja) | 画素密度変換回路 | |
| JP3398087B2 (ja) | サンプル＆ホールドパルスの位相調整方法および位相調整装置 | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPH07306755A (ja) | 多点信号測定装置 | |
| JPH03259686A (ja) | フレーム画像生成装置 | |
| JPH0448872A (ja) | デジタル階調信号の間引き回路 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPH0530377A (ja) | ハイビジヨン映像信号生成回路 | |
| JPS63209392A (ja) | 映像処理装置 | |
| JPS61179619A (ja) | 信号変換器 |