JPS6113767A - 画素密度変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像入力装置等に用いられる画素密度変換回
路であって、低画素密度で読み取った画像データに基づ
いて高画素密度の画像データを作成する画素密度変換回
路に関するものである。

〔従来の技（（、ｊと問題点〕

第６１２１１は一般的な画像入力装置の概念図を示す。

画像入力装置により画像を読み取る場合には、例えば原
稿２０からの反射光をミラー２１およびレンズ２２を経
て、ＣＯＤ等によるイメージセンサ２３で受け、光の強
弱を電気的信号に変えるようにされる。こうしで入力さ
れた画像データの画素　　　　　　　　　　　−゛密度
は、機械的走査速度および電気的信号のサンプリング速
度に依存する。この画素密度は、いわば画像データ量に
関係し、例えば画像データを遠晒地に伝送する場合やプ
リンタにそのイメージを出力する場合等には、その伝送
装置またはプリンタ等の固有の画素密度に対応している
ことが望まれる。

従来の画像入力装置では、読み取り画素密度が、例えば
２００ｄｐｉ（ｄｏｔｓ　ｐｅｒ　１ｎｃｈ）、　　２
４０ｄｐｉ、　３００ｃｌｐｉ等と可変で読み取るよう
にするときには、２００ｄｐｉ用、２４０ｄｐｉ用、３
００ｄｐｉ用とそれぞれ専用の読み取り部を設けるよう
にされていた。即ち、機械的走査速度は例えば第６図図
示ミラー２１およびレンズ２２等を駆動するモーターの
スピードを切り替えるようにし、主走査方向については
、イメージセンサ２３を読み取り画素密度に対応させて
複数種類用意することなどにより一　　　対処するよう
にされていた。そのため装置は大型（１ｓＬ、コストも
それに従って高くなるという問題があった。

画素密度を例えば定数倍の関係にある画素密度に変換す
る場合には、サンプリングしたデータを間引くことなど
により比較的容易に実現することができるが、−ｉ的な
密度関係に従って高密度化することは容易ではない。

〔問題点を解決するための手段〕

本発明は上記問題点の解決を図り、低画素密度で読み取
った画像データをリアルタイムで高密度の画像データに
変換する回路を提供するため、次の手段を備えている。

即ち、本発明の画素密度変換回路は、イメージセンサか
らのアナログビデオ信号を多階調デジタル信号に変換す
るアナログ／デジタル変換器と、該アナログ／デジタル
変換器からの出力を遅延させるレジスタ群と、該レジス
タ群から隣接した複数のビデオ信号を入力とし新たに画
像データを複数個発生させる画像データ作成回路と、該
画像データ作成回路の出力を入力ビデオ信号の転送速度
よりも大なる速度でサンプリングを行いより高い画素密
度のビデオ信号を生成する回路とを備えたことを特徴と
している。以下、図面を参照しつつ、実施例に従って説
明する。

〔実施例〕

第１図は本発明の一実施例構成、第２図は画素密度変換
の概念を説明するための図、第３図は画像データ作成回
路の入出力データを表す図、第４図は切替信号発生回路
の詳細な回路例、第５図は第１図図示実施例の動作を説
明するためのタイムチャー１・を示す。

第１図に図示した本発明の詳細な説明するに先立ち、第
１図図示実施例による画素密度変換の概念を第２図に従
って説明する。

第２図は、２４０ｄρｌの画素密度から３００ａｐｌの
画素密度へ変換する場合における変換前の画素データ列
と変換後の画素データ列とを示している。例えば２４０
ｄｐｉで読み取った多階調の画像データに基づいて、３
００ｄｐｉ　の信号レートで変換ビデオ信号を作成する
場合、４対５の関係にあるので、４つの画素データＡ、
Ｂ、Ｃ，Ｄから５つの画素データを作成する必要がある
。サンプリング位置の関係は、第２図かられかるように
、はぼ一致がとれる画素（Ａ−Ｄ）、２つの画素（Δ・
ＢまたはＣ−Ｄ）にまたがるもの、２つの画素（Ｂ　−
Ｃ）に半分づつまたがるものの３種となる。

このうち、はぼ一致がとれる画素に対しでは、２４０ｄ
ｐｉ　のデータをそのまま３００ｄｐｉ　のデータとし
て使用する。また半分づつにまたがる画素に対しては、
その平均を３００ｄｐｉ　の画素データとする。他の偏
ってまたがる画素データは、猜接する３個の画素データ
に基づき、例えば次式で表される関係の値Ｘ、、Ｘ２　
とする。

Ｘ、＝　１．５Ｂ−０，４Ａ−０，１Ｃｘｚ　　＝　　
１．５Ｃ−０，４Ｄ−０，１Ｂなお、Ｘ　１．　Ｘ　２
は必ずこの値でなければならないねりではなく、実験デ
ータなどによる経験則によって、任意に変換式を定めて
よい。実験によれば、上記変換式の場合に良好な結果が
得られている。

第１図において、符号１は図示省略したイメージセンサ
からの入力ビデオ信号を多階調デジタル信号に変換する
アナログ／デジタル変換器、２ないし４はアナログ／デ
ジタル変換Ｈ１がらの出力をそれぞれラッチし遅延させ
るレンスク、５は隣接するｉリリ像デークＹ、、Ｙ、、
Ｙ、に基づいて新たな画像データＺ１．Ｚｚを作成する
画像データ作成回路−６番よ画像データ作成回路５の出
力を入力ビデオ信号の速度よりも高速にサンプリングす
るサンプリング回路、７および９はＤタイプのフリップ
フロップ、８は画像データ作成回路５かろの出力画像デ
ータを切り替えるマルチプレクサ、１Ｇはサンプリング
回路６へ供給する信号を発生する切替信号発生回路を表
す。

例えば２４０ｄｐｉ　の画素密度をもったビデオ信号は
、アナログ／デジタル変換器１により、白レベルを基準
とした４ビツト階調のデジタルビデオ信号に変換される
。アナログ／デジタル変換器１の出力は、２４０ビデオ
クロンクに同期してレジスタ２へ取り込まれ、また、レ
ジスタ２のデータはレジスタ３へ、レジスタ３のデータ
はレジスタ４へそれぞれ取り込まれて遅延を受ける。そ
して、隣接した画像データＹ、、Ｙ、、Ｙ３が画像デー
タ作成回路５に入力される。画像データ作成回路５には
、他に２４０ビデオクロツクに同期した４相（０，１，
２，３）のいずれかを示す２ビツトの信号が入力される
。

画像データ作成回路５は、例えば１６ＫＢの読み取り専
用メモリ　（ＲＯＭ）で構成される。そして１４ビツト
の入力信号をアドレスとして、４ビツト２組からなる画
像データＺ、、Ｚ２を出力する。

第３図は画像データ作成回路５の入力と出力との関係を
示している。例えば画像データＹ　＋　、　Ｙ　ｚ。

Ｙ３が、それぞれ第２図で示した画素の値Ｂ、Ａ。

Ｄに対応しているときを第１フエーズとすると、そあと
きの出力である画像データＺ＋、Ｚｚが、それぞれ値Ｘ
、、Ａとなるように画像データ作成回路５のＲＯＭ上に
予めデータが格納され記憶されている。ここで値Ｘ１は
、もちろん第゛２図で説明した変換式を用いて予め定め
られているものである。

第１フエーズにおいては、出力は無視されるので、第１
フエーズに関連するアドレスには、どのような内容のデ
ータが記憶されていてもよい。第２フエーズにおいては
、フェーズ番号の「２」と値り。

Ｃ，Ｂとによって定まるＲＯＭのアドレスに、第２図で
説明した変換式によって定まるＸ２と値（Ｂ＋Ｃ）／２
とのそれぞれイビットのデータが記憶されており、それ
が出力画像データ２１．２２とされる。同様に第３フエ
ーズでは、出力画像データＺ２として入力画像データＹ
２の値りが出力されるようになっている。

画像データ作成回路５の出力は、サンプリング回路６に
供給され、高解像度とするためのサンプリングが行われ
る。画像データＺ１は、３００ビデオクロツクに同期し
てフリップフロップ７にランチされ、画像データＺ２は
マルチプレクサ８に供給される。マルチプレクサ８は、
切替信号発生回路１０から供給されるＭＰＸ切替信号に
基づいて、フリップフロップ７からの出力または画像デ
ータ作成回路５のＭＳＢ側の出力のいずれかを選択して
出力する。この出力画像データは、フリップフロップ９
を介して３００ビデオクロツクに同期して出力される。

第４図は切替信号発生回路１０の具体的な構成例を示し
ている。切替信号発生回路１０は、イメージセンサのラ
スク開始信号スキャンスタートをトリガとし、例えば１
０ＭＨｚクロックおよび２４０ビデオクロフクの信号に
基づいて３００ビデオクロツクおよびＭＰＸ切替信号を
出力する。

カウンタ１１は、スキャンスタートをトリガとし２４０
ビデオクロツクに同期して４クロツクに対しｌクロック
の信号を発生さセるカウンタである。この出力パルスは
、アンド回路】２を経で送出され、フリップフロップ１
３．１４により１０ＭＨｚのクロックでサンプリングさ
れ、アンド回路１５によりＩｏｎｓ幅のクロックパルス
とされる。

アンド回路１５の出力パルスＲ３Ｔは、７２０進カウン
タ■Ｇのクリア端子に導かれる。カウンタ１６は、この
クリアパルスが入力されてから１０ＭＨｚの周期でカウ
ントアンプを続ける。カウンタ１６の出力はＲＯＭ１７
に接続されており、ＲＯＭ　Ｉ　７では、１０ビツトの
カウント値を入力として、７２値だけカウントアンプす
ると”１′および０”を繰り返す出力を発生する。また
、１４４僅のカウントアンプにより“１′および°０”
を繰り返す出力も発生する。即ち、ＲＯＭ１７には、カ
ウンタ１７の出力をアドレスとする位置に予めカウント
値に対応した上記°１”および”０”のパターンが格納
されている。ＲＯＭ１７は、例えばＩＫのＲＯＭを２個
用いて構成できる。ＲＯＭ１７の出力は、フリップフロ
ップ１８により１０Ｍ１ｌｚのクロックでサンプリング
、され、その出力は、第１図図示すンプリング回路６へ
の３００ビデオクロツクおよびＭ　Ｐ　Ｘ切替信号とさ
れる。

なお、ＲＯＭ１７の出力は、４５ｎｓ程度の遅れである
。

第５図は、第１図および第４図の回路動作に関連するタ
イムチャートである。第４図に図示した切替信号発生回
路により３００ビデオクロツクおよびＭＰＸ切替信号が
得られ、この信号に基づいて第１図図示画像データ作成
回路５の出力を切り替えつつサンプリングし、３００ビ
デオクロツクに同期させて新たな画像データが出力され
る。なお、２４０ビデオクロツクは１．８μｓの周期で
発生され、画像データ作成回路５として用いられるＲＯ
Ｍは、ビデオ入力時よりも２００ｎｓ程遅れで出力を発
生する。

以上のように２４０ｄｐｉでサンプリングしたビデオ信
号から３００ｄｐｉのビデオ信号を電気回路で作成する
ことにより、１つの読み取りユニットでもって画素密度
の違うビデオ信号を得ることができる。なお、原稿の副
走査方向の送りに対する切り替えは、イメージセンサが
載置される走査系の送りスピードを２４０ｄｐｉ　／　
３００ｄｐｉ　でそれぞれ変化さ−けることにより行う
。この走査スピードは、例えばパルスモータへのパルス
数を変更することで簡単に変更することができる。

上記実施例においては、２４０ｄｐｉから３００ｄｐｉ
への変換の例をとりあげたが、画像データ作成回路５に
記憶するデータやサンプリング回路６へ供給するサンプ
リングのクロック等を変更することにより、他の画素密
度の変換についても同様な構成でもって実現することが
できる。また、４ビット階調に限らず、他の階調数の場
合にも同様に適用できることは言うまでもない。

〔発明の効果〕

以上説明した如く、本発明によれば、低画素密度でサン
プリングした画像を、隣接画素を観測して、より高密度
の画像へ変換することができるようになり、１つ読み取
りユニットでもって複数種部の画素密度に対応するビデ
オ信号を得ることができるようになるので、画像入力装
置等の小型化や低価格化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例構成、第２図は画素密度変換
の概念を説明するための図、第３図は画像データ作成回
路の入出力データを表す図、第４閣は切替信号発生回路
の詳細な回路例、第５図は第１図図示実施例の動作を説
明するためのタイムチャート、第６図は一般的な画像入
力Ｗｉｉ１２の４Ｑ念図を示す。 図中、１はアナログ／デジタル変換器、２ないし４はレ
ジスフ、５は画像データ作成回路、６はサンプリング回
路、７および９はフリップフロップ、８はマルチプレク
サ、１０は切替信号発生回路を表す、 特許出願人　　　富士通株式会社 代理人弁理士　　森１）寛（外１名） 八　　鴫む ｌ　　さ− Ｑ　　　　ｇ７ｒ にｂ 第　２図 第３［２］ 第　４１２１

Claims (1)

【特許請求の範囲】
1. 　イメージセンサからのアナログビデオ信号を多階調デ
   ジタル信号に変換するアナログ／デジタル変換器と、該
   アナログ／デジタル変換器からの出力を遅延させるレジ
   スタ群と、該レジスタ群から隣接した複数のビデオ信号
   を入力とし新たに画像データを複数個発生させる画像デ
   ータ作成回路と、該画像データ作成回路の出力を入力ビ
   デオ信号の転送速度よりも大なる速度でサンプリングを
   行いより高い画素密度のビデオ信号を生成する回路とを
   備えたことを特徴とする画素密度変換回路。