JPH089143A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】撮像素子の画素数で規定される最高分解能より
も低い分解能として選択的に一層の画像読取高速化を図
ることのできる画像読取装置を提供する。 【構成】本装置は、奇偶数画素判別手段（６１，６２）
と，奇偶数ライン分判別手段（６３，６４）と，デジタ
ル変換交互切替制御手段（６５，６６，６７）とを設
け、同一ライン（例えば、奇数ライン）中では一方画素
（例えば、奇数画素）で読取ったアナログ画像データＩ
Ｍａのみをデジタル画像データＩＭｄに変換し他方画素
（偶数画素）については変換しないとともに、他のライ
ン（偶数ライン）に変化した場合には他方画素で読取っ
たアナログ画像データＩＭａのみをデジタル画像データ
ＩＭｄに変換し一方画素については変換しないでかつこ
のデジタル変換交互切替えを繰返すことが可能に構成さ
れている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主走査方向に配列され
た多数の画素からなる撮像素子を副走査方向にラインご
とに移動させつつ読取ったアナログ画像データをサンプ
ルホールドするとともにデジタル画像データに変換して
出力可能に構成された画像読取装置に関する。

【０００２】

【従来の技術】図７において、本体１には撮像素子１０
を有する読取ユニット３が副走査方向Ｙに往復移動され
ている。画像読取動作中は１ラインずつ移動される。撮
像素子１０は、主走査方向Ｘに配設された多数の画素
（光電変換素子）からなる。

【０００３】かかる画像読取装置では、撮像素子１０を
副走査方向Ｙにラインごとに移動させつつ読取ったアナ
ログ画像データをサンプルホールドするとともにデジタ
ル画像データに変換して出力可能に構成されている。

【０００４】すなわち、図８，図９に示す如く、撮像素
子（ＣＣＤ）１０をあるラインに停止させた場合にシフ
トパルスＳＨを用いて各画素を順番に切替え、かつ転送
パルスφ（φ１，φ２）を用いて各画素ごとに対応され
たアナログシフトレジスタをシフトさせつつ読取ったア
ナログ画像データ（信号）ＩＭａを出力させる。このア
ナログ画像データＩＭａは、サンプルホールド回路２１
においてサンプルクロックＳＰを用いてサンプルホール
ドされ、サンプルホールド信号ＩＭｓｐとなり、引続き
Ａ／Ｄ変換器３０において変換クロックＡｄに基づきデ
ジタル画像データＩＭｄに変換されて出力される。

【０００５】ここに、撮像素子１０の１インチ当りの画
素数が例えば３００の場合、読取画像の分解能は３００
ＤＰＩとなる。したがって、その画素数を増大させるこ
となく分解能を高めるものとして、画素拡大機能を設け
る場合も多い。この画素拡大機能は、各画素間の画像デ
ータを用いて演算した演算画像データを出力する擬制画
素が存在するように擬制して上記３００ＤＰＩに対して
６００ＤＰＩの分解能で画像を読取ることができるよう
にする機能である。

【０００６】しかし、この画素拡大機能は、データ平均
化演算時間等が比較的長いので、画像読取りの一層の高
速化を妨げる要因となる。例えば、図７に２点鎖線で囲
んだ読取原稿Ｐ中の特定部分画像Ｐ１を読取る場合、読
取原稿Ｐの全面を比較的低速な例えば上記６００ＤＰＩ
で最初から高分解能読取りしていたのでは、無駄時間が
多く結果として読取遅速化を招く。

【０００７】そこで、プレビュー機能を働かせ、全面
（Ｐ）を例えば上記３００ＤＰＩで比較的高速で読取ら
せ、全体画像を把握してから当該特定部分画像Ｐ１に撮
像素子１０を迅速に移動可能とする。そして、このプレ
ビューの後に、特定部分画像Ｐ１を高分解能（６００Ｄ
ＰＩ）で読取りする。その余の画像は読取りを行わな
い。かくすれば、特定部分画像Ｐ１のみを高分解能でか
つ高速に読取りすることができる。

【０００８】

【発明が解決しようとする課題】しかしながら、高分解
能読取りおよび読取高速化の要求は一段と高まってい
る。したがって、撮像素子１０の副走査方向Ｙへの移動
速度を高めたり、サンプルホールド回路２１やＡ／Ｄ変
換器３０の処理速度をより高速化する等の策を講じてい
るが、装置の小型軽量化や低コスト化の点から一定の限
界がある。

【０００９】一方において、高分解能読取りを前提とす
るものの、読取画像の利用面あるいは運用面の点から、
一時的には例え分解能を多少低下させても一層の高速読
取りをさせたいとの要求も強い。上記プレビュー機能に
ついても、この種要求の一つと考えられる。

【００１０】さらに、本装置がデータ通信回線で接続さ
れた上位機器によって読取開始・停止制御や読取画像の
受信処理制御が成されるシステムでは、上位機器側の処
理速度や処理能力の点から、より高速に処理を終了させ
たいとの指令を受ける場合も多い。

【００１１】本発明の目的は、撮像素子の画素数で規定
される最高分解能よりも分解能を下げかつ選択的に一層
の画像読取高速化を図ることのできる画像読取装置を提
供することにある。

【００１２】

【課題を解決するための手段】本発明に係る画像読取装
置は、主走査方向に配列された多数の画素からなる撮像
素子を副走査方向にラインごとに移動させつつ読取った
アナログ画像データをサンプルホールドするとともにデ
ジタル画像データに変換して出力可能に構成された画像
読取装置において、前記撮像素子の読取ろうとする各画
素が奇数画素であるか偶数画素であるかを判別する奇偶
数画素判別手段と、前記撮像素子で読取ろうとするアナ
ログ画像データが奇数ライン分であるのか偶数ライン分
であるのかを判別する奇偶数ライン分判別手段と、前記
撮像素子で読取ったアナログ画像データのうち該奇偶数
画素判別手段で判別された奇数画素および偶数画素のい
ずれか一方の画素についてのアナログ画像データを前記
デジタル画像データに変換可能かつ該奇偶数ライン分判
別手段で奇数ライン分および偶数ライン分のいずれか一
方ライン分から他方ライン分へ変化したと判別される毎
に該一方画素に対する他方画素についてのアナログ画像
データを前記デジタル画像データに変換可能に形成され
たデジタル変換交互切替制御手段と、を設けたことを特
徴とする。

【００１３】

【作用】上記構成による本発明の場合、例えばプレビュ
ー開始信号が入力されると、読取動作中に奇偶数画素判
別手段が読取ろうとする各画素が奇数画素であるか偶数
画素であるかを判別する。つまり、画素列中の各画素が
奇数番目か偶数番目かを判別する。また、奇偶数ライン
分判別手段が、読取ろうとするアナログ画素データが読
取画像の奇数ライン分であるのか偶数ライン分であるの
かを判別する。

【００１４】すると、デジタル変換交互切替制御手段
が、同一ライン（例えば、奇数ライン）中では奇偶数画
素判別手段で判別された一方画素（例えば、奇数画素）
で読取ったアナログ画像データをデジタル画像データに
変換する。他方画素（偶数画素）については変換しな
い。そして、奇偶数ライン分判別手段によってラインが
偶数ラインへ変化したと判別されると、今度は他方画素
（偶数画素）で読取られたアナログ画像データをデジタ
ル画像データに変換する。この場合は、一方画素（奇数
画素）については変換しない。以下、ラインが変るごと
にデジタル変換を交互に切替える。

【００１５】したがって、デジタル画像データは、撮像
素子を形成する全画素のうちの半分の画素で読取られた
アナログ画像データをデジタル変換したものとなり、か
つ各ラインごとに段違いとされる。よって、読取速度を
倍として高速読取りができかつ分解能は低下するが平均
的かつ均一的な画像として読取ることができる。

【００１６】

【実施例】以下、本発明の実施例を図面を参照して説明
する。本画像読取装置は、図１〜図３に示す如く、基本
的構成（１，３，１０，２１，３０）等が従来例（図
７，図８）の場合と同じとされ、かつ奇偶数画素判別手
段（６１，６２）と，奇偶数ライン分判別手段（６３，
６４）と，デジタル変換交互切替制御手段（６５，６
６，６７）とを設け、同一ライン（例えば、奇数ライ
ン）中では一方画素（例えば、奇数画素）で読取ったア
ナログ画像データＩＭａのみをデジタル画像データＩＭ
ｄに変換し他方画素（偶数画素）については変換しない
とともに、他のライン（偶数ライン）に変化した場合に
は他方画素で読取ったアナログ画像データＩＭａのみを
デジタル画像データＩＭｄに変換し一方画素については
変換しないでかつこのデジタル変換交互切替えを繰返す
ことが可能と構成されているので、撮像素子１０の画素
数で規定される最高分解能よりも分解能を下げかつ選択
的に一層の画像読取高速化を図ることができる。

【００１７】また、この実施例では、プレビュー機能の
開始信号が入力されたことを条件に図３に示す切替器６
５を起動し、かつプレビュー終了後に停止（出力信号Ｓ
ｅｌをＨレベルに固定）させるものと形成してある。

【００１８】図１において、制御部５０は、バス５４で
接続されたＣＰＵ５１，ＲＯＭ５２，システムＲＡＭ５
３，入出力ポート（Ｉ／Ｏレジスタ）５５，インターフ
ェイス（Ｉ／Ｆ）５６とから形成され、装置全体を駆動
制御する。データ通信回線１００を介して上位機器（図
示省略）から起動・停止がかけられかつデジタル画像デ
ータＩＭｄを処理した読取画像データを上位機器へ伝送
可能とされている。イメージＲＡＭ４５は便宜的に制御
部５０内に明示した。

【００１９】入出力ポート５５には、操作パネル２と螢
光灯５のドライバ５Ｄと，撮像素子（ＣＣＤ）１０のド
ライバ１０Ｄとが接続されている。この撮像素子１０で
読取ったアナログ画像データＩＭａは、アナログ回路２
０中のアンプで増幅され、かつサンプルホールド回路２
１でサンプルホールドされる。しかる後に、このサンプ
ルホールド信号ＩＭｓｐ（ＩＭａ）は、Ａ／Ｄ変換器３
０でデジタル画像データＩＭｄにデジタル変換されて画
像処理プロセッサ４０へ出力される。なお、Ａ／Ｄ変換
器３０でデジタル変換される際にシューディング補正さ
れる。

【００２０】さて、撮像素子１０は、図２に示す如く、
主走査方向Ｘに整列配設された多数（図示便宜上、“１
０”）の画素１１を有する。説明便宜のために偶数
（２，４，６，８，１０）番目の画素１１にはハッチン
グ色付してある。また、各奇数画素１１はシフトゲート
１４を介して奇数側アナログシフトレジスタ１２に接続
可能で、かつ各偶数画素１１はシフトゲート１４を介し
て偶数側アナログシフトレジスタ１３に接続可能とされ
ている。

【００２１】各シフトレジスタ１２，１３は、転送パル
スφ１，φ２でシフトされ、シフトゲート１４はシフト
パルスＳＨによってシフトされる。１５は、マルチプレ
クサである。なお、この撮像素子１０とサンプルホール
ド回路２１とＡ／Ｄ変換器３０との関係は、従来例（図
８）に対応させた図３に示す通りである。

【００２２】ここに、奇偶数画素判別手段は、読取ろう
とする各画素１１が奇数画素であるか偶数画素であるか
を判別する手段で、この実施例の場合は、図３に示す画
素カウンタ６１と奇偶数画素識別信号発生器６２とから
形成されている。

【００２３】すなわち、転送パルスφ（φ１，φ２）を
画素カウンタ６１でカウントし、そのカウント値によっ
て奇偶数画素識別信号Ｓｅを切替器６５に出力する。例
えば、図５に示すように転送パルスφ１がＬレベルでφ
２がＨレベルの場合に、奇数画素識別信号Ｓｅを出力
（Ｈレベル）する。これと反対の場合には、偶数画素識
別信号Ｓｅを出力（Ｌレベル）する。図４も参照された
い。

【００２４】次に、奇偶数ライン分判別手段は、読取ろ
うとするアナログ画像データＩＭａが読取画像の奇数ラ
イン分か偶数ライン分かを判別する手段で、この実施例
ではシフトパルスＳＨをカウントする図３に示すライン
カウンタ６３と奇偶数ライン識別信号発生器６４とから
なる。したがって、シフトパルスＳＨが全画素数相当分
だけ入力されると、図３，図４，図５に示す如く、例え
ば奇数ライン分の場合に奇数ライン識別信号Ｓｌを出力
（例えば、Ｈレベル）し、偶数ライン分の場合は偶数ラ
イン識別信号Ｓｌを出力（Ｌレベル）する。

【００２５】デジタル変換交互切替制御手段は、撮像素
子１０で読取ったアナログ画像データＩＭａのうち奇偶
数画素判別手段（６１，６２）で判別された一方画素
（例えば、偶数画素）についてのアナログ画像データＩ
Ｍａをデジタル画像データＩＭｄに変換可能でかつ奇偶
数ライン分判別手段（６３，６４）で一方ライン分（例
えば、奇数ライン分）から他方ライン分（偶数ライン
分）へ変化したと判別される毎に該一方画素に対する他
方画素（奇数画素）についてのアナログ画像データをデ
ジタル変換可能とする手段で、図３に示す切替器６５と
ＡＮＤゲート６６，６７とから形成されている。

【００２６】すなわち、切替器６５は、奇偶数画素識別
信号Ｓｅを図４に示す如く偶数ライン識別信号Ｓｌ（Ｌ
レベル）で反転させた信号Ｓｅｌを両ＡＮＤゲート６
６，６７に出力する。但し、奇数ライン識別信号Ｓｌ
（Ｈレベル）の場合は反転させない。したがって、図
５，図６に示す如く、例えば奇数（１）ライン分で奇数
画素１１についてのアナログ画像データＩＭａを図５で
ハッチング色付表示したデジタル画像データＩＭｄに変
換した場合に引続き、偶数（２）ライン分に変化する
と、今度は偶数画素１１についてのアナログ画像データ
ＩＭａをデジタル画像データＩＭｄに変換できる。つま
り、デジタル変換を各ラインごとに交互に切替えでき
る。

【００２７】なお、この実施例の場合は、プレビュー機
能が終了すると、切替回路６５の出力信号ＳｅｌはＨレ
ベルに固定化される。したがって、ＡＮＤゲート６６，
６７がスルー状態となるのでサンプルクロックＳＰと変
換クロックＡｄに基づく従来通りの画像読取りができる
（図９参照）。

【００２８】次に、この実施例の作用を説明する。撮像
素子１０の１インチ当りの画素数が例えば３００つまり
３００ＤＰＩの分解能で、図７に示す読取原稿Ｐの特定
部分画像Ｐ１１を読取る場合を考える。但し、画素拡大
機能を働かせれば６００ＤＰＩの分解能で読取れる。

【００２９】図１に示す制御部５０にプレビュー開始信
号が入力されると、ＣＰＵ５１は図３に示す切替器６５
を起動する。停止中における切替器６５の出力信号はＨ
レベルであった。

【００３０】プレビュー機能が実行されると、奇偶数ラ
イン分判別手段（６３，６４）は、シフトパルスＳＨを
カウントして奇数（１）ライン分と判別し、図３〜図５
に示す奇数ライン識別信号Ｓｌを出力（Ｈレベル）す
る。これと並行して奇偶数画素判別手段（６１，６２）
が、転送パルスφ（φ１，φ２）を入力として奇数画素
１１の場合は奇数画素識別信号Ｓｅを出力（Ｈレベル）
し、かつ偶数画素１１の場合は偶数画素識別信号Ｓｅを
出力（Ｌレベル）する。

【００３１】すると、デジタル変換交互切替制御手段
（６５，６６，６７）を形成する切替器６５は、奇数ラ
イン識別信号ＳｌがＨレベルであるから、奇偶数画素識
別信号発生器６２から出力された奇偶数画素識別信号Ｓ
ｅを信号反転させないでそのままの信号Ｓｅｌを両ＡＮ
Ｄゲート６６，６７に出力する。したがって、図５に示
す如く、サンプルクロックＳＰおよび変換クロックＡｄ
は、奇数画素の場合にサンプルホールドしかつデジタル
変換させる。また、奇数（１）ライン分については、図
６に示すように奇数画素１１で読取ったアナログ画像デ
ータＩＭａのみがデジタル画像データＩＭｄに変換され
て出力される。この際、偶数画素１１については変換さ
れないので、１ライン分の読取時間を半減できる。

【００３２】奇数（１）ライン分の画像読取りが終了す
ると、ＣＰＵ５１は読取ユニット３を図６，図７に示す
副走査方向Ｙに１ライン分だけ移動させ次ラインの画像
読取りを行わせる。

【００３３】すると、奇偶数ライン分判別手段（６３，
６４）が、偶数（２）ライン分と判別し、図３〜図５に
示す偶数ライン識別信号Ｓｌを出力（Ｌレベル）する。
偶数（２）ラインの読取りでも、奇偶数画素判別手段
（６１，６２）の判別は、図４に示す通り奇数（１）ラ
インの読取りの場合と同じである。

【００３４】切替器６５は、奇偶数画素識別信号発生器
６２から出力された奇偶数画素識別信号ＳｅすなわちＨ
レベルの奇数画素識別信号ＳｅとＬレベルの偶数画素識
別信号Ｓｅとを、Ｌレベルの偶数ライン識別信号Ｓｌで
信号反転させた信号Ｓｅｌとして両ＡＮＤゲート６６，
６７へ出力する。

【００３５】したがって、偶数（２）ライン分について
は、図６に示すように偶数画素１１で読取ったアナログ
画像データデータＩＭａのみがデジタル画像データＩＭ
ｄに変換されて出力される。奇数画素１１については変
換出力されない。この場合も、１ライン分の読取時間を
半減できる。

【００３６】かくして、プレビュー機能により読取られ
た全面画像データ（Ｐ）は、図６に示す如く、段違い状
態で間引きされた千鳥状となる。したがって、撮像素子
１０の全画素数（ｎ）と全ライン（１，２，…，Ｎ）と
の全読取ポイント（ｎ×Ｎ）の１／２だけをデジタル画
像データＩＭｄに変換出力すればよいので、従来例の３
００ＤＰＩによるプレビュー時間を１／２時間だけ短縮
できる。

【００３７】プレビューが終了すると、ＣＰＵ５１は切
替器６５の出力信号ＳｅｌをＨレベルに固定化する。し
たがって、図７に示す特定部分画像Ｐ１を３００ＤＰＩ
（または６００ＤＰＩ）の高分解能で読取らせることが
できる。全体として大幅な高速読取が達成できると理解
される。

【００３８】しかして、この実施例によれば、奇偶数画
素判別手段（６１，６２）と，奇偶数ライン分判別手段
（６３，６４）と，デジタル変換交互切替制御手段（６
５，６６，６７）とを設け、同一ライン（例えば、奇数
ライン）中では一方画素（例えば、奇数画素）で読取っ
たアナログ画像データＩＭａのみをデジタル画像データ
ＩＭｄに変換し他方画素（偶数画素）については変換し
ないとともに、他のライン（偶数ライン）に変化した場
合には他方画素で読取ったアナログ画像データＩＭａの
みをデジタル画像データＩＭｄに変換し一方画素につい
ては変換しないでかつこのデジタル変換交互切替えを繰
返すことが可能と構成されているので、撮像素子１０の
画素数で規定される最高分解能（３００または６００Ｄ
ＰＩ）よりも分解能を下げかつ選択的に一層の画像読取
高速化を図ることができる。したがって、プレビュー時
間を半減させたり、読取画像を利用面等に応じて高速読
取させられる適用性の広い画像読取装置を提供すること
ができる。

【００３９】また、奇偶数画素判別手段が画素カウンタ
６１と奇偶数画素識別信号発生器６２とから形成され、
かつ奇偶数ライン分判別手段がラインカウンタ６３と奇
偶数ライン識別信号発生器６４とから形成されるととも
に、デジタル変換交互切替制御手段が切替器６５とＡＮ
Ｄゲート６６，６７とから形成されているので、低コス
トで具現化容易であるとともに、既存信号（φ１，φ
２，ＳＨ）を利用して判別，変換交互切替を行うので迅
速かつ正確に処理できる。

【００４０】また、切替器６５を停止させれば、デジタ
ル変換交互切替制御を中断できるので、例えばプレビュ
ー終了後に図７に示す特定部分画像Ｐ１１の高分解能読
取工程へ迅速に移行させることができる。

【００４１】

【発明の効果】本発明によれば、奇偶数画素判別手段
と，奇偶数ライン分判別手段と，デジタル変換交互切替
制御手段とを設け、同一ライン（例えば、奇数ライン）
中では一方画素（例えば、奇数画素）で読取ったアナロ
グ画像データのみをデジタル画像データに変換し他方画
素（偶数画素）については変換しないとともに、他のラ
イン（偶数ライン）に変化した場合には他方画素で読取
ったアナログ画像データのみをデジタル画像データに変
換し一方画素については変換しないでかつこのデジタル
変換交互切替えを繰返すことが可能と構成されているの
で、撮像素子の画素数で規定される最高分解能よりも分
解能を下げかつ選択的に一層の画像読取高速化を図るこ
とができる。したがって、プレビュー時間を半減させた
り、読取画像を利用面等に応じて高速読取させられる適
用性の広い画像読取装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】同じく、撮像素子の構造を説明するための図で
ある。

【図３】同じく、奇偶数画素判別手段等を説明するため
の回路図である。

【図４】同じく、各種信号間の関係を説明するための図
である。

【図５】同じく、動作を説明するためのタイミングチャ
ートである。

【図６】同じく、デジタル変換交互切替制御により読取
った画像を説明するための図である。

【図７】従来例を説明するための概略図である。

【図８】同じく、回路図である。

【図９】同じく、従来動作を説明するためのタイミング
チャートである。

【符号の説明】

１ 本体 １０ 撮像素子 １１ 画素 １２ 奇数側アナログシフトレジスタ １３ 偶数側アナログシフトレジスタ １４ シフトゲート １５ マルチプレクサ ２０ アナログ回路 ２１ サンプルホールド回路 ３０ Ａ／Ｄ変換器 ４０ 画像処理プロセッサ ５０ 制御部 ６１ 画素カウンタ（奇偶数画素判別手段） ６２ 奇偶数画素識別信号発生器（奇偶数画素判別手
段） ６３ ラインカウンタ（奇偶数ライン分判別手段） ６４ 奇偶数ライン識別信号発生器（奇偶数ライン分判
別手段） ６５ 切替器（デジタル変換交互切替制御手段） ６６，６７ ＡＮＤゲート（デジタル変換交互切替制御
手段） ＩＭａ アナログ画像データ ＩＭｓｐ サンプルホールド信号 ＩＭｄ デジタル画像データ Ｓｅ 奇偶数画素識別信号 Ｓｌ 奇偶数ライン識別信号 ＳＰ サンプルクロック Ａｄ 変換クロック Ｘ 主走査方向 Ｙ 副走査方向

Claims (1)

【特許請求の範囲】
1. 【請求項１】 主走査方向に配列された多数の画素から
   なる撮像素子を副走査方向にラインごとに移動させつつ
   読取ったアナログ画像データをサンプルホールドすると
   ともにデジタル画像データに変換して出力可能に構成さ
   れた画像読取装置において、 前記撮像素子の読取ろうとする各画素が奇数画素である
   か偶数画素であるかを判別する奇偶数画素判別手段と、 前記撮像素子で読取ろうとするアナログ画像データが奇
   数ライン分であるのか偶数ライン分であるのかを判別す
   る奇偶数ライン分判別手段と、 前記撮像素子で読取ったアナログ画像データのうち該奇
   偶数画素判別手段で判別された奇数画素および偶数画素
   のいずれか一方の画素についてのアナログ画像データを
   前記デジタル画像データに変換可能かつ該奇偶数ライン
   分判別手段で奇数ライン分および偶数ライン分のいずれ
   か一方ライン分から他方ライン分へ変化したと判別され
   る毎に該一方画素に対する他方画素についてのアナログ
   画像データを前記デジタル画像データに変換可能に形成
   されたデジタル変換交互切替制御手段と、 を設けたことを特徴とする画像読取装置。