JP4113748B2 - 読取装置及びこれを用いた電子黒板 - Google Patents
読取装置及びこれを用いた電子黒板 Download PDFInfo
- Publication number
- JP4113748B2 JP4113748B2 JP2002264038A JP2002264038A JP4113748B2 JP 4113748 B2 JP4113748 B2 JP 4113748B2 JP 2002264038 A JP2002264038 A JP 2002264038A JP 2002264038 A JP2002264038 A JP 2002264038A JP 4113748 B2 JP4113748 B2 JP 4113748B2
- Authority
- JP
- Japan
- Prior art keywords
- line sensors
- pixels
- line
- output
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drawing Aids And Blackboards (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の属する技術分野】
本発明は、複数本のラインセンサにより構成された読取装置及びこの読取装置を用いて黒板面上の画像を読み取る電子黒板に関するものである。
【0002】
【従来の技術】
マーカーによる書き込みなどによる黒板面上の画像を読み取る電子黒板では、例えばファクシミリ装置などに組み込むためにA4サイズあるいはA3サイズの読み取り用に開発されたラインセンサを転用することでその製造コストを削減することができる。この場合、複数のラインセンサを主走査方向に直列に並べて1本のラインセンサとして機能させることになる。
【0003】
このような構成の読取装置においては、複数のラインセンサからその配列順に画素信号を順次出力させることが一般的であるが、画像データの処理能力やプリンタの出力解像度などの都合で画素を適宜に間引いた縮小画像データを得たい場合、複数のラインセンサを並行して駆動して同時に画素信号を出力させると共に、取り込む画素信号を複数のラインセンサで順に切り替えながら選択する構成とすると(特許文献1参照。)、取り込まれずに無効となった画素が規則的に間引かれることから都合良く縮小画像データが得られ、しかも画像の読み取りを高速化することができる利点が得られる。
【0004】
この場合、ラインセンサの配列数をnとすると、ラインセンサの各々の出力からn画素毎にn−1個の無効画素が間引かれる。すなわち、各ラインセンサでは、切り替えによりn−1個おきに画素信号が取り込まれて有効画素となり、この有効画素の間で取り込まれずに無効となった無効画素の個数(間引き数)がn−1となる。そして得られる読取データは、主走査画素数が1/nとなる縮小画像となる。
【特許文献1】
特開2002−218165号公報
【0005】
【発明が解決しようとする課題】
しかるに、前記の従来構成の読取装置では、各ラインセンサを同一の開始タイミングで出力動作させると共に、画素信号選択のための切り替えをラインセンサの配列順位にしたがって行う構成となっている。このため、図10・図11に示すように、1本のラインセンサにおける最初の有効画素より前の無効画素の数(先頭無効画素数)は、ラインセンサの配列順位に応じて一意的に定まるが、1本のラインセンサにおける最後の有効画素より後の無効画素の数(最終無効画素数)は、ラインセンサの総画素数に応じて変化する。
【0006】
このため、ラインセンサ相互のつなぎ目部分における無効画素の間引き数(図中の有効画素間隔)、すなわち前段のラインセンサの最終無効画素数と次段のラインセンサの先頭無効画素数との和は、必ずしも他の部分と同様にn−1(ここでは、3)になるとは限らず、このようにつなぎ目部分において間引き数が他の部分と異なると、出力画像が歪むなどの画質上の問題が生じる。なお、図10にはつなぎ目部分で間引き数が一様に他の部分より多くなる例を示しており、図11にはつなぎ目部分で間引き数が他の部分より増減する例を示している。
【0007】
本発明は、上記のような課題に鑑みなされたものであり、その主な目的は、複数本のラインセンサを1本のラインセンサとして機能させると共に、所定数の無効画素を規則的に間引いて縮小画像データを得る場合に、各ラインセンサのつなぎ目部分において無効画素の間引き数が変化することで生じる出力画像の画質低下を避けることができる読取装置及びこれを用いた電子黒板を提供することにある。
【0008】
【課題を解決するための手段】
このような目的を果たすために、本発明においては、請求項1に示すとおり、読取装置の構成を、互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段とを有し、前記ラインセンサ相互のつなぎ目部分において前段のラインセンサの最終無効画素の個数Eと後段のラインセンサの先頭無効画素の個数Fとの和E+Fがn−1と等しくなるように、複数の前記ラインセンサを互いにずらした出力開始タイミングで動作させるものとした。これによると、間引き数がラインセンサ相互のつなぎ目部分とその他の部分とで等しくなる、すなわちラインセンサ群全体で無効画素が均一に間引かれるため、縮小画像に生じる歪みなどの画質低下を避けることができる。
【0010】
前記読取装置においては、請求項2に示すとおり、ラインセンサの本数nを4とし、そのラインセンサの各々の出力から3個の無効画素を間引いた状態の有効画素を得る構成をとることができる。これによると、ファクシミリ装置に用いられる汎用的なラインセンサで一般的な大きさの電子黒板に適したセンサユニットを構成することができ、簡易に1/4の縮小画像を得ることができる。
【0011】
また、本発明においては、請求項3に示すとおり、電子黒板の構成を、光源と、互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段を備えた読取装置、並びに複数の前記ラインセンサを一体的に黒板面上で副走査方向に走査させる手段を有し、前記制御手段は、前記ラインセンサ相互のつなぎ目部分において前段のラインセンサの最終無効画素の個数Eと後段のラインセンサの先頭無効画素の個数Fとの和E+Fがn−1と等しくなるように、複数の前記ラインセンサを互いにずらした出力開始タイミングで動作させるものとした。これによると、間引き数がラインセンサ相互のつなぎ目部分とその他の部分とで等しくなる、すなわちラインセンサ群全体で無効画素が均一に間引かれるため、縮小画像に生じる歪みなどの画質低下を避けることができる。
【0012】
さらに、本発明においては、請求項4に示すとおり、電子黒板の構成を、光源と、互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段を備えた読取装置、並びに複数の前記ラインセンサを一体的に黒板面上で副走査方向に走査させる手段を有し、 複数の前記ラインセンサは、同一の開始タイミングで出力動作させた場合に、前記有効画素の間の前記無効画素の個数が、前記ラインセンサ相互のつなぎ目部分においてn−1より多くなる総画素数を有し、前記制御手段は、前記無効画素の個数が、前記つなぎ目部分においてn−1と等しくなるように、次段の前記ラインセンサの出力開始タイミングを前段の前記ラインセンサより遅らせるものとした。これによると、間引き数がラインセンサ相互のつなぎ目部分とその他の部分とで等しくなる、すなわちラインセンサ群全体で無効画素が均一に間引かれるため、縮小画像に生じる歪みなどの画質低下を避けることができる。
【0013】
前記電子黒板においては、請求項5に示すとおり、複数の前記ラインセンサは、同一の開始タイミングで出力動作させた場合に、前記無効画素の個数が、前記つなぎ目部分においてn個となる総画素数を有し、前記制御手段は、次段の前記ラインセンサの出力開始タイミングを前段の前記ラインセンサより1画素ずつ遅らせる構成とすることができる。
【0014】
前記電子黒板においては、請求項6に示すとおり、前記ラインセンサの本数nを4とし、そのラインセンサの各々の出力から3個の無効画素を間引いた状態の有効画素を得る構成をとることができる。これによると、簡易に1/4の縮小画像を得ることができる。
【0015】
なお、カラー画像の読み取りの場合には、RGB各色の光源の切替によりRGB各色の画像データを得、これらを画素単位で合成してカラー画像データを得る。
【0016】
【発明の実施の形態】
以下に添付の図面を参照して本発明の実施の形態について詳細に説明する。
【0017】
図1は、本発明による読取装置の概略構成を示すブロック図である。この読取装置は、互いに同一の画素数を有し、かつ主走査方向に直列に並べられた4本のラインセンサ1a〜1dからなるセンサユニット1と、ラインセンサ1a〜1dを所定のタイミングで並行して出力動作させる読み取りタイミング発生回路(制御手段)2と、ラインセンサ1a〜1dの各々から同時に出力される画素信号を順に切り替えながら取り込むことで所定数の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を正規の順番に並べ替える信号処理部(信号処理手段)3と、1ラインごとの画素データを記憶する主走査ラインメモリ4と、光源5とを有している。
【0018】
各ラインセンサ1a〜1dは、1方向に配列されたフォトダイオード等からなる光電変換素子と、これら光電変換素子での光電変換により生成した画素信号を光電変換素子の配列順に出力するアナログシフトレジスタとを有している。このラインセンサ1a〜1dは、読み取りタイミング発生回路2から出力されるセンサ用クロック信号(CISCLK)、並びにスタート信号(SI−a〜d)により制御される。
【0019】
センサ用クロック信号(CISCLK)は、ラインセンサ1a〜1d内のアナログシフトレジスタの動作を制御するものであり、このセンサ用クロック信号のパルスに同期して画素信号が出力される。スタート信号(SI−a〜d)は、ラインセンサ1a〜1d内のアナログシフトレジスタの出力動作を開始させるものであり、このスタート信号のパルスに応答して画素信号が先頭画素から配列順に出力を開始する。
【0020】
信号処理部3は、各ラインセンサ1a〜1dからの画素信号を選択的に(順番に)出力するアナログスイッチ6と、これから出力される画素信号をA/D変換し、また画素毎の出力のばらつきを補正(シェーディング補正)するアナログフロントエンド回路7と、これから出力される画素データをラインセンサ1a〜1dの配列にしたがった正規の順番に並び替える主走査画素並べ替え回路8とからなっている。
【0021】
アナログスイッチ6は、読み取りタイミング発生回路2から出力される選択信号により制御され、ラインセンサ1a〜1dから同時に出力される画素信号のうち、選択信号により指定されたものを択一的に選択して出力する。アナログフロントエンド回路7並びに主走査画素並べ替え回路8は、読み取りタイミング発生回路2から出力されるクロック信号(CLK)のパルスに同期して所定の動作を行う。このクロック信号(CLK)は、アナログスイッチ6の選択信号やセンサ用クロック信号(CISCLK)と同期して出力される。
【0022】
光源5は、R光源5a、G光源5b、及びB光源5cからなり、読み取りタイミング発生回路2からの制御信号にしたがって切り替え動作する。
【0023】
図2は、図1に示した読取装置を用いた電子黒板を示す斜視図である。この電子黒板は、マーカーによる書き込みなどからなる黒板面11a上の画像を読み取るために、図1に示したセンサユニット1並びに光源5を保持した走行読取ユニット12が黒板面11aに沿って走行する構成となっており、光源5が黒板面1aに光を照射し、その反射光をラインセンサ1a〜1dで受光することで黒板面1a上の画像が読み取られる。
【0024】
走行読取ユニット12は、黒板11を支持する架台13の上端に設けられたレール14上を走行する台車部15から吊り下げられた状態で支持され、台車部15に内蔵された走行モータで左右方向に自走し、読み取り時には黒板1の側方で待避した初期位置(図中に符号Sを付して想像線で示す位置)から走行を開始し、黒板1の逆側の位置(図中に符号Eを付して想像線で示す位置)まで走行して黒板面1a全面の読み取りを終了する。黒板11の下方には各種動作の設定を行う操作パネル16と、読み取った画像を出力する印刷ユニット(プリンタ)17とが設けられている。
【0025】
印刷ユニット17は、A4サイズに対応する読取幅を有するラインセンサ1a〜1dと同等の出力幅と解像度とを有し、A4サイズの記録紙への出力が解像度変更を行うことなく可能となっている。
【0026】
図3は、図1に示したラインセンサ及び光源の動作状況を示すタイミング図である。各ラインセンサ1a〜1dには、スタート信号(SI−a〜d)のパルスが所定の蓄積時間T0をおいて入力され、このパルスをトリガとして受光を終了して出力を開始し、また次の受光を開始する。ラインセンサ1a〜1dの出力(a1、b1、c1、d1など)は、画素数に応じた出力時間T1に渡って行われる。
【0027】
ここでラインセンサ1a〜1dの動作に同期させてR光源5a、G光源5b、B光源5cの切り替えが行われ、R光源5aの点灯時に電荷が蓄積された各ラインセンサ1a〜1dの出力(a1、b1、c1、d1)と、G光源7bの点灯時に蓄積された各ラインセンサ1a〜1dの出力(a2、b2、c2、d2)と、B光源7cの点灯時に蓄積された各ラインセンサ1a〜1dの出力(a3、b3、c3、d3)とを画素単位で合成して1ライン分のカラー画像データが得られる。この動作を副走査方向に走行読取ユニット12を移動させつつ繰り返すことで全体のカラー画像が得られる。なお、最初のスタートパルスに対応する出力(a0、b0、c0、d0)は無効となる。
【0028】
図4は、図1に示したラインセンサの制御方法及びアナログスイッチの出力状況に関する第1の実施形態を示すタイミング図である。これは、図3に示したR光源5aの点灯によるラインセンサ1a〜1dの出力(a1、b1、c1、d1)とこれに対応するアナログスイッチ6の出力R1の詳細を示すものである。
【0029】
第1のラインセンサ1aは、スタート信号(SI−a)により出力が開始されると、センサ用クロック信号(CISCLK)にしたがって画素の配列順に画素信号(aa1〜aa2400)を出力する。他のラインセンサ1b、1c、1dも同様である。アナログスイッチ6には、センサ用クロック信号(CISCLK)と同期した選択信号が入力され、選択するラインセンサ1a〜1dを配列順に切り替える。これにより、各ラインセンサ1a〜1dから出力される画素信号が3つおきに有効となり、この有効画素の間の3画素(例えばaa2〜aa4)が無効となる。
【0030】
ここで、タイミング発生回路(制御手段)2は、複数のラインセンサ1a〜1dを互いにずらした開始タイミングで出力動作させる。すなわち、タイミング発生回路2から出力されるスタート信号(SI−a〜d)の各スタートパルスが、センサ用クロック信号(CISCLK)の1周期分だけずれており、ラインセンサ1a〜1dは配列順に1画素ずつ遅れて出力を開始する。これによりアナログスイッチ6の選択信号がa、b、c、dと変わると、アナログスイッチ6からは画素信号がaa1、bb1、cc1、dd1の順に出力される。
【0031】
図5は、図4に示したアナログスイッチ出力に対応する主走査画素並べ替え回路の出力状況を示すタイミング図である。図4に示したようにアナログスイッチ6から画素信号が出力されるが、この画素信号は、アナログフロントエンド回路7にてA/D変換などの処理が行われた後、主走査画素並べ替え回路8に入力され、この主走査画素並べ替え回路8では、実際の画素の配列順に戻すように画素データを並べ替える処理が行われ、順にaa1、aa5、aa9、aa13と整列したラインデータが得られる。
【0032】
図6は、図4に示した制御方法による場合の有効画素及び無効画素の出現状況を示す図である。これは、図10に示したつなぎ目部分の間引き数が均一に1画素だけ他の部分より多くなる従来例に対するものであり、各ラインセンサ1a〜1dの総画素数が2400となっている。前記のように、タイミング発生回路(制御手段)2は、複数のラインセンサ1a〜1dを互いにずらした開始タイミングで出力動作させるようになっており、これによりアナログスイッチ6での切替により取り込まれた有効画素の間にある無効画素の間引き数が、ラインセンサ1a〜1d相互のつなぎ目部分と他の部分とで等しくすることができる。
【0033】
具体的には、第2・第3・第4の各ラインセンサ1b・1c・1dの先頭無効画素数Fb・Fc・Fdが共に0となり、第1・第2・第3の各ラインセンサ1a・1b・1cの最終無効画素数Ea・Eb・Ecが共に3となる。このため、第1・第2のラインセンサ1a・1b相互のつなぎ目部分の間引き数は、Ea+Fb=3となり、第2・第3のラインセンサ1b・1c相互のつなぎ目部分、並びに第3・第4のラインセンサ1c・1d相互のつなぎ目部分の各間引き数も同様に3となり、間引き数がつなぎ目部分とその他の部分とで等しくなる。
【0034】
図7は、図1に示したラインセンサの制御方法及びアナログスイッチの出力状況に関する第2の実施形態を示すタイミング図である。ここでは、タイミング発生回路2から出力されるスタート信号(SI−a〜d)の各スタートパルスにより、第1のラインセンサ1aに対して、第2のラインセンサ1bが1画素分早く出力を開始し、第3のラインセンサ1cが2画素分遅れて出力を開始し、第4のラインセンサ1dが1画素分遅れて出力を開始する。すなわち、第2のラインセンサ1b、第1のラインセンサ1a、第4のラインセンサ1d、第3のラインセンサ1cの順で出力を開始する。これによりアナログスイッチ6の選択信号がa、b、c、dと変わると、アナログスイッチ6からは画素信号がaa1、bb3、cc1、dd3の順に出力される。
【0035】
図8は、図7に示したアナログスイッチ出力に対応する主走査画素並べ替え回路の出力状況を示すタイミング図である。ここでは、図5に示した例と同様に、アナログスイッチ6から出力された画素信号が、アナログフロントエンド回路7にてA/D変換などの処理が行われた後、主走査画素並べ替え回路8に入力されると、主走査画素並べ替え回路8では、実際の画素の配列順に戻すように画素データを並べ替える処理が行われ、順にaa1、aa5、aa9、aa13と整列したラインデータが得られる。
【0036】
図9は、図7に示した制御方法による場合の有効画素及び無効画素の出現状況を示している。これは、図11に示したつなぎ目部分の間引き数が不均一に他の部分と異なる従来例に対するものであり、各ラインセンサ1a〜1dの総画素数が2398となっている。ここでは、第2・第3・第4の各ラインセンサ1b・1c・1dの先頭無効画素数Fb・Fc・Fdがそれぞれ2、0、2となり、第1・第2・第3の各ラインセンサ1a・1b・1cの最終無効画素数Ea・Eb・Ecがそれぞれ1、3、1となる。このため、第1・第2のラインセンサ1a・1b相互のつなぎ目部分の間引き数は、Ea+Fb=3となり、第2・第3のラインセンサ1b・1c相互のつなぎ目部分、並びに第3・第4のラインセンサ1c・1d相互のつなぎ目部分の各間引き数も同様に3となり、間引き数がつなぎ目部分とその他の部分とで等しくなる。
【0037】
なお、本実施形態においては、ラインセンサの配列数を4としたが、本発明はこれに限定されるものではなく、例えば小型の電子黒板では、A4サイズ対応のファクシミリ用ラインセンサを用いてその配列数を3とした構成とすると良い。
【0038】
【発明の効果】
このように本発明によれば、n本のラインセンサで構成されたセンサユニットを用いて1/nの縮小画像を得る場合に、ラインセンサ相互のつなぎ目部分で無効画素の間引き数が変化することを避けることができるため、センサユニット全体において均一に間引かれた出力画像を得ることができ、出力画像の画質を向上させる上で大きな効果が得られる。
【図面の簡単な説明】
【図1】本発明による読取装置の概略構成を示すブロック図
【図2】図1に示した読取装置を用いた電子黒板を示す斜視図
【図3】図1に示したラインセンサ及び光源の動作状況を示すタイミング図
【図4】図1に示したラインセンサの制御方法及びアナログスイッチの出力状況に関する第1の実施形態を示すタイミング図
【図5】図4に示したアナログスイッチ出力に対応する主走査画素並べ替え回路の出力状況を示すタイミング図
【図6】図4に示した制御方法による場合の有効画素及び無効画素の出現状況を示す図
【図7】図1に示したラインセンサの制御方法及びアナログスイッチの出力状況に関する第2の実施形態を示すタイミング図
【図8】図7に示したアナログスイッチ出力に対応する主走査画素並べ替え回路の出力状況を示すタイミング図
【図9】図7に示した制御方法による場合の有効画素及び無効画素の出現状況を示す図
【図10】従来の読取装置による場合の有効画素及び無効画素の出現状況を示す図
【図11】従来の読取装置による場合の有効画素及び無効画素の出現状況を示す図
【符号の説明】
1a〜1d ラインセンサ
2 タイミング発生回路(制御手段)
3 信号処理部(信号処理手段)
5 光源
12 走行読取ユニット
Claims (6)
- 互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段とを有し、
前記制御手段は、前記ラインセンサ相互のつなぎ目部分において前段のラインセンサの最終無効画素の個数Eと後段のラインセンサの先頭無効画素の個数Fとの和E+Fがn−1と等しくなるように、複数の前記ラインセンサを互いにずらした出力開始タイミングで動作させることを特徴とする読取装置。 - 前記ラインセンサの本数nを4とし、そのラインセンサの各々の出力から3個の無効画素を間引いた状態の有効画素を得ることを特徴とする請求項1に記載の読取装置。
- 光源と、互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段を備えた読取装置、並びに複数の前記ラインセンサを一体的に黒板面上で副走査方向に走査させる手段を有し、
前記制御手段は、前記ラインセンサ相互のつなぎ目部分において前段のラインセンサの最終無効画素の個数Eと後段のラインセンサの先頭無効画素の個数Fとの和E+Fがn−1と等しくなるように、複数の前記ラインセンサを互いにずらした出力開始タイミングで動作させることを特徴とする電子黒板。 - 光源と、互いに同一の画素数を有し、かつ主走査方向に一直線に並べられたn本のラインセンサと、このn本のラインセンサを所定のタイミングで並行して出力動作させる制御手段と、n本の前記ラインセンサの各々から同時に出力される画素信号を順に切り替えながら取り込むことでn−1個の無効画素を規則的に間引くと共に、取り込まれた有効画素の信号を前記ラインセンサの並びの順番で並べ替えることにより1/nの縮小画像データを出力する信号処理手段を備えた読取装置、並びに複数の前記ラインセンサを一体的に黒板面上で副走査方向に走査させる手段を有し、
複数の前記ラインセンサは、同一の開始タイミングで出力動作させた場合に、前記有効画素の間の前記無効画素の個数が、前記ラインセンサ相互のつなぎ目部分においてn−1より多くなる総画素数を有し、
前記制御手段は、前記無効画素の個数が、前記つなぎ目部分においてn−1と等しくなるように、次段の前記ラインセンサの出力開始タイミングを前段の前記ラインセンサより遅らせることを特徴とする電子黒板。 - 複数の前記ラインセンサは、同一の開始タイミングで出力動作させた場合に、前記無効画素の個数が、前記つなぎ目部分においてn個となる総画素数を有し、前記制御手段は、次段の前記ラインセンサの出力開始タイミングを前段の前記ラインセンサより1画素ずつ遅らせることを特徴とする請求項4に記載の電子黒板。
- 前記ラインセンサの本数nを4とし、そのラインセンサの各々の出力から3個の無効画素を間引いた状態の有効画素を得ることを特徴とする請求項3乃至請求項5のいずれかに記載の電子黒板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002264038A JP4113748B2 (ja) | 2002-09-10 | 2002-09-10 | 読取装置及びこれを用いた電子黒板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002264038A JP4113748B2 (ja) | 2002-09-10 | 2002-09-10 | 読取装置及びこれを用いた電子黒板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004104483A JP2004104483A (ja) | 2004-04-02 |
JP4113748B2 true JP4113748B2 (ja) | 2008-07-09 |
Family
ID=32263584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002264038A Expired - Fee Related JP4113748B2 (ja) | 2002-09-10 | 2002-09-10 | 読取装置及びこれを用いた電子黒板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113748B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5571340B2 (ja) * | 2009-09-16 | 2014-08-13 | ローム株式会社 | 画像読取装置 |
JP6989159B2 (ja) | 2020-03-03 | 2022-01-05 | Necプラットフォームズ株式会社 | 画像読取装置の制御方法、画像読取装置、及びプログラム |
-
2002
- 2002-09-10 JP JP2002264038A patent/JP4113748B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004104483A (ja) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0834543B2 (ja) | スキャナ | |
US8693063B2 (en) | Image-reading device | |
GB2175170A (en) | Image reading device | |
JP2004112611A (ja) | 画像読取装置 | |
JP2008118269A (ja) | 画像読取装置、画像蓄積装置、及びデジタル複合機 | |
JP3165731B2 (ja) | 画像読取装置 | |
JP4670386B2 (ja) | 固体撮像素子、および撮像装置 | |
EP0292253B1 (en) | Contact-type image scanner | |
JP4113748B2 (ja) | 読取装置及びこれを用いた電子黒板 | |
JPH0846745A (ja) | 画像読取装置 | |
JP2004112645A (ja) | 画像読取装置 | |
JP4436859B2 (ja) | 画像読取装置 | |
US6539129B1 (en) | Image reading apparatus having plural sensors arranged adjacently in a line | |
JP2004172861A (ja) | 電子機器コントローラ及び電子機器の制御方法 | |
JP4536938B2 (ja) | カラー電子黒板 | |
JP2002016762A (ja) | 画像読取方法及びその装置 | |
JP4113678B2 (ja) | カラー電子黒板 | |
JP4039329B2 (ja) | 画像読取装置及び画像読取装置におけるデータ出力方法 | |
US11647142B2 (en) | Image reading apparatus | |
JP4339462B2 (ja) | カラー画像読取装置およびこれに用いられるメモリコントローラ | |
JPH089143A (ja) | 画像読取装置 | |
JPH11261760A (ja) | 画像読み取り装置 | |
JP3988436B2 (ja) | 撮像素子 | |
JP2004201130A (ja) | 画像入力装置および画像入力プログラム | |
JPH11275321A (ja) | 画像読取装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |