JP4113678B2 - カラー電子黒板 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子黒板のボード面上の画像をラインセンサをもって読み取る電子黒板に関し、特に、ＲＧＢ光源切替方式により画像をカラーで読み取るカラー電子黒板に関するものである。
【０００２】
【従来の技術】
従来から、ボード面に書いたり貼付した画像等をラインセンサを用いて走査し、プリントアウトしたりデータとして用いる電子黒板がある。この電子黒板に用いるラインセンサとして、例えばファクシミリなどに用いられるラインセンサを転用することでその製造コストを削減できる。その場合、特に大きなボードに対しては複数のラインセンサを主走査方向に直列に並べて１本のラインセンサとして機能させると良い。
【０００３】
上記したような電子黒板の制御回路の構成を図６に示す。主走査方向に直列に並べられたラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの各々は、主走査方向に直列に配設された例えば１６００個のフォトダイオード等からなる光電変換素子と、これら光電変換素子の出力を順番に出力するための例えばアナログシフトレジスタとを有している。各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄからのアナログ信号はアナログスイッチ２２を介して選択的に（順番に）、アナログ信号をＡ／Ｄ変換し、また画素毎の出力のばらつきを補正（シェーディング補正）するアナログフロントエンド回路２３に入力されるようになっている。そして、アナログフロントエンド回路２３からの例えば１６００×４＝６４００画素のデジタル出力は、主走査１／４縮小回路２４にて１／４程度に間引きされ、主走査ラインメモリ２５に記憶され、その後、図示されない処理回路にて画像として処理されるようになっている。
【０００４】
ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄは各々読み取りタイミング発生回路２６により受光開始時間、蓄積時間及び出力時間が制御されている（各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄのアナログシフトレジスタ用クロック：ＣＩＳＣＬＫ、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの出力及び受光用トリガ：ＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ）。ここで、一般にこのようなラインセンサは、受光開始用のトリガと受光終了用のトリガと出力開始用のトリガとが共通であり（共にＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ）、受光終了と共に次の受光を開始し、受光終了した画像の出力を開始するようになっている。出力開始後はＣＩＳＣＬＫによるタイミングで画素順に出力される。
【０００５】
また、アナログスイッチ２２もその入力切り替えタイミングを読み取りタイミング発生回路２６により制御されている。更にアナログフロントエンド回路２３もその動作タイミング（ＣＬＫ）を読み取りタイミング発生回路２６により制御されている。尚、符号２７は白色光源であり、その点灯／消灯のタイミングも読み取りタイミング発生回路２６により制御されている。
【０００６】
以上のように構成された電子黒板についてその動作を図７のタイムチャートを併せて参照して説明する。
【０００７】
まず光源２７を点灯させる。画像は信号ＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ（ＳＩ信号）をトリガとして所定の蓄積時間Ｔ０の間、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄに蓄えられ、次のＳＩ信号をトリガとして出力される。具体的には信号ＳＩ−ａによりラインセンサ２１ａが蓄積開始し、次の信号ＳＩ−ａによりアナログシフトレジスタに出力すると共にアナログスイッチ２２を介してアナログフロントエンド回路２３に時間Ｔ１だけかけて出力される（ａ１）。同様に信号ＳＩ−ｂによりラインセンサ２１ｂが蓄積開始し、次の信号ＳＩ−ｂによりアナログシフトレジスタに出力すると共にアナログスイッチ２２を介してアナログフロントエンド回路２３に時間Ｔ１だけかけて出力される（ｂ１）。ラインセンサ２１ｃ、２１ｄも同様である。尚、最初のＳＩ信号をトリガとして出力される信号（ａ０、ｂ０、ｃ０、ｄ０）は無効とする。
【０００８】
ここで、信号ＳＩ−ａに対して信号ＳＩ−ｂは、アナログフロントエンド回路２３にラインセンサ２１ａから信号が出力されるのにかかる時間Ｔ１だけ遅れている。信号ＳＩ−ｃも信号ＳＩ−ｂに対して、信号ＳＩ−ｄも信号ＳＩ−ｃに対して同様に時間Ｔ１だけ遅れている。これは、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄから順番に信号が出力されることで、これらを１本のラインセンサとみなし、その出力と同様に扱うことができるようにするためである。このＳＩ信号により各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの次の電荷の蓄積も開始されることから、蓄積のタイミングも時間Ｔ１ずつずれている。
【０００９】
蓄積時間Ｔ０は例えば出力時間Ｔ１の４．５倍に設定されている。従って、ラインセンサ２１ｄからの信号出力（ｄ１）終了から次のラインセンサ２１ａからの信号出力（ａ２）まで、即ち、副走査方向の次ラインの出力開始まで時間Ｔ２（＝Ｔ１／２）だけ空いている。アナログスイッチ出力（白黒の場合）では副走査方向にセンサ及び光源全体を移動させつつこの動作を繰り返して全体の白黒画像を得る。
【００１０】
一方、電子黒板のボード面上の画像等をカラーで取り込んで使用するカラー電子黒板が注目されている。このようなカラー電子黒板としては、光源をＲＧＢ光源としてＲ光源、Ｇ光源、Ｂ光源により順番に画像に光を当て、それぞれ単色の場合と同様に画像等を取り込んでこれらを合成する光源切り替え法を用いることが考えられる。
【００１１】
上記したような電子黒板を光源切り替え法によりカラー化する場合、機器構成上はその光源をＲ光源、Ｇ光源、Ｂ光源のＲＧＢ３光源とし、その照射、画像取り込みに関する制御を適正化することが考えられる。制御としては、副走査方向に往路でＲ光源、復路でＧ光源、２度目の往路でＢ光源として１往復半したり、各光源で１往復、計３往復して画像を取り込んでも良いが、副走査方向にやや遅くラインセンサ全体を移動させるようにし、照射、画像取り込みタイミングを制御して往路（または復路）のみで読み取りを完了させるのが現実的である。
【００１２】
ＲＧＢ３光源を使用してその照射タイミングを制御する場合に考えられるタイムチャートを図７に併記する。
【００１３】
まず、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの蓄積が完了するまでの時間Ｔ３の間、Ｒ光源を点灯し、その出力ａ１、ｂ１、ｃ１、ｄ１を得る。次にＧ光源を点灯し、その各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの出力ａ３、ｂ３、ｃ３、ｄ３を得る。更にＢ光源を点灯し、その各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの出力ａ５、ｂ５、ｃ５、ｄ５を得る。これらのＲ光源による出力ａ１、ｂ１、ｃ１、ｄ１と、Ｇ光源による出力ａ３、ｂ３、ｃ３、ｄ３と、Ｂ光源による出力ａ５、ｂ５、ｃ５、ｄ５とを合成して１ライン分のカラー画像を得る。副走査方向にセンサ及び光源全体を移動させつつこの動作を繰り返して全体のカラー画像を得る。
【００１４】
【発明が解決しようとする課題】
ここで、電荷の蓄積のない最初の出力ａ０、ｂ０、ｃ０、ｄ０、出力ａ１、ｂ１、ｃ１、ｄ１と出力ａ３、ｂ３、ｃ３、ｄ３との間の出力ａ２、ｂ２、ｃ２、ｄ２、及び出力ａ３、ｂ３、ｃ３、ｄ３と出力ａ５、ｂ５、ｃ５、ｄ５との間の出力ａ４、ｂ４、ｃ４、ｄ４は、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄの蓄積中に光源が切り替わっているため（色かぶり）、その出力は取り込まず、無効にする必要がある。従って、１ライン分のカラー画像を得るために６ライン分の単色の画像を得る作業を行わなければならず、画像の取り込みが遅くなるという問題があった。
【００１５】
そこで、各ラインセンサ２１ａ、２１ｂ、２１ｃ、２１ｄから並列に信号を取り込むようにアナログフロントエンド回路２３をラインセンサと同じ数だけ設け、配線することも考えられるが、装置構成が複雑になり、従来の構成を大きく変えることなくカラー画像を取り込むことができる光源切り替え法を採用する利点が得られない。
【００１６】
本発明は、上記したような課題に鑑みなされたものであり、装置構成を大きく変更することなく、画像の取り込みを高速化することが可能なカラー電子黒板を提供することを目的とする。
【００１７】
本発明者は、上記したようにファクシミリなどに用いられるラインセンサを電子黒板に転用した場合、そのままでは画素数が多いことから主走査１／４縮小回路にて１／４程度に間引きする点に着目した。
【００１８】
【課題を解決するための手段】
本発明は、上述の目的を達成するべく、本発明では、光源と画像読み取りの主走査方向に直列に並べられ、かつ受光して光電変換した信号を画素順に出力するようになっている複数のラインセンサを有するセンサユニットと、該センサユニットを副走査方向に走査させる手段と、前記各ラインセンサからの出力信号を処理する手段と、前記処理手段へ信号入力を可能とするラインセンサを切り替えるスイッチとを有する電子黒板の前記光源をＲＧＢ光源とし、主走査方向１ライン毎に前記ＲＧＢ光源の各光源を切り替えて光源毎にボード面上の画像を読み取り、その信号を合成してカラー画像を得るカラー電子黒板であって、前記各ラインセンサにて同時に受光開始し、かつ蓄積した信号を同時に出力開始するようにし、前記スイッチにて前記各ラインセンサを、１画素出力する毎に順番に切り替え、これにより発生する主走査方向の画素の並び順の入れ替わりはその後に元に戻すものとした。
【００１９】
各ラインセンサにて同時に受光開始し、かつ蓄積した信号を同時に出力開始することで、色かぶりがなくなり、全てのラインの出力を有効に利用できる。その際、（アナログ）スイッチにてラインセンサを、１画素出力する毎に順番に切り替えて出力を細分化することで、例えばラインセンサが４つの場合、１つのラインセンサでは３つおきに画素を取り込むこととなり、画像取り込み後に主走査１／４縮小回路にて１／４程度に間引きするのと同様の画像が得られる。このとき、信号の出力される順番が各ラインセンサ交互になるが、その後に元の前記各ラインセンサ毎の並びに戻す並べ替えをすることで、通常の出力と同様になる。
【００２１】
【発明の実施の形態】
以下に、本発明の好適な実施形態について添付の図面を参照して詳細に説明する。
【００２２】
図１に本発明による第１の実施形態に於けるカラー電子黒板の制御回路の構成を示す。主走査方向に直列に並べられたラインセンサ１ａ、１ｂ、１ｃ、１ｄの各々は、主走査方向に直列に配設された例えば１６００個のフォトダイオード等からなる光電変換素子と、これら光電変換素子の出力を順番に出力するための例えばアナログシフトレジスタとを有している。各ラインセンサ１ａ、１ｂ、１ｃ、１ｄからのアナログ信号はアナログスイッチ２を介して選択的に（順番に）、アナログ信号をＡ／Ｄ変換し、また画素毎の出力のばらつきを補正（シェーディング補正）するアナログフロントエンド回路３に入力されるようになっている。そして、アナログフロントエンド回路３からのデジタル出力は、主走査画素並べ替え回路４にて各ラインセンサ１ａ、１ｂ、１ｃ、１ｄ毎の並びに戻すように並べ替えられ、主走査ラインメモリ５に記憶され、その後、図示されない処理回路にて画像として処理されるようになっている。
【００２３】
ラインセンサ１ａ、１ｂ、１ｃ、１ｄは各々読み取りタイミング発生回路６により受光開始時間、蓄積時間及び出力時間が制御されている（各ラインセンサ１ａ、１ｂ、１ｃ、１ｄのアナログシフトレジスタ用クロック：ＣＩＳＣＬＫ、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄの出力及び受光用トリガ：ＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ）。ここで、一般にこのようなラインセンサは、受光開始用のトリガと受光終了用のトリガと出力開始用のトリガとが共通であり（共にＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ）、受光終了と共に次の受光を開始し、受光終了した画像の出力を開始するようになっている。出力開始後はＣＩＳＣＬＫによるタイミングで画素順に出力される。
【００２４】
また、アナログスイッチ２もその入力切り替えタイミング（選択信号）を読み取りタイミング発生回路６により制御されている。更にアナログフロントエンド回路３もその動作タイミング（ＣＬＫ）を読み取りタイミング発生回路６により制御されている。尚、符号７はＲＧＢ光源であり、Ｒ光源７ａ、Ｇ光源７ｂ、Ｂ光源７ｃの切り替え及び点灯／消灯のタイミングも読み取りタイミング発生回路６により制御されている。
【００２５】
以上のように構成されたカラー電子黒板についてその動作を図２のタイムチャートを併せて参照して説明する。
【００２６】
まず、Ｒ光源７ａを信号ＳＩ−ａに同期して点灯させる。そして、画像は信号ＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄ（ＳＩ信号）をトリガとして所定の蓄積時間Ｔ０の間、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄに蓄えられ、次のＳＩ信号をトリガとして出力される。具体的には信号ＳＩ−ａによりラインセンサ１ａが蓄積開始し、次の信号ＳＩ−ａによりアナログシフトレジスタに出力すると共にアナログスイッチ２を介してアナログフロントエンド回路３に時間Ｔ１だけかけて出力される（ａ１）。同様に信号ＳＩ−ｂによりラインセンサ１ｂが蓄積開始し、次の信号ＳＩ−ｂによりアナログシフトレジスタに出力すると共にアナログスイッチ２を介してアナログフロントエンド回路３に時間Ｔ１だけかけて出力される（ｂ１）。ラインセンサ１ｃ、１ｄも同様である（ｃ１、ｄ１）。尚、最初のＳＩ信号をトリガとして出力される信号（ａ０、ｂ０、ｃ０、ｄ０）は無効とする。
【００２７】
ここで、本構成では信号ＳＩ−ａ、ＳＩ−ｂ、ＳＩ−ｃ、ＳＩ−ｄは全て同期している。従って、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄの蓄積及び出力が同時に行われる。その出力中に後記するようにアナログスイッチ２によりアナログフロントエンド回路３に入力するラインセンサを１画素出力する毎に切り替えることにより各ラインセンサ１ａ、１ｂ、１ｃ、１ｄからの出力信号を得、これを主走査画素並べ替え回路４にて各ラインセンサ１ａ、１ｂ、１ｃ、１ｄ毎の並びに戻すように並べ替えるようになる。
【００２８】
図３にＲ光源７ａ点灯による出力Ｒ１を得るための詳細なタイムチャートを示す。本構成では各ラインセンサ１ａ、１ｂ、１ｃ、１ｄのアナログシフトレジスタ用クロック（ＣＩＳＣＬＫ）と、アナログスイッチ２の切り替えタイミング（選択信号）と、アナログフロントエンド回路３の動作タイミング（ＣＬＫ）とが全て同期している。即ち、最初のラインセンサ１ａの最初の画素の信号（ａａ１）が出力されるとアナログスイッチ２が切り替わり、次のラインセンサ１ｂが選択され、その２番目の画素の信号（ｂｂ２）が出力される。そして、次のラインセンサ１ｃが選択され、その３番目の画素の信号（ｃｃ３）が出力される。更に次のラインセンサ１ｄが選択され、その４番目の画素の信号（ｄｄ４）が出力される。そして、またラインセンサ１ａが選択され、その５番目の画素の信号（ａａ５）が出力される。このように、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄから３つおきの画素の信号が順番に出力される。そして、これを主走査画素並べ替え回路４にて各ラインセンサ１ａ、１ｂ、１ｃ、１ｄ毎の並びに戻すように並べ替え、Ｒ光源点灯による出力Ｒ１を得る。
【００２９】
同様にしてＧ光源点灯による出力Ｇ１、Ｂ光源点灯による出力Ｂ１を得、これらを合成して１ライン分のカラー画像を得る。副走査方向にセンサ及び光源全体を移動させつつこの動作を繰り返して全体のカラー画像を得る。
【００３０】
図４及び図５は、本発明による第２の実施形態を示す図２及び図３と同様なタイムチャートである。装置構成は第１の実施形態と同様であるのでその図示及び説明を省略する。但し、本構成では全ての画素からの信号が得られるので、必要に応じて例えば１／４縮小回路により間引きして主走査ラインメモリに記憶するようにしても良い。
【００３１】
本構成では、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄのアナログシフトレジスタ用クロック（ＣＩＳＣＬＫ）の周波数が、アナログスイッチ２の切り替えタイミング（選択信号）及びアナログフロントエンド回路３の動作タイミング（ＣＬＫ）の１／４倍となっている。即ち、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄの最初の画素の信号（ａａ１、ｂｂ１、ｃｃ１、ｄｄ１）が出力されると、その途中にアナログスイッチ２が３回切り替わり、それらの信号（ａａ１、ｂｂ１、ｃｃ１、ｄｄ１）が順番に出力される。そして、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄの次の画素の信号（ａａ２、ｂｂ２、ｃｃ２、ｄｄ２）が出力されると、その途中にアナログスイッチ２が３回切り替わり、それらの信号（ａａ２、ｂｂ２、ｃｃ２、ｄｄ２）が順番に出力される。このように、各ラインセンサ１ａ、１ｂ、１ｃ、１ｄから全ての画素の信号が順番に出力される。そして、これを主走査画素並べ替え回路４にて各ラインセンサ１ａ、１ｂ、１ｃ、１ｄ毎の並びに戻すように並べ替え、Ｒ光源に点灯よる出力Ｒ１を得る。
【００３２】
同様にしてＧ光源点灯による出力Ｇ１、Ｂ光源点灯による出力Ｂ１を得、これらを合成して１ライン分のカラー画像を得る。副走査方向にセンサ及び光源全体を移動させつつこの動作を繰り返して全体のカラー画像を得る。
【００３３】
【発明の効果】
上記した説明により明らかなように、本発明によれば、光源と画像読み取りの主走査方向に直列に並べられ、かつ受光して光電変換した信号を画素順に出力するようになっている複数のラインセンサを有するセンサユニットと、このセンサユニットを副走査方向に走査させる手段と、各ラインセンサからの出力信号を処理する手段と、処理手段へ信号入力を可能とするラインセンサを切り替えるスイッチとを有する電子黒板の光源をＲＧＢ光源とし、主走査方向１ライン毎に光源を切り替えて光源毎にボード面上の画像を読み取り、その信号を合成してカラー画像を得るカラー電子黒板であって、各ラインセンサにて同時に受光開始し、かつ蓄積した信号を同時に出力開始するようにし、スイッチにて各ラインセンサを、１画素出力する毎に順番に切り替え、これにより発生する主走査方向の画素の並び順の入れ替わりを戻すように並べ替えることで、色かぶりがなくなり、全てのラインの出力を有効に利用でき、走査回数を減らして装置構成を大きく変更することなく、画像の取り込みを高速化することが可能となる。その際、（アナログ）スイッチにてラインセンサを、１画素出力する毎に順番に切り替えて出力を細分化することで、例えばラインセンサが４つの場合、１つのラインセンサでは３つおきに画素を取り込むこととなり、画像取り込み後に主走査１／４縮小回路にて１／４程度に間引きするのと同様の画像が得られる。
【図面の簡単な説明】
【図１】本発明が適用された第１の実施形態に於けるカラー電子黒板の制御回路の構成を示すブロック図。
【図２】本発明が適用されたカラー電子黒板の動作タイミングを示すタイムチャート。
【図３】図２の部分拡大図。
【図４】本発明が適用された第２の実施形態に於けるカラー電子黒板の動作タイミングを示すタイムチャート。
【図５】図２の部分拡大図。
【図６】従来の電子黒板の制御回路の構成を示すブロック図。
【図７】従来の電子黒板の動作タイミングを示すタイムチャート。
【符号の説明】
１ａ、１ｂ、１ｃ、１ｄ ラインセンサ
２ アナログスイッチ
３ アナログフロントエンド回路
４ 主走査並べ替え回路
５ 主走査ラインメモリ
６ 読み取りタイミング発生回路
７ ＲＧＢ光源
７ａ Ｒ光源
７ｂ Ｇ光源
７ｃ Ｂ光源
２１ａ、２１ｂ、２１ｃ、２１ｄ ラインセンサ
２２ アナログスイッチ
２３ アナログフロントエンド回路
２４ 主走査１／４縮小回路
２５ 主走査ラインメモリ
２６ 読み取りタイミング発生回路
２７ 白色光源

Claims (1)

1. 光源と画像読み取りの主走査方向に直列に並べられ、かつ受光して光電変換した信号を画素順に出力するようになっている複数のラインセンサを有するセンサユニットと、該センサユニットを副走査方向に走査させる手段と、前記各ラインセンサからの出力信号を処理する手段と、前記処理手段へ信号入力を可能とするラインセンサを切り替えるスイッチとを有する電子黒板の前記光源をＲＧＢ光源とし、主走査方向１ライン毎に前記ＲＧＢ光源の各光源を切り替えて光源毎にボード面上の画像を読み取り、その信号を合成してカラー画像を得るカラー電子黒板であって、前記各ラインセンサが、同時に受光開始し、かつ蓄積した信号を同時に出力開始するようになっており、前記スイッチが、前記各ラインセンサを、１画素出力する毎に順番に切り替えるようになっており、前記切り替えにより発生する主走査方向の画素の並び順の入れ替わりを元に戻す手段を更に有することを特徴とするカラー電子黒板。

Images