JP4583612B2 - 超音波診断装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、超音波診断装置に関し、さらに詳しくは、受信エコー信号をデジタル化したデータを信号処理回路へ伝送する信号線の本数を節減できるように改良した超音波診断装置に関する。
【０００２】
【従来の技術】
図６は、従来の超音波診断装置の一例の要部を示す構成図である。
この超音波診断装置５００は、多数の圧電振動子３１が配設された超音波探触子３０と、いずれかの圧電振動子３１で得た受信エコー信号を選択する電子スイッチ３２と、選択された受信エコー信号ＳをＭビットのパラレルデータＤに変換するＡＤＣ（Analog to Digital Converter）２と、遅延回路やＤＳＣ（Digital Scan Converter）を含む信号処理回路５１０と、ＣＲＴ（Cathode Ray Tube）４０とを具備して構成されている。前記信号処理回路５１０としては、ＡＳＩＣ（Application-Specific Integrated-Circuit；特定用途向け集積回路）が採用されることが多い。
この場合、前記信号処理回路５１０の入力ピン数として、パラレルビット数Ｍ（例えば８〜１２程度）が必要である。
【０００３】
図７は、従来の超音波診断装置の他例の要部を示す構成図である。
この超音波診断装置６００は、多数の圧電振動子３１が配設された超音波探触子３０と、複数の圧電振動子３１で得た受信エコー信号を同時に選択する電子スイッチ２３２と、選択された受信エコー信号Ｓ１，Ｓ２，…，ＳｊをパラレルデータＤ１，Ｄ２，…，Ｄｊに変換するＡＤＣ２−１，２−２，…，２−ｊと、信号処理回路６１０と、ＣＲＴ４０とを具備して構成されている。
この場合、前記信号処理回路６１０の入力ピン数として、チャンネル数ｊ×パラレルビット数Ｍが必要である。
【０００４】
【発明が解決しようとする課題】
上記従来の超音波診断装置５００では、ＡＤ変換の高精度化などに伴って、信号処理回路５１０の入力ピン数をパラレルデータＤのパラレルビット数Ｍに応じて増やすと、信号処理回路５１０が大型化したり、結線が複雑化する問題点がある。なお、前記問題点を軽減するために、ＡＤＣ２と信号処理回路５１０を１ウェハー上に形成することも考えられるが、アナログ回路とデジタル回路とが混在するため、高ＳＮＲ（Signal to Noise Ratio）と高速動作の両立が難しくなったり、消費電力が増大するなどの不都合を生じてしまう。
また、上記従来の超音波診断装置６００では、信号処理回路５１０の入力ピン数として、チャンネル数ｊ×パラレルビット数Ｍが必要なので、上記問題点がいっそう顕著に生じる。例えば、ｊ＝４，Ｍ＝１０の場合、必要な入力ピン数は４０にもなってしまう。
そこで、本発明の目的は、受信エコー信号をデジタル化したデータを信号処理回路へ伝送する信号線の本数を節減することができる超音波診断装置を提供することにある。
【０００５】
【課題を解決するための手段】
第１の観点では、本発明は、被検体内に送信した超音波パルスに対応する超音波エコーを受信して受信エコー信号を生成する圧電振動子を有する超音波探触子と、前記受信エコー信号をサンプリング周期に合わせたタイミングでパラレルデータに変換するＡＤ変換手段と、前記ＡＤ変換手段から同時刻に出力されたパラレルデータを複数のビット列に分割し各ビット列を前記サンプリング周期よりも短い周期で時分割的に切り替えて出力する時分割出力手段と、前記時分割出力手段の出力ビット列に基づいて元のパラレルデータを復元する信号処理手段とを具備したことを特徴とする超音波診断装置を提供する。
上記第１の観点による超音波診断装置では、時分割出力手段が、ＡＤ変換手段から同時刻に出力されたパラレルデータを複数のビット列に分割し、各ビット列をＡＤ変換のサンプリング周期よりも短い周期（一般に、サンプリング周期／分割数の周期）で時分割的に切り替えて信号処理手段へ伝送するので、伝送時間を増大させることなく、信号線の本数を元のパラレルデータのパラレルビット数よりも少ない数に節減することが出来る。この結果、小型化や，低コスト化に好都合となる。
【０００６】
第２の観点では、本発明は、上記構成の超音波診断装置において、前記時分割出力手段は、前記サンプリング周期に合わせたタイミングで前記パラレルデータを一時的に保持して出力するラッチ回路と、前記ラッチ回路の出力ビット列を複数に分割して取り出し各ビット列を前記サンプリング周期より短い周期で切り替えて出力するセレクタ回路とを有することを特徴とする超音波診断装置を提供する。
上記第２の観点による超音波診断装置では、時分割出力手段をラッチ（latch）回路とセレクタ回路とで構成したので、安価に構成できる。
【０００７】
第３の観点では、本発明は、上記構成の超音波診断装置において、前記時分割出力手段は、前記サンプリング周期に合わせたタイミングで前記パラレルデータを書き込まれると共に該パラレルデータのビット列を複数に分割したときの各ビット列を前記サンプリング周期より短い周期で切り替えて読み出されるデュアルポートＲＡＭ（Random Access Memory）を有することを特徴とする超音波診断装置を提供する。
上記第３の観点による超音波診断装置では、時分割出力手段の機能を１つのデュアルポートＲＡＭにより実現可能なので、部品数を節減できる。
【０００８】
第４の観点では、本発明は、被検体内に送信した超音波パルスに対応する超音波エコーを受信して受信エコー信号を生成する圧電振動子を有する超音波探触子と、前記受信エコー信号をサンプリング周期に合わせたタイミングでデジタルデータに変換する複数のＡＤ変換手段と、各ＡＤ変換手段から出力されたデジタルデータを前記サンプリング周期よりも短い周期で時分割的に切り替えて出力する時分割出力手段と、前記時分割出力手段の出力データに基づいて元のデジタルデータを復元する信号処理手段とを具備したことを特徴とする超音波診装置を提供する。
上記第４の観点による超音波診装置では、複数チャンネル分の受信エコー信号をデジタル化した各デジタルデータ（パラレルデータでも，シリアルデータでもよい）をＡＤ変換のサンプリング周期よりも短い周期で時分割的に切り替えて信号処理手段へ伝送するので、伝送時間を増大させることなく、信号線の本数を元のデジタルデータ全体のパラレルビット数よりも少ない数に節減することが出来る。この結果、小型化や，低コスト化に好都合となる。
【０００９】
【発明の実施の形態】
以下、図に示す実施の形態により本発明をさらに詳細に説明する。なお、これにより本発明が限定されるものではない。
【００１０】
図１は、本発明の第１の実施形態にかかる超音波診断装置の要部を示す構成図である。
この超音波診断装置１００は、被検体内から超音波パルスに対応する超音波エコーを受信して受信エコー信号を生成する多数の圧電振動子３１が配設された超音波探触子３０と、いずれかの圧電振動子３１で得た受信エコー信号を選択する電子スイッチ３２と、選択された受信エコー信号Ｓをパラレルデータに変換するＡＤ変換部１と、遅延回路やＤＳＣを含む信号処理回路１０と、画像を表示するＣＲＴ４０とを具備して構成されている。
前記信号処理回路１０としては、ＡＳＩＣが採用されることが多い。
【００１１】
前記ＡＤ変換部１は、前記受信エコー信号ＳをＭ（Ｍ≧２）ビットのパラレルデータＤ−▲１▼に変換するＡＤＣ２と、前記パラレルデータＤ−▲１▼を一時的に保持するラッチ回路３と、前記ラッチ回路３の出力の上位ＰビットデータＤ−▲２▼および下位ＱビットデータＤ−▲３▼の一方を選択的に出力するセレクタ（selector）回路４とを具備している。ビット数の数値例を示せば、Ｍ＝１０，Ｐ＝５，Ｑ＝５である。
前記ＡＤＣ２のサンプリングタイミングａと、前記ラッチ回路３のラッチタイミングｂと、前記セレクタ回路４の切替用信号ｃは、タイミング制御部５により与えられる。
【００１２】
前記信号処理回路１０は、前記セレクタ回路４の出力データＤ−▲４▼のうち前記上位ＰビットデータＤ−▲２▼に相当するデータを一時的に保持するラッチ回路１１ｐと、前記下位ＱビットデータＤ−▲３▼に相当するデータを一時的に保持するラッチ回路１１ｑと、前記ラッチ回路１１ｐ，１１ｑの出力データＤ−▲５▼，Ｄ−▲６▼を一時的に保持してそれをパラレルデータＤ−▲７▼として出力するラッチ回路１２とを具備している。
前記ラッチ回路１１ｐのラッチタイミングｄ１と、前記ラッチ回路１１ｑのラッチタイミングｄ２と、前記ラッチ回路１２のラッチタイミングｅは、タイミング制御部５により与えられる。
【００１３】
図２は、前記超音波診断装置１００の動作を示すタイミング図である。なお、図示の簡略化のため、各データの遷移時間は無視する。
ＡＤ変換部１において、ＡＤＣ２は、サンプリングタイミングａすなわちサンプリングクロックのリーディングエッジ（leading edge）で、前記受信エコー信号ＳをパラレルデータＤ−▲１▼（＝…，Ｄ1_ｎ，Ｄ1_ｎ＋１，Ｄ1_ｎ＋２，…）に変換する。なお、本実施形態では、前記リーディングエッジは、立ち上がりエッジなので、以下、立ち上がりエッジと言う。サンプリング周期τは、例えば０.０５μｓである。
ラッチ回路３は、前記サンプリングタイミングａと同じラッチタイミングｂで、前記パラレルデータＤ−▲１▼を一時的に保持し、出力する。なお、前記ラッチ回路３は、時刻ごとのビット列を後段の処理で不安定化させないために設けたものなので、省略してもよい。
セレクタ回路４は、前記サンプリングクロックと同じ波形を有する切替用信号ｃのレベルが閾値thより大きい期間に前記ラッチ回路３の出力の上位ＰビットデータＤ−▲２▼（＝…，Ｄ2_ｎ−１，Ｄ2_ｎ，Ｄ2_ｎ＋１，…）を選択的に出力すると共に、前記切替用信号ｃのレベルが閾値th以下の期間に前記ラッチ回路３の下位ＱビットデータＤ−▲３▼（＝…，Ｄ3_ｎ−１，Ｄ3_ｎ，Ｄ3_ｎ＋１，…）を選択的に出力する。
【００１４】
信号処理回路１０において、ラッチ回路１１ｐは、ラッチタイミングｄ１すなわち前記サンプリングクロックのトレイリングエッジで、前記出力データＤ−▲４▼のうち前記上位ＰビットデータＤ−▲２▼に相当するデータ（＝…，Ｄ2_ｎ−１，Ｄ2_ｎ，Ｄ2_ｎ＋１，Ｄ2_ｎ＋２，…）を一時的に保持し、出力する。なお、本実施形態では、前記トレイリングエッジは、立ち下がりエッジなので、以下、立ち下がりエッジと言う。また、ラッチ回路１１ｑは、ラッチタイミングｄ２すなわち前記サンプリングクロックの立ち上がりエッジで、前記下位ＱビットデータＤ−▲３▼に相当するデータ（＝…，Ｄ3_ｎ−２，Ｄ3_ｎ−１，Ｄ3_ｎ，Ｄ3_ｎ＋１，Ｄ3_ｎ＋２，…）を一時的に保持し、出力する。前記出力データＤ−▲４▼のパラレルビット数Ｒは、Ｍａｘ（Ｐ，Ｑ）すなわちＰ，Ｑのうち大きい方の値に等しい。
ラッチ回路１２は、ラッチタイミングｅすなわち前記サンプリングクロックの立ち下がりエッジで、上位ビット側に前記ラッチ回路１１ｐの出力データＤ−▲５▼を保持すると共に下位ビット側に前記ラッチ回路１１ｑの出力データＤ−▲６▼を保持し、両データをパラレル化したＭビットのパラレルデータＤ−▲７▼（＝…，Ｄ1_ｎ−２，Ｄ1_ｎ−１，Ｄ1_ｎ，Ｄ1_{ｎ +1}，…）を、後段回路へ送る。なお、前記パラレルデータＤ−▲７▼は、元のパラレルデータＤ−▲１▼を復元したものとなる。
【００１５】
以上の第１の実施形態にかかる超音波診断装置１００によれば、ＡＤ変換部１が、受信エコー信号Ｓをデジタル化したパラレルデータＤ−▲１▼の上位ビット（Ｄ−▲２▼）と下位ビット（Ｄ−▲３▼）を、サンプリング周期τ／２ごとに時分割的に切り替えて信号処理回路１０へ伝送するので、信号処理回路１０への信号線の本数を節減することが出来る。上記数値例では、１０ビットのパラレルデータを、上位５ビットと下位５ビットに分割して信号処理回路１０へ伝送するので、信号処理回路１０への信号線を５本に節減することが出来る（これに対し、従来の信号線は１０本である）。
【００１６】
−第２の実施形態−
図３は、本発明の第２の実施形態にかかる超音波診断装置の要部を示す構成図である。
この超音波診断装置２００は、多数の圧電振動子３１が配設された超音波探触子３０と、複数の圧電振動子３１で得た受信エコー信号を同時に選択する電子スイッチ２３２と、ｊチャンネル分のＡＤ変換部１−１，１−２，１−３，…，１−ｊと、信号処理回路２１０と、ＣＲＴ４０とを具備して構成されている。
【００１７】
前記ＡＤ変換部１−１では、ＡＤＣ２−１が前記電子スイッチ２３２から入力された受信エコー信号Ｓ１をサンプリング周期τに合わせたタイミングでＭビットのパラレルデータＤ１に変換し、そのパラレルデータＤ１を複数のビット列に分割したときの各ビット列を前記サンプリング周期τよりも短い周期で時分割的に切り替えて出力する。分割したビット列のビット数ｒは、元のパラレルビット数Ｍよりも小さい。前記ＡＤ変換部１−１の内部構成は、上記第１の実施形態の超音波診断装置１００におけるＡＤ変換部１の内部構成と基本的に同じである。
なお、前記ＡＤ変換部１−２〜１−ｊの動作は、前記ＡＤ変換部１−１の動作と同様である。
【００１８】
前記信号処理回路２１０では、前記ＡＤ変換部１−１，…，１−ｊの出力ビット列に基づいて元のパラレルデータＤ１，Ｄ２，…，Ｄｊを復元し、その復元データを後段回路へ送る。なお、前記信号処理回路２１０の構成は、前記信号処理回路１０と基本的に同じである。
【００１９】
以上の第２の実施形態にかかる超音波診断装置２００によれば、複数の受信エコー信号Ｓ１，Ｓ２，…，Ｓｊに対応するパラレルデータを同時に信号処理回路２１０へ伝送する場合にも、信号処理回路２１０への信号線の本数を節減することが出来る。例えば、チャンネル数ｊ＝４で，１チャンネル分の受信エコー信号に対応するパラレルビット数Ｍ＝１０のとき、各チャンネルのデータを４ビット，３ビット，３ビットに３分割して時分割的に伝送することで、信号処理回路２１０への信号線を１６（＝４×４）本に節減することが出来る（これに対し、従来の信号線は４０本である）。
【００２０】
−第３の実施形態−
図４は、本発明の第３の実施形態にかかる超音波診断装置の要部を示す構成図である。
この超音波診断装置３００は、上記第１の実施形態にかかる超音波診断装置１００（図１参照）のラッチ回路３およびセレクタ回路４に代えて、デュアルポートＲＡＭ３０３を具備している。また、前記超音波診断装置１００のラッチ回路１１ｐ，１１ｑおよびラッチ回路１２に代えて、デュアルポートＲＡＭ３１１を具備している。
前記デュアルポートＲＡＭ３０３への書込タイミングｂ’は、上記第１の実施形態にかかるラッチタイミングｂ（図２参照）と同じであり、読出タイミングｃ’は上記第１の実施形態の切替用信号ｃによる切り替えタイミングと同じである。
前記デュアルポートＲＡＭ３１１への書込タイミングｄ１’，ｄ２’は、上記第１の実施形態にかかるラッチタイミングｄ１，ｄ２と同じであり、読出タイミングｅ’はラッチタイミングｅと同じである。
以上の第３の実施形態にかかる超音波診断装置３００によれば、デュアルポートＲＡＭ３０３，３１１を採用することで、部品数を節減できる。
【００２１】
−第４の実施形態−
図５は、本発明の第４の実施形態にかかる超音波診断装置の要部を示す構成図である。
この超音波診断装置４００は、多数の圧電振動子３１が配設された超音波探触子３０と、
２つの圧電振動子３１で得た受信エコー信号Ｓ１，Ｓ２を同時に選択する電子スイッチ４３２と、２チャンネル分のＡＤ変換部４０１と、信号処理回路４１０と、ＣＲＴ４０とを具備して構成されている。
【００２２】
前記ＡＤ変換部４０１は、前記受信エコー信号Ｓ１をデジタルデータ（パラレルデータでも，シリアルデータでもよい）Ｄ１−▲１▼に変換するＡＤＣ２−１と、前記デジタルデータＤ１−▲１▼を一時的に保持するラッチ回路３−１と、前記受信エコー信号Ｓ２をデジタルデータに変換するＡＤＣ２−２と、前記デジタルデータＤ２−▲１▼を一時的に保持するラッチ回路３−２と、前記ラッチ回路３−１の出力データＤ１−▲２▼および前記ラッチ回路３−２の出力データＤ２−▲３▼の一方を選択的に出力するセレクタ回路４０４とを具備している。前記ＡＤＣ２−１，２−２のサンプリングタイミングａと、前記ラッチ回路３−１，３−２のラッチタイミングｂと、前記セレクタ回路４０４の切替用信号ｃは、上記第１の実施形態にかかる超音波診断装置１００のサンプリングタイミングａ，ラッチタイミングｂ，切替用信号ｃ（図２参照）と同じである。
【００２３】
前記信号処理回路４１０は、前記セレクタ回路４０４の出力データＤ−▲４▼のうち前記デジタルデータＤ１−▲１▼に相当するデータを一時的に保持するラッチ回路１１−１と、前記デジタルデータＤ２−▲１▼に相当するデータを一時的に保持するラッチ回路１１−２と、前記ラッチ回路１１−１の出力データＤ１−▲５▼および前記ラッチ回路１１−２の出力データＤ２−▲６▼を一時的に保持してそれぞれＤ１−▲７▼，Ｄ２−▲７▼として出力するラッチ回路４１２とを具備している。前記ラッチ回路１１−１のラッチタイミングｄ１と，前記ラッチ回路１１−２のラッチタイミングｄ２と，前記ラッチ回路４１２のラッチタイミングｅは、上記第１の実施形態にかかる超音波診断装置１００のラッチタイミングｄ１，ｄ２，ｅと同じである。
【００２４】
以上の第４の実施形態にかかる超音波診断装置４００によれば、ＡＤＣ２−１，２−２で変換された２チャンネル（＝２×ｍビット，ただし、ｍ≧１）分のデジタルデータＤ１−▲１▼，Ｄ２−▲１▼を、１チャンネル分のビット数（＝ｍ）で信号処理回路４１０へ伝送することで、信号処理回路４１０への信号線の本数を従来の１／２に節減することが出来る。
【００２５】
【発明の効果】
本発明の超音波診断装置によれば、超音波探触子の圧電振動子で得た受信エコー信号をデジタル化したデータを少ない信号線数で信号処理手段に伝送可能なので、配線および信号処理手段の小型化・コストダウンを実現できるようになる。
【図面の簡単な説明】
【図１】第１の実施形態にかかる超音波診断装置の要部を示す構成図である。
【図２】図１の超音波診断装置の動作を示すタイミング図である。
【図３】第２の実施形態にかかる超音波診断装置の要部を示す構成図である。
【図４】第３の実施形態にかかる超音波診断装置の要部を示す構成図である。
【図５】第４の実施形態にかかる超音波診断装置の要部を示す構成図である。
【図６】従来の超音波診断装置の一例の要部を示す構成図である。
【図７】従来の超音波診断装置の他例の要部を示す構成図である。
【符号の説明】
１００，２００，３００，４００ 超音波診断装置
１，１−１，１−２，…１−ｊ ＡＤ変換部
３０１，４０１ ＡＤ変換部
２，２−１，２−２，…，２−ｊ ＡＤＣ
３，３−１，３−２，１１ｐ，１１ｑ ラッチ回路
１１−１，１１−２，１２，４１２ ラッチ回路
４，４０４ セレクタ回路
５，２０５，３０５ タイミング制御部
１０，２１０，３１０，４１０ 信号処理回路
３０ 超音波探触子
３１ 圧電振動子
３２，２３２，４３２ 電子スイッチ
４０ ＣＲＴ
３０３，３１１ デュアルポートＲＡＭ

Claims (4)

1. 被検体内に送信した超音波パルスに対応する超音波エコーを受信して受信エコー信号を生成する圧電振動子を有する超音波探触子と、
   前記受信エコー信号をサンプリング周期に合わせたタイミングでパラレルデータに変換するＡＤ変換手段と、
   前記ＡＤ変換手段から同時刻に出力されたパラレルデータを複数のビット列に分割し各ビット列を前記サンプリング周期よりも短い周期で時分割的に切り替えて出力する時分割出力手段と、
   前記時分割出力手段の出力ビット列に基づいて元のパラレルデータを復元する復元手段と、
   前記復元されたパラレルデータを用いて遅延処理をしてビームフォーミング処理をする信号処理手段とを具備したことを特徴とする超音波診断装置。
2. 請求項１に記載の超音波診断装置において、
   前記時分割出力手段は、前記サンプリング周期に合わせたタイミングで前記パラレルデータを一時的に保持して出力するラッチ回路と、前記ラッチ回路の出力ビット列を複数に分割して取り出し各ビット列を前記サンプリング周期より短い周期で切り替えて出力するセレクタ回路とを有することを特徴とする超音波診断装置。
3. 請求項１に記載の超音波診断装置において、
   前記時分割出力手段は、前記サンプリング周期に合わせたタイミングで前記パラレルデータを書き込まれると共に該パラレルデータのビット列を複数に分割したときの各ビット列を前記サンプリング周期より短い周期で切り替えて読み出されるデュアルポートＲＡＭを有することを特徴とする超音波診断装置。
4. 被検体内に送信した超音波パルスに対応する超音波エコーを受信して受信エコー信号を生成する圧電振動子を有する超音波探触子と、
   前記受信エコー信号をサンプリング周期に合わせたタイミングでデジタルデータに変換する複数のＡＤ変換手段と、
   各ＡＤ変換手段から出力されたデジタルデータを前記サンプリング周期よりも短い周期で時分割的に切り替えて出力する時分割出力手段と、
   前記時分割出力手段の出力データに基づいて元のデジタルデータを復元する復元手段と、
   前記復元されたデジタルデータを用いて遅延処理をしてビームフォーミング処理をする信号処理手段とを具備したことを特徴とする超音波診装置。

Images