JP2002209886A - 超音波診断装置 - Google Patents
超音波診断装置Info
- Publication number
- JP2002209886A JP2002209886A JP2001006005A JP2001006005A JP2002209886A JP 2002209886 A JP2002209886 A JP 2002209886A JP 2001006005 A JP2001006005 A JP 2001006005A JP 2001006005 A JP2001006005 A JP 2001006005A JP 2002209886 A JP2002209886 A JP 2002209886A
- Authority
- JP
- Japan
- Prior art keywords
- data
- diagnostic apparatus
- ultrasonic diagnostic
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】
【課題】 受信エコー信号をデジタル化したデータを信
号処理回路へ伝送する信号線の本数を節減する。 【解決手段】 超音波診断装置１００のＡＤ変換部１に
おいて、ＡＤＣ２は超音波探触子３０の圧電振動子３１
で得た受信エコー信号Ｓをサンプリング周期に合わせた
タイミングａでＭビットのパラレルデータＤ−に変換
し、ラッチ回路３およびセレクタ回路４はパラレルデー
タＤ−の上位ＰビットデータＤ−および下位Ｑビッ
トデータＤ−の一方をサンプリング周期よりも短い周
期のタイミングｃで時分割的に切り替えたデータＤ−
を信号処理回路１０へ伝送する。信号処理回路１０は、
データＤ−から元のパラレルデータＤ−を復元し、
後段回路（遅延回路やＤＳＣ）へ送る。 【効果】 配線および信号処理手段の小型化・コストダ
ウンを実現できる。
号処理回路へ伝送する信号線の本数を節減する。 【解決手段】 超音波診断装置１００のＡＤ変換部１に
おいて、ＡＤＣ２は超音波探触子３０の圧電振動子３１
で得た受信エコー信号Ｓをサンプリング周期に合わせた
タイミングａでＭビットのパラレルデータＤ−に変換
し、ラッチ回路３およびセレクタ回路４はパラレルデー
タＤ−の上位ＰビットデータＤ−および下位Ｑビッ
トデータＤ−の一方をサンプリング周期よりも短い周
期のタイミングｃで時分割的に切り替えたデータＤ−
を信号処理回路１０へ伝送する。信号処理回路１０は、
データＤ−から元のパラレルデータＤ−を復元し、
後段回路（遅延回路やＤＳＣ）へ送る。 【効果】 配線および信号処理手段の小型化・コストダ
ウンを実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、超音波診断装置に
関し、さらに詳しくは、受信エコー信号をデジタル化し
たデータを信号処理回路へ伝送する信号線の本数を節減
できるように改良した超音波診断装置に関する。
関し、さらに詳しくは、受信エコー信号をデジタル化し
たデータを信号処理回路へ伝送する信号線の本数を節減
できるように改良した超音波診断装置に関する。
【０００２】
【従来の技術】図６は、従来の超音波診断装置の一例の
要部を示す構成図である。この超音波診断装置５００
は、多数の圧電振動子３１が配設された超音波探触子３
０と、いずれかの圧電振動子３１で得た受信エコー信号
を選択する電子スイッチ３２と、選択された受信エコー
信号ＳをＭビットのパラレルデータＤに変換するＡＤＣ
（Analog to Digital Converter）２と、遅延回路やＤ
ＳＣ（DigitalScan Converter）を含む信号処理回路５
１０と、ＣＲＴ（Cathode Ray Tube）４０とを具備して
構成されている。前記信号処理回路５１０としては、Ａ
ＳＩＣ（Application-Specific Integrated-Circuit；
特定用途向け集積回路）が採用されることが多い。この
場合、前記信号処理回路５１０の入力ピン数として、パ
ラレルビット数Ｍ（例えば８〜１２程度）が必要であ
る。
要部を示す構成図である。この超音波診断装置５００
は、多数の圧電振動子３１が配設された超音波探触子３
０と、いずれかの圧電振動子３１で得た受信エコー信号
を選択する電子スイッチ３２と、選択された受信エコー
信号ＳをＭビットのパラレルデータＤに変換するＡＤＣ
（Analog to Digital Converter）２と、遅延回路やＤ
ＳＣ（DigitalScan Converter）を含む信号処理回路５
１０と、ＣＲＴ（Cathode Ray Tube）４０とを具備して
構成されている。前記信号処理回路５１０としては、Ａ
ＳＩＣ（Application-Specific Integrated-Circuit；
特定用途向け集積回路）が採用されることが多い。この
場合、前記信号処理回路５１０の入力ピン数として、パ
ラレルビット数Ｍ（例えば８〜１２程度）が必要であ
る。
【０００３】図７は、従来の超音波診断装置の他例の要
部を示す構成図である。この超音波診断装置６００は、
多数の圧電振動子３１が配設された超音波探触子３０
と、複数の圧電振動子３１で得た受信エコー信号を同時
に選択する電子スイッチ２３２と、選択された受信エコ
ー信号Ｓ１，Ｓ２，…，ＳｊをパラレルデータＤ１，Ｄ
２，…，Ｄｊに変換するＡＤＣ２−１，２−２，…，２
−ｊと、信号処理回路６１０と、ＣＲＴ４０とを具備し
て構成されている。この場合、前記信号処理回路６１０
の入力ピン数として、チャンネル数ｊ×パラレルビット
数Ｍが必要である。
部を示す構成図である。この超音波診断装置６００は、
多数の圧電振動子３１が配設された超音波探触子３０
と、複数の圧電振動子３１で得た受信エコー信号を同時
に選択する電子スイッチ２３２と、選択された受信エコ
ー信号Ｓ１，Ｓ２，…，ＳｊをパラレルデータＤ１，Ｄ
２，…，Ｄｊに変換するＡＤＣ２−１，２−２，…，２
−ｊと、信号処理回路６１０と、ＣＲＴ４０とを具備し
て構成されている。この場合、前記信号処理回路６１０
の入力ピン数として、チャンネル数ｊ×パラレルビット
数Ｍが必要である。
【０００４】
【発明が解決しようとする課題】上記従来の超音波診断
装置５００では、ＡＤ変換の高精度化などに伴って、信
号処理回路５１０の入力ピン数をパラレルデータＤのパ
ラレルビット数Ｍに応じて増やすと、信号処理回路５１
０が大型化したり、結線が複雑化する問題点がある。な
お、前記問題点を軽減するために、ＡＤＣ２と信号処理
回路５１０を１ウェハー上に形成することも考えられる
が、アナログ回路とデジタル回路とが混在するため、高
ＳＮＲ（Signal to Noise Ratio）と高速動作の両立が
難しくなったり、消費電力が増大するなどの不都合を生
じてしまう。また、上記従来の超音波診断装置６００で
は、信号処理回路５１０の入力ピン数として、チャンネ
ル数ｊ×パラレルビット数Ｍが必要なので、上記問題点
がいっそう顕著に生じる。例えば、ｊ＝４，Ｍ＝１０の
場合、必要な入力ピン数は４０にもなってしまう。そこ
で、本発明の目的は、受信エコー信号をデジタル化した
データを信号処理回路へ伝送する信号線の本数を節減す
ることができる超音波診断装置を提供することにある。
装置５００では、ＡＤ変換の高精度化などに伴って、信
号処理回路５１０の入力ピン数をパラレルデータＤのパ
ラレルビット数Ｍに応じて増やすと、信号処理回路５１
０が大型化したり、結線が複雑化する問題点がある。な
お、前記問題点を軽減するために、ＡＤＣ２と信号処理
回路５１０を１ウェハー上に形成することも考えられる
が、アナログ回路とデジタル回路とが混在するため、高
ＳＮＲ（Signal to Noise Ratio）と高速動作の両立が
難しくなったり、消費電力が増大するなどの不都合を生
じてしまう。また、上記従来の超音波診断装置６００で
は、信号処理回路５１０の入力ピン数として、チャンネ
ル数ｊ×パラレルビット数Ｍが必要なので、上記問題点
がいっそう顕著に生じる。例えば、ｊ＝４，Ｍ＝１０の
場合、必要な入力ピン数は４０にもなってしまう。そこ
で、本発明の目的は、受信エコー信号をデジタル化した
データを信号処理回路へ伝送する信号線の本数を節減す
ることができる超音波診断装置を提供することにある。
【０００５】
【課題を解決するための手段】第１の観点では、本発明
は、被検体内に送信した超音波パルスに対応する超音波
エコーを受信して受信エコー信号を生成する圧電振動子
を有する超音波探触子と、前記受信エコー信号をサンプ
リング周期に合わせたタイミングでパラレルデータに変
換するＡＤ変換手段と、前記ＡＤ変換手段から同時刻に
出力されたパラレルデータを複数のビット列に分割し各
ビット列を前記サンプリング周期よりも短い周期で時分
割的に切り替えて出力する時分割出力手段と、前記時分
割出力手段の出力ビット列に基づいて元のパラレルデー
タを復元する信号処理手段とを具備したことを特徴とす
る超音波診断装置を提供する。上記第１の観点による超
音波診断装置では、時分割出力手段が、ＡＤ変換手段か
ら同時刻に出力されたパラレルデータを複数のビット列
に分割し、各ビット列をＡＤ変換のサンプリング周期よ
りも短い周期（一般に、サンプリング周期／分割数の周
期）で時分割的に切り替えて信号処理手段へ伝送するの
で、伝送時間を増大させることなく、信号線の本数を元
のパラレルデータのパラレルビット数よりも少ない数に
節減することが出来る。この結果、小型化や，低コスト
化に好都合となる。
は、被検体内に送信した超音波パルスに対応する超音波
エコーを受信して受信エコー信号を生成する圧電振動子
を有する超音波探触子と、前記受信エコー信号をサンプ
リング周期に合わせたタイミングでパラレルデータに変
換するＡＤ変換手段と、前記ＡＤ変換手段から同時刻に
出力されたパラレルデータを複数のビット列に分割し各
ビット列を前記サンプリング周期よりも短い周期で時分
割的に切り替えて出力する時分割出力手段と、前記時分
割出力手段の出力ビット列に基づいて元のパラレルデー
タを復元する信号処理手段とを具備したことを特徴とす
る超音波診断装置を提供する。上記第１の観点による超
音波診断装置では、時分割出力手段が、ＡＤ変換手段か
ら同時刻に出力されたパラレルデータを複数のビット列
に分割し、各ビット列をＡＤ変換のサンプリング周期よ
りも短い周期（一般に、サンプリング周期／分割数の周
期）で時分割的に切り替えて信号処理手段へ伝送するの
で、伝送時間を増大させることなく、信号線の本数を元
のパラレルデータのパラレルビット数よりも少ない数に
節減することが出来る。この結果、小型化や，低コスト
化に好都合となる。
【０００６】第２の観点では、本発明は、上記構成の超
音波診断装置において、前記時分割出力手段は、前記サ
ンプリング周期に合わせたタイミングで前記パラレルデ
ータを一時的に保持して出力するラッチ回路と、前記ラ
ッチ回路の出力ビット列を複数に分割して取り出し各ビ
ット列を前記サンプリング周期より短い周期で切り替え
て出力するセレクタ回路とを有することを特徴とする超
音波診断装置を提供する。上記第２の観点による超音波
診断装置では、時分割出力手段をラッチ（latch）回路
とセレクタ回路とで構成したので、安価に構成できる。
音波診断装置において、前記時分割出力手段は、前記サ
ンプリング周期に合わせたタイミングで前記パラレルデ
ータを一時的に保持して出力するラッチ回路と、前記ラ
ッチ回路の出力ビット列を複数に分割して取り出し各ビ
ット列を前記サンプリング周期より短い周期で切り替え
て出力するセレクタ回路とを有することを特徴とする超
音波診断装置を提供する。上記第２の観点による超音波
診断装置では、時分割出力手段をラッチ（latch）回路
とセレクタ回路とで構成したので、安価に構成できる。
【０００７】第３の観点では、本発明は、上記構成の超
音波診断装置において、前記時分割出力手段は、前記サ
ンプリング周期に合わせたタイミングで前記パラレルデ
ータを書き込まれると共に該パラレルデータのビット列
を複数に分割したときの各ビット列を前記サンプリング
周期より短い周期で切り替えて読み出されるデュアルポ
ートＲＡＭ（Random Access Memory）を有することを特
徴とする超音波診断装置を提供する。上記第３の観点に
よる超音波診断装置では、時分割出力手段の機能を１つ
のデュアルポートＲＡＭにより実現可能なので、部品数
を節減できる。
音波診断装置において、前記時分割出力手段は、前記サ
ンプリング周期に合わせたタイミングで前記パラレルデ
ータを書き込まれると共に該パラレルデータのビット列
を複数に分割したときの各ビット列を前記サンプリング
周期より短い周期で切り替えて読み出されるデュアルポ
ートＲＡＭ（Random Access Memory）を有することを特
徴とする超音波診断装置を提供する。上記第３の観点に
よる超音波診断装置では、時分割出力手段の機能を１つ
のデュアルポートＲＡＭにより実現可能なので、部品数
を節減できる。
【０００８】第４の観点では、本発明は、被検体内に送
信した超音波パルスに対応する超音波エコーを受信して
受信エコー信号を生成する圧電振動子を有する超音波探
触子と、前記受信エコー信号をサンプリング周期に合わ
せたタイミングでデジタルデータに変換する複数のＡＤ
変換手段と、各ＡＤ変換手段から出力されたデジタルデ
ータを前記サンプリング周期よりも短い周期で時分割的
に切り替えて出力する時分割出力手段と、前記時分割出
力手段の出力データに基づいて元のデジタルデータを復
元する信号処理手段とを具備したことを特徴とする超音
波診装置を提供する。上記第４の観点による超音波診装
置では、複数チャンネル分の受信エコー信号をデジタル
化した各デジタルデータ（パラレルデータでも，シリア
ルデータでもよい）をＡＤ変換のサンプリング周期より
も短い周期で時分割的に切り替えて信号処理手段へ伝送
するので、伝送時間を増大させることなく、信号線の本
数を元のデジタルデータ全体のパラレルビット数よりも
少ない数に節減することが出来る。この結果、小型化
や，低コスト化に好都合となる。
信した超音波パルスに対応する超音波エコーを受信して
受信エコー信号を生成する圧電振動子を有する超音波探
触子と、前記受信エコー信号をサンプリング周期に合わ
せたタイミングでデジタルデータに変換する複数のＡＤ
変換手段と、各ＡＤ変換手段から出力されたデジタルデ
ータを前記サンプリング周期よりも短い周期で時分割的
に切り替えて出力する時分割出力手段と、前記時分割出
力手段の出力データに基づいて元のデジタルデータを復
元する信号処理手段とを具備したことを特徴とする超音
波診装置を提供する。上記第４の観点による超音波診装
置では、複数チャンネル分の受信エコー信号をデジタル
化した各デジタルデータ（パラレルデータでも，シリア
ルデータでもよい）をＡＤ変換のサンプリング周期より
も短い周期で時分割的に切り替えて信号処理手段へ伝送
するので、伝送時間を増大させることなく、信号線の本
数を元のデジタルデータ全体のパラレルビット数よりも
少ない数に節減することが出来る。この結果、小型化
や，低コスト化に好都合となる。
【０００９】
【発明の実施の形態】以下、図に示す実施の形態により
本発明をさらに詳細に説明する。なお、これにより本発
明が限定されるものではない。
本発明をさらに詳細に説明する。なお、これにより本発
明が限定されるものではない。
【００１０】図１は、本発明の第１の実施形態にかかる
超音波診断装置の要部を示す構成図である。この超音波
診断装置１００は、被検体内から超音波パルスに対応す
る超音波エコーを受信して受信エコー信号を生成する多
数の圧電振動子３１が配設された超音波探触子３０と、
いずれかの圧電振動子３１で得た受信エコー信号を選択
する電子スイッチ３２と、選択された受信エコー信号Ｓ
をパラレルデータに変換するＡＤ変換部１と、遅延回路
やＤＳＣを含む信号処理回路１０と、画像を表示するＣ
ＲＴ４０とを具備して構成されている。前記信号処理回
路１０としては、ＡＳＩＣが採用されることが多い。
超音波診断装置の要部を示す構成図である。この超音波
診断装置１００は、被検体内から超音波パルスに対応す
る超音波エコーを受信して受信エコー信号を生成する多
数の圧電振動子３１が配設された超音波探触子３０と、
いずれかの圧電振動子３１で得た受信エコー信号を選択
する電子スイッチ３２と、選択された受信エコー信号Ｓ
をパラレルデータに変換するＡＤ変換部１と、遅延回路
やＤＳＣを含む信号処理回路１０と、画像を表示するＣ
ＲＴ４０とを具備して構成されている。前記信号処理回
路１０としては、ＡＳＩＣが採用されることが多い。
【００１１】前記ＡＤ変換部１は、前記受信エコー信号
ＳをＭ（Ｍ≧２）ビットのパラレルデータＤ−に変換
するＡＤＣ２と、前記パラレルデータＤ−を一時的に
保持するラッチ回路３と、前記ラッチ回路３の出力の上
位ＰビットデータＤ−および下位ＱビットデータＤ−
の一方を選択的に出力するセレクタ（selector）回路
４とを具備している。ビット数の数値例を示せば、Ｍ＝
１０，Ｐ＝５，Ｑ＝５である。前記ＡＤＣ２のサンプリ
ングタイミングａと、前記ラッチ回路３のラッチタイミ
ングｂと、前記セレクタ回路４の切替用信号ｃは、タイ
ミング制御部５により与えられる。
ＳをＭ（Ｍ≧２）ビットのパラレルデータＤ−に変換
するＡＤＣ２と、前記パラレルデータＤ−を一時的に
保持するラッチ回路３と、前記ラッチ回路３の出力の上
位ＰビットデータＤ−および下位ＱビットデータＤ−
の一方を選択的に出力するセレクタ（selector）回路
４とを具備している。ビット数の数値例を示せば、Ｍ＝
１０，Ｐ＝５，Ｑ＝５である。前記ＡＤＣ２のサンプリ
ングタイミングａと、前記ラッチ回路３のラッチタイミ
ングｂと、前記セレクタ回路４の切替用信号ｃは、タイ
ミング制御部５により与えられる。
【００１２】前記信号処理回路１０は、前記セレクタ回
路４の出力データＤ−のうち前記上位Ｐビットデータ
Ｄ−に相当するデータを一時的に保持するラッチ回路
１１ｐと、前記下位ＱビットデータＤ−に相当するデ
ータを一時的に保持するラッチ回路１１ｑと、前記ラッ
チ回路１１ｐ，１１ｑの出力データＤ−，Ｄ−を一
時的に保持してそれをパラレルデータＤ−として出力
するラッチ回路１２とを具備している。前記ラッチ回路
１１ｐのラッチタイミングｄ１と、前記ラッチ回路１１
ｑのラッチタイミングｄ２と、前記ラッチ回路１２のラ
ッチタイミングｅは、タイミング制御部５により与えら
れる。
路４の出力データＤ−のうち前記上位Ｐビットデータ
Ｄ−に相当するデータを一時的に保持するラッチ回路
１１ｐと、前記下位ＱビットデータＤ−に相当するデ
ータを一時的に保持するラッチ回路１１ｑと、前記ラッ
チ回路１１ｐ，１１ｑの出力データＤ−，Ｄ−を一
時的に保持してそれをパラレルデータＤ−として出力
するラッチ回路１２とを具備している。前記ラッチ回路
１１ｐのラッチタイミングｄ１と、前記ラッチ回路１１
ｑのラッチタイミングｄ２と、前記ラッチ回路１２のラ
ッチタイミングｅは、タイミング制御部５により与えら
れる。
【００１３】図２は、前記超音波診断装置１００の動作
を示すタイミング図である。なお、図示の簡略化のた
め、各データの遷移時間は無視する。ＡＤ変換部１にお
いて、ＡＤＣ２は、サンプリングタイミングａすなわち
サンプリングクロックのリーディングエッジ（leading
edge）で、前記受信エコー信号ＳをパラレルデータＤ−
（＝…，Ｄ1ｎ，Ｄ1ｎ＋１，Ｄ1ｎ＋２，…）に変換
する。なお、本実施形態では、前記リーディングエッジ
は、立ち上がりエッジなので、以下、立ち上がりエッジ
と言う。サンプリング周期τは、例えば０.０５μｓで
ある。ラッチ回路３は、前記サンプリングタイミングａ
と同じラッチタイミングｂで、前記パラレルデータＤ−
を一時的に保持し、出力する。なお、前記ラッチ回路
３は、時刻ごとのビット列を後段の処理で不安定化させ
ないために設けたものなので、省略してもよい。セレク
タ回路４は、前記サンプリングクロックと同じ波形を有
する切替用信号ｃのレベルが閾値thより大きい期間に前
記ラッチ回路３の出力の上位ＰビットデータＤ−（＝
…，Ｄ2ｎ−１，Ｄ2ｎ，Ｄ2ｎ＋１，…）を選択的に出
力すると共に、前記切替用信号ｃのレベルが閾値th以下
の期間に前記ラッチ回路３の下位ＱビットデータＤ−
（＝…，Ｄ3ｎ−１，Ｄ3ｎ，Ｄ3ｎ＋１，…）を選択的
に出力する。
を示すタイミング図である。なお、図示の簡略化のた
め、各データの遷移時間は無視する。ＡＤ変換部１にお
いて、ＡＤＣ２は、サンプリングタイミングａすなわち
サンプリングクロックのリーディングエッジ（leading
edge）で、前記受信エコー信号ＳをパラレルデータＤ−
（＝…，Ｄ1ｎ，Ｄ1ｎ＋１，Ｄ1ｎ＋２，…）に変換
する。なお、本実施形態では、前記リーディングエッジ
は、立ち上がりエッジなので、以下、立ち上がりエッジ
と言う。サンプリング周期τは、例えば０.０５μｓで
ある。ラッチ回路３は、前記サンプリングタイミングａ
と同じラッチタイミングｂで、前記パラレルデータＤ−
を一時的に保持し、出力する。なお、前記ラッチ回路
３は、時刻ごとのビット列を後段の処理で不安定化させ
ないために設けたものなので、省略してもよい。セレク
タ回路４は、前記サンプリングクロックと同じ波形を有
する切替用信号ｃのレベルが閾値thより大きい期間に前
記ラッチ回路３の出力の上位ＰビットデータＤ−（＝
…，Ｄ2ｎ−１，Ｄ2ｎ，Ｄ2ｎ＋１，…）を選択的に出
力すると共に、前記切替用信号ｃのレベルが閾値th以下
の期間に前記ラッチ回路３の下位ＱビットデータＤ−
（＝…，Ｄ3ｎ−１，Ｄ3ｎ，Ｄ3ｎ＋１，…）を選択的
に出力する。
【００１４】信号処理回路１０において、ラッチ回路１
１ｐは、ラッチタイミングｄ１すなわち前記サンプリン
グクロックのトレイリングエッジで、前記出力データＤ
−のうち前記上位ＰビットデータＤ−に相当するデ
ータ（＝…，Ｄ2ｎ−１，Ｄ2 ｎ，Ｄ2ｎ＋１，Ｄ
2ｎ＋２，…）を一時的に保持し、出力する。なお、本
実施形態では、前記トレイリングエッジは、立ち下がり
エッジなので、以下、立ち下がりエッジと言う。また、
ラッチ回路１１ｑは、ラッチタイミングｄ２すなわち前
記サンプリングクロックの立ち上がりエッジで、前記下
位ＱビットデータＤ−に相当するデータ（＝…，Ｄ3
ｎ−２，Ｄ3ｎ−１，Ｄ3ｎ，Ｄ3ｎ＋１，Ｄ3ｎ＋ ２，
…）を一時的に保持し、出力する。前記出力データＤ−
のパラレルビット数Ｒは、Ｍａｘ（Ｐ，Ｑ）すなわち
Ｐ，Ｑのうち大きい方の値に等しい。ラッチ回路１２
は、ラッチタイミングｅすなわち前記サンプリングクロ
ックの立ち下がりエッジで、上位ビット側に前記ラッチ
回路１１ｐの出力データＤ−を保持すると共に下位ビ
ット側に前記ラッチ回路１１ｑの出力データＤ−を保
持し、両データをパラレル化したＭビットのパラレルデ
ータＤ−（＝…，Ｄ1 ｎ−２，Ｄ1ｎ−１，Ｄ1ｎ，Ｄ1
ｎ+1，…）を、後段回路へ送る。なお、前記パラレルデ
ータＤ−は、元のパラレルデータＤ−を復元したも
のとなる。
１ｐは、ラッチタイミングｄ１すなわち前記サンプリン
グクロックのトレイリングエッジで、前記出力データＤ
−のうち前記上位ＰビットデータＤ−に相当するデ
ータ（＝…，Ｄ2ｎ−１，Ｄ2 ｎ，Ｄ2ｎ＋１，Ｄ
2ｎ＋２，…）を一時的に保持し、出力する。なお、本
実施形態では、前記トレイリングエッジは、立ち下がり
エッジなので、以下、立ち下がりエッジと言う。また、
ラッチ回路１１ｑは、ラッチタイミングｄ２すなわち前
記サンプリングクロックの立ち上がりエッジで、前記下
位ＱビットデータＤ−に相当するデータ（＝…，Ｄ3
ｎ−２，Ｄ3ｎ−１，Ｄ3ｎ，Ｄ3ｎ＋１，Ｄ3ｎ＋ ２，
…）を一時的に保持し、出力する。前記出力データＤ−
のパラレルビット数Ｒは、Ｍａｘ（Ｐ，Ｑ）すなわち
Ｐ，Ｑのうち大きい方の値に等しい。ラッチ回路１２
は、ラッチタイミングｅすなわち前記サンプリングクロ
ックの立ち下がりエッジで、上位ビット側に前記ラッチ
回路１１ｐの出力データＤ−を保持すると共に下位ビ
ット側に前記ラッチ回路１１ｑの出力データＤ−を保
持し、両データをパラレル化したＭビットのパラレルデ
ータＤ−（＝…，Ｄ1 ｎ−２，Ｄ1ｎ−１，Ｄ1ｎ，Ｄ1
ｎ+1，…）を、後段回路へ送る。なお、前記パラレルデ
ータＤ−は、元のパラレルデータＤ−を復元したも
のとなる。
【００１５】以上の第１の実施形態にかかる超音波診断
装置１００によれば、ＡＤ変換部１が、受信エコー信号
Ｓをデジタル化したパラレルデータＤ−の上位ビット
（Ｄ−）と下位ビット（Ｄ−）を、サンプリング周
期τ／２ごとに時分割的に切り替えて信号処理回路１０
へ伝送するので、信号処理回路１０への信号線の本数を
節減することが出来る。上記数値例では、１０ビットの
パラレルデータを、上位５ビットと下位５ビットに分割
して信号処理回路１０へ伝送するので、信号処理回路１
０への信号線を５本に節減することが出来る（これに対
し、従来の信号線は１０本である）。
装置１００によれば、ＡＤ変換部１が、受信エコー信号
Ｓをデジタル化したパラレルデータＤ−の上位ビット
（Ｄ−）と下位ビット（Ｄ−）を、サンプリング周
期τ／２ごとに時分割的に切り替えて信号処理回路１０
へ伝送するので、信号処理回路１０への信号線の本数を
節減することが出来る。上記数値例では、１０ビットの
パラレルデータを、上位５ビットと下位５ビットに分割
して信号処理回路１０へ伝送するので、信号処理回路１
０への信号線を５本に節減することが出来る（これに対
し、従来の信号線は１０本である）。
【００１６】−第２の実施形態− 図３は、本発明の第２の実施形態にかかる超音波診断装
置の要部を示す構成図である。この超音波診断装置２０
０は、多数の圧電振動子３１が配設された超音波探触子
３０と、複数の圧電振動子３１で得た受信エコー信号を
同時に選択する電子スイッチ２３２と、ｊチャンネル分
のＡＤ変換部１−１，１−２，１−３，…，１−ｊと、
信号処理回路２１０と、ＣＲＴ４０とを具備して構成さ
れている。
置の要部を示す構成図である。この超音波診断装置２０
０は、多数の圧電振動子３１が配設された超音波探触子
３０と、複数の圧電振動子３１で得た受信エコー信号を
同時に選択する電子スイッチ２３２と、ｊチャンネル分
のＡＤ変換部１−１，１−２，１−３，…，１−ｊと、
信号処理回路２１０と、ＣＲＴ４０とを具備して構成さ
れている。
【００１７】前記ＡＤ変換部１−１では、ＡＤＣ２−１
が前記電子スイッチ２３２から入力された受信エコー信
号Ｓ１をサンプリング周期τに合わせたタイミングでＭ
ビットのパラレルデータＤ１に変換し、そのパラレルデ
ータＤ１を複数のビット列に分割したときの各ビット列
を前記サンプリング周期τよりも短い周期で時分割的に
切り替えて出力する。分割したビット列のビット数ｒ
は、元のパラレルビット数Ｍよりも小さい。前記ＡＤ変
換部１−１の内部構成は、上記第１の実施形態の超音波
診断装置１００におけるＡＤ変換部１の内部構成と基本
的に同じである。なお、前記ＡＤ変換部１−２〜１−ｊ
の動作は、前記ＡＤ変換部１−１の動作と同様である。
が前記電子スイッチ２３２から入力された受信エコー信
号Ｓ１をサンプリング周期τに合わせたタイミングでＭ
ビットのパラレルデータＤ１に変換し、そのパラレルデ
ータＤ１を複数のビット列に分割したときの各ビット列
を前記サンプリング周期τよりも短い周期で時分割的に
切り替えて出力する。分割したビット列のビット数ｒ
は、元のパラレルビット数Ｍよりも小さい。前記ＡＤ変
換部１−１の内部構成は、上記第１の実施形態の超音波
診断装置１００におけるＡＤ変換部１の内部構成と基本
的に同じである。なお、前記ＡＤ変換部１−２〜１−ｊ
の動作は、前記ＡＤ変換部１−１の動作と同様である。
【００１８】前記信号処理回路２１０では、前記ＡＤ変
換部１−１，…，１−ｊの出力ビット列に基づいて元の
パラレルデータＤ１，Ｄ２，…，Ｄｊを復元し、その復
元データを後段回路へ送る。なお、前記信号処理回路２
１０の構成は、前記信号処理回路１０と基本的に同じで
ある。
換部１−１，…，１−ｊの出力ビット列に基づいて元の
パラレルデータＤ１，Ｄ２，…，Ｄｊを復元し、その復
元データを後段回路へ送る。なお、前記信号処理回路２
１０の構成は、前記信号処理回路１０と基本的に同じで
ある。
【００１９】以上の第２の実施形態にかかる超音波診断
装置２００によれば、複数の受信エコー信号Ｓ１，Ｓ
２，…，Ｓｊに対応するパラレルデータを同時に信号処
理回路２１０へ伝送する場合にも、信号処理回路２１０
への信号線の本数を節減することが出来る。例えば、チ
ャンネル数ｊ＝４で，１チャンネル分の受信エコー信号
に対応するパラレルビット数Ｍ＝１０のとき、各チャン
ネルのデータを４ビット，３ビット，３ビットに３分割
して時分割的に伝送することで、信号処理回路２１０へ
の信号線を１６（＝４×４）本に節減することが出来る
（これに対し、従来の信号線は４０本である）。
装置２００によれば、複数の受信エコー信号Ｓ１，Ｓ
２，…，Ｓｊに対応するパラレルデータを同時に信号処
理回路２１０へ伝送する場合にも、信号処理回路２１０
への信号線の本数を節減することが出来る。例えば、チ
ャンネル数ｊ＝４で，１チャンネル分の受信エコー信号
に対応するパラレルビット数Ｍ＝１０のとき、各チャン
ネルのデータを４ビット，３ビット，３ビットに３分割
して時分割的に伝送することで、信号処理回路２１０へ
の信号線を１６（＝４×４）本に節減することが出来る
（これに対し、従来の信号線は４０本である）。
【００２０】−第３の実施形態− 図４は、本発明の第３の実施形態にかかる超音波診断装
置の要部を示す構成図である。この超音波診断装置３０
０は、上記第１の実施形態にかかる超音波診断装置１０
０（図１参照）のラッチ回路３およびセレクタ回路４に
代えて、デュアルポートＲＡＭ３０３を具備している。
また、前記超音波診断装置１００のラッチ回路１１ｐ，
１１ｑおよびラッチ回路１２に代えて、デュアルポート
ＲＡＭ３１１を具備している。前記デュアルポートＲＡ
Ｍ３０３への書込タイミングｂ’は、上記第１の実施形
態にかかるラッチタイミングｂ（図２参照）と同じであ
り、読出タイミングｃ’は上記第１の実施形態の切替用
信号ｃによる切り替えタイミングと同じである。前記デ
ュアルポートＲＡＭ３１１への書込タイミングｄ１’，
ｄ２’は、上記第１の実施形態にかかるラッチタイミン
グｄ１，ｄ２と同じであり、読出タイミングｅ’はラッ
チタイミングｅと同じである。以上の第３の実施形態に
かかる超音波診断装置３００によれば、デュアルポート
ＲＡＭ３０３，３１１を採用することで、部品数を節減
できる。
置の要部を示す構成図である。この超音波診断装置３０
０は、上記第１の実施形態にかかる超音波診断装置１０
０（図１参照）のラッチ回路３およびセレクタ回路４に
代えて、デュアルポートＲＡＭ３０３を具備している。
また、前記超音波診断装置１００のラッチ回路１１ｐ，
１１ｑおよびラッチ回路１２に代えて、デュアルポート
ＲＡＭ３１１を具備している。前記デュアルポートＲＡ
Ｍ３０３への書込タイミングｂ’は、上記第１の実施形
態にかかるラッチタイミングｂ（図２参照）と同じであ
り、読出タイミングｃ’は上記第１の実施形態の切替用
信号ｃによる切り替えタイミングと同じである。前記デ
ュアルポートＲＡＭ３１１への書込タイミングｄ１’，
ｄ２’は、上記第１の実施形態にかかるラッチタイミン
グｄ１，ｄ２と同じであり、読出タイミングｅ’はラッ
チタイミングｅと同じである。以上の第３の実施形態に
かかる超音波診断装置３００によれば、デュアルポート
ＲＡＭ３０３，３１１を採用することで、部品数を節減
できる。
【００２１】−第４の実施形態− 図５は、本発明の第４の実施形態にかかる超音波診断装
置の要部を示す構成図である。この超音波診断装置４０
０は、多数の圧電振動子３１が配設された超音波探触子
３０と、２つの圧電振動子３１で得た受信エコー信号Ｓ
１，Ｓ２を同時に選択する電子スイッチ４３２と、２チ
ャンネル分のＡＤ変換部４０１と、信号処理回路４１０
と、ＣＲＴ４０とを具備して構成されている。
置の要部を示す構成図である。この超音波診断装置４０
０は、多数の圧電振動子３１が配設された超音波探触子
３０と、２つの圧電振動子３１で得た受信エコー信号Ｓ
１，Ｓ２を同時に選択する電子スイッチ４３２と、２チ
ャンネル分のＡＤ変換部４０１と、信号処理回路４１０
と、ＣＲＴ４０とを具備して構成されている。
【００２２】前記ＡＤ変換部４０１は、前記受信エコー
信号Ｓ１をデジタルデータ（パラレルデータでも，シリ
アルデータでもよい）Ｄ１−に変換するＡＤＣ２−１
と、前記デジタルデータＤ１−を一時的に保持するラ
ッチ回路３−１と、前記受信エコー信号Ｓ２をデジタル
データに変換するＡＤＣ２−２と、前記デジタルデータ
Ｄ２−を一時的に保持するラッチ回路３−２と、前記
ラッチ回路３−１の出力データＤ１−および前記ラッ
チ回路３−２の出力データＤ２−の一方を選択的に出
力するセレクタ回路４０４とを具備している。前記ＡＤ
Ｃ２−１，２−２のサンプリングタイミングａと、前記
ラッチ回路３−１，３−２のラッチタイミングｂと、前
記セレクタ回路４０４の切替用信号ｃは、上記第１の実
施形態にかかる超音波診断装置１００のサンプリングタ
イミングａ，ラッチタイミングｂ，切替用信号ｃ（図２
参照）と同じである。
信号Ｓ１をデジタルデータ（パラレルデータでも，シリ
アルデータでもよい）Ｄ１−に変換するＡＤＣ２−１
と、前記デジタルデータＤ１−を一時的に保持するラ
ッチ回路３−１と、前記受信エコー信号Ｓ２をデジタル
データに変換するＡＤＣ２−２と、前記デジタルデータ
Ｄ２−を一時的に保持するラッチ回路３−２と、前記
ラッチ回路３−１の出力データＤ１−および前記ラッ
チ回路３−２の出力データＤ２−の一方を選択的に出
力するセレクタ回路４０４とを具備している。前記ＡＤ
Ｃ２−１，２−２のサンプリングタイミングａと、前記
ラッチ回路３−１，３−２のラッチタイミングｂと、前
記セレクタ回路４０４の切替用信号ｃは、上記第１の実
施形態にかかる超音波診断装置１００のサンプリングタ
イミングａ，ラッチタイミングｂ，切替用信号ｃ（図２
参照）と同じである。
【００２３】前記信号処理回路４１０は、前記セレクタ
回路４０４の出力データＤ−のうち前記デジタルデー
タＤ１−に相当するデータを一時的に保持するラッチ
回路１１−１と、前記デジタルデータＤ２−に相当す
るデータを一時的に保持するラッチ回路１１−２と、前
記ラッチ回路１１−１の出力データＤ１−および前記
ラッチ回路１１−２の出力データＤ２−を一時的に保
持してそれぞれＤ１−，Ｄ２−として出力するラッ
チ回路４１２とを具備している。前記ラッチ回路１１−
１のラッチタイミングｄ１と，前記ラッチ回路１１−２
のラッチタイミングｄ２と，前記ラッチ回路４１２のラ
ッチタイミングｅは、上記第１の実施形態にかかる超音
波診断装置１００のラッチタイミングｄ１，ｄ２，ｅと
同じである。
回路４０４の出力データＤ−のうち前記デジタルデー
タＤ１−に相当するデータを一時的に保持するラッチ
回路１１−１と、前記デジタルデータＤ２−に相当す
るデータを一時的に保持するラッチ回路１１−２と、前
記ラッチ回路１１−１の出力データＤ１−および前記
ラッチ回路１１−２の出力データＤ２−を一時的に保
持してそれぞれＤ１−，Ｄ２−として出力するラッ
チ回路４１２とを具備している。前記ラッチ回路１１−
１のラッチタイミングｄ１と，前記ラッチ回路１１−２
のラッチタイミングｄ２と，前記ラッチ回路４１２のラ
ッチタイミングｅは、上記第１の実施形態にかかる超音
波診断装置１００のラッチタイミングｄ１，ｄ２，ｅと
同じである。
【００２４】以上の第４の実施形態にかかる超音波診断
装置４００によれば、ＡＤＣ２−１，２−２で変換され
た２チャンネル（＝２×ｍビット，ただし、ｍ≧１）分
のデジタルデータＤ１−，Ｄ２−を、１チャンネル
分のビット数（＝ｍ）で信号処理回路４１０へ伝送する
ことで、信号処理回路４１０への信号線の本数を従来の
１／２に節減することが出来る。
装置４００によれば、ＡＤＣ２−１，２−２で変換され
た２チャンネル（＝２×ｍビット，ただし、ｍ≧１）分
のデジタルデータＤ１−，Ｄ２−を、１チャンネル
分のビット数（＝ｍ）で信号処理回路４１０へ伝送する
ことで、信号処理回路４１０への信号線の本数を従来の
１／２に節減することが出来る。
【００２５】
【発明の効果】本発明の超音波診断装置によれば、超音
波探触子の圧電振動子で得た受信エコー信号をデジタル
化したデータを少ない信号線数で信号処理手段に伝送可
能なので、配線および信号処理手段の小型化・コストダ
ウンを実現できるようになる。
波探触子の圧電振動子で得た受信エコー信号をデジタル
化したデータを少ない信号線数で信号処理手段に伝送可
能なので、配線および信号処理手段の小型化・コストダ
ウンを実現できるようになる。
【図１】第１の実施形態にかかる超音波診断装置の要部
を示す構成図である。
を示す構成図である。
【図２】図１の超音波診断装置の動作を示すタイミング
図である。
図である。
【図３】第２の実施形態にかかる超音波診断装置の要部
を示す構成図である。
を示す構成図である。
【図４】第３の実施形態にかかる超音波診断装置の要部
を示す構成図である。
を示す構成図である。
【図５】第４の実施形態にかかる超音波診断装置の要部
を示す構成図である。
を示す構成図である。
【図６】従来の超音波診断装置の一例の要部を示す構成
図である。
図である。
【図７】従来の超音波診断装置の他例の要部を示す構成
図である。
図である。
１００，２００，３００，４００ 超音波診断装置 １，１−１，１−２，…１−ｊ ＡＤ変換部 ３０１，４０１ ＡＤ変換部 ２，２−１，２−２，…，２−ｊ ＡＤＣ ３，３−１，３−２，１１ｐ，１１ｑ ラッチ回路 １１−１，１１−２，１２，４１２ ラッチ回路 ４，４０４ セレクタ回路 ５，２０５，３０５ タイミング制御
部 １０，２１０，３１０，４１０ 信号処理回路 ３０ 超音波探触子 ３１ 圧電振動子 ３２，２３２，４３２ 電子スイッチ ４０ ＣＲＴ ３０３，３１１ デュアルポート
ＲＡＭ
部 １０，２１０，３１０，４１０ 信号処理回路 ３０ 超音波探触子 ３１ 圧電振動子 ３２，２３２，４３２ 電子スイッチ ４０ ＣＲＴ ３０３，３１１ デュアルポート
ＲＡＭ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲玉 充善 東京都日野市旭ケ丘４丁目７番地の127 ジーイー横河メディカルシステム株式会社 内 Ｆターム(参考） 4C301 AA02 EE15 GB02 HH33 JA17 JB03 JB06 JB50 LL04
Claims (4)
- 【請求項１】 被検体内に送信した超音波パルスに対応
する超音波エコーを受信して受信エコー信号を生成する
圧電振動子を有する超音波探触子と、前記受信エコー信
号をサンプリング周期に合わせたタイミングでパラレル
データに変換するＡＤ変換手段と、前記ＡＤ変換手段か
ら同時刻に出力されたパラレルデータを複数のビット列
に分割し各ビット列を前記サンプリング周期よりも短い
周期で時分割的に切り替えて出力する時分割出力手段
と、前記時分割出力手段の出力ビット列に基づいて元の
パラレルデータを復元する信号処理手段とを具備したこ
とを特徴とする超音波診断装置。 - 【請求項２】 請求項１に記載の超音波診断装置におい
て、前記時分割出力手段は、前記サンプリング周期に合
わせたタイミングで前記パラレルデータを一時的に保持
して出力するラッチ回路と、前記ラッチ回路の出力ビッ
ト列を複数に分割して取り出し各ビット列を前記サンプ
リング周期より短い周期で切り替えて出力するセレクタ
回路とを有することを特徴とする超音波診断装置。 - 【請求項３】 請求項１に記載の超音波診断装置におい
て、前記時分割出力手段は、前記サンプリング周期に合
わせたタイミングで前記パラレルデータを書き込まれる
と共に該パラレルデータのビット列を複数に分割したと
きの各ビット列を前記サンプリング周期より短い周期で
切り替えて読み出されるデュアルポートＲＡＭを有する
ことを特徴とする超音波診断装置。 - 【請求項４】 被検体内に送信した超音波パルスに対応
する超音波エコーを受信して受信エコー信号を生成する
圧電振動子を有する超音波探触子と、前記受信エコー信
号をサンプリング周期に合わせたタイミングでデジタル
データに変換する複数のＡＤ変換手段と、各ＡＤ変換手
段から出力されたデジタルデータを前記サンプリング周
期よりも短い周期で時分割的に切り替えて出力する時分
割出力手段と、前記時分割出力手段の出力データに基づ
いて元のデジタルデータを復元する信号処理手段とを具
備したことを特徴とする超音波診装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006005A JP4583612B2 (ja) | 2001-01-15 | 2001-01-15 | 超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006005A JP4583612B2 (ja) | 2001-01-15 | 2001-01-15 | 超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209886A true JP2002209886A (ja) | 2002-07-30 |
| JP4583612B2 JP4583612B2 (ja) | 2010-11-17 |
Family
ID=18873963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006005A Expired - Fee Related JP4583612B2 (ja) | 2001-01-15 | 2001-01-15 | 超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4583612B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117360B2 (en) | 2006-09-15 | 2012-02-14 | Mitsubishi Electric Corporation | On-vehicle electronic control device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114791A (ja) * | 1993-10-18 | 1995-05-02 | Fuji Electric Co Ltd | デュアルポートメモリのアクセス回路 |
| JPH07260754A (ja) * | 1994-03-23 | 1995-10-13 | Tokimec Inc | 超音波探傷装置 |
| JP2000325350A (ja) * | 1999-05-20 | 2000-11-28 | Olympus Optical Co Ltd | 超音波診断装置 |
-
2001
- 2001-01-15 JP JP2001006005A patent/JP4583612B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114791A (ja) * | 1993-10-18 | 1995-05-02 | Fuji Electric Co Ltd | デュアルポートメモリのアクセス回路 |
| JPH07260754A (ja) * | 1994-03-23 | 1995-10-13 | Tokimec Inc | 超音波探傷装置 |
| JP2000325350A (ja) * | 1999-05-20 | 2000-11-28 | Olympus Optical Co Ltd | 超音波診断装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117360B2 (en) | 2006-09-15 | 2012-02-14 | Mitsubishi Electric Corporation | On-vehicle electronic control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4583612B2 (ja) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862592B2 (ja) | ディスプレイ装置 | |
| KR960018657A (ko) | 픽셀 구동 회로 | |
| US6791483B2 (en) | Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system | |
| JP3461483B2 (ja) | データ転送方法及び装置 | |
| JP4484103B2 (ja) | イメージセンサ | |
| JP2002209886A (ja) | 超音波診断装置 | |
| US20050024247A1 (en) | Analog-to-digital interfacing device and method of analog-to-digital interfacing | |
| KR19980042000A (ko) | 직병렬 데이터 변환기 | |
| KR100200736B1 (ko) | 마이콤 인터페이스 장치 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JP2985181B2 (ja) | 多重変換装置 | |
| US6573852B2 (en) | Analog-to-digital conversion system | |
| JP2006129951A (ja) | 受信ビームフォーマ半導体集積回路 | |
| KR970051649A (ko) | 피디피(pdp) 디스플레이 장치의 메모리장치 | |
| JPH0990896A (ja) | 表示器の駆動回路 | |
| JPS60180338A (ja) | 並直列変換方式 | |
| KR100518609B1 (ko) | 하나의 아날로그-디지털 변환기를 사용하는 멀티 포트인터페이스 장치 및 멀티 펑션 인터페이싱 방법 | |
| KR100242692B1 (ko) | 펄스 부호 변조 데이터 입력 장치 | |
| JPH06243695A (ja) | ピークホールド装置 | |
| JP2001282186A (ja) | Ｌｅｄ表示装置 | |
| JPH088756A (ja) | 高速シリアル伝送法及び装置 | |
| KR920007488B1 (ko) | 범용신호 송수신 회로팩의 r2/mfc/dtmf/cct 겸용 신호 수신회로 | |
| KR950008484B1 (ko) | 아날로그 디지탈 컨버터 | |
| JPH06188734A (ja) | 複数個の受け取られたアナログ信号を複数個の出力ディジタル信号に変換するための装置および変換の速度を増大させるためのシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4583612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |