JPH07288361A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JPH07288361A JPH07288361A JP6078270A JP7827094A JPH07288361A JP H07288361 A JPH07288361 A JP H07288361A JP 6078270 A JP6078270 A JP 6078270A JP 7827094 A JP7827094 A JP 7827094A JP H07288361 A JPH07288361 A JP H07288361A
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- forming
- compound semiconductor
- groove
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/095—Laser devices
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザの電流阻止層の段切れを防止す
る。 【構成】 化合物半導体結晶５の表面をマスクで被覆し
て第１のエッチング処理により半導体基板２に至る溝
８，８を形成する。溝８及びその間の化合物半導体結晶
５の上面４ａを被覆して第２のエッチング処理により被
覆箇所以外の化合物半導体結晶５の表面を薄く形成す
る。次に溝８からその外側にかけて電流阻止層１０，１
１を更に液相エピタキシャル成長させる半導体レーザ及
びその製造方法。
る。 【構成】 化合物半導体結晶５の表面をマスクで被覆し
て第１のエッチング処理により半導体基板２に至る溝
８，８を形成する。溝８及びその間の化合物半導体結晶
５の上面４ａを被覆して第２のエッチング処理により被
覆箇所以外の化合物半導体結晶５の表面を薄く形成す
る。次に溝８からその外側にかけて電流阻止層１０，１
１を更に液相エピタキシャル成長させる半導体レーザ及
びその製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、光通信システムやバー
コードリーダ等に使用される半導体レーザ及びその製造
方法に関する。
コードリーダ等に使用される半導体レーザ及びその製造
方法に関する。
【０００２】
【従来の技術】例えば、従来の半導体レーザの製造方法
の一例を示すと、図９に示すように、まずクラッド層と
なるＩｎＰのＮ型半導体基板２上にＩｎＧａＡｓＰの活
性層３を成長させた後、この上にクラッド層であるＰ−
ＩｎＰをさらに成長させて化合物半導体結晶５を構成す
る。
の一例を示すと、図９に示すように、まずクラッド層と
なるＩｎＰのＮ型半導体基板２上にＩｎＧａＡｓＰの活
性層３を成長させた後、この上にクラッド層であるＰ−
ＩｎＰをさらに成長させて化合物半導体結晶５を構成す
る。
【０００３】次に、この化合物半導体結晶５の半導体層
４の上面にレジスト膜、例えばフォトレジスト（以下
「ＰＲ」という）６を塗布し、露光後現像処理して所定
部位に窓６ａを形成する。この化合物半導体結晶５をエ
ッチング液に浸し、図１０に示すように、窓６ａより露
出した半導体層４等を浸食させる。こうして一対のスト
ライプ状溝８，８を形成し、隣接する溝８，８の間に発
光部形成予定領域を形成すると共に溝８の両外側エッジ
部９より外と分離する。
４の上面にレジスト膜、例えばフォトレジスト（以下
「ＰＲ」という）６を塗布し、露光後現像処理して所定
部位に窓６ａを形成する。この化合物半導体結晶５をエ
ッチング液に浸し、図１０に示すように、窓６ａより露
出した半導体層４等を浸食させる。こうして一対のスト
ライプ状溝８，８を形成し、隣接する溝８，８の間に発
光部形成予定領域を形成すると共に溝８の両外側エッジ
部９より外と分離する。
【０００４】さらに、図１１に示すように、溝８及びそ
の両外側に、ＩｎＰのＰ型電流阻止層１０及びＩｎＰの
Ｎ型電流阻止層１１をさらに液相にてエピタキシャル成
長させて第２電流阻止層１３を形成する。この上方に保
護膜としてＩｎＰのＰ型上部クラッド層１４及びＩｎＧ
ａＡｓＰのＰ型キャップ層１５を液相エピタキシャル成
長させて半導体レーザ１６を完成させている。
の両外側に、ＩｎＰのＰ型電流阻止層１０及びＩｎＰの
Ｎ型電流阻止層１１をさらに液相にてエピタキシャル成
長させて第２電流阻止層１３を形成する。この上方に保
護膜としてＩｎＰのＰ型上部クラッド層１４及びＩｎＧ
ａＡｓＰのＰ型キャップ層１５を液相エピタキシャル成
長させて半導体レーザ１６を完成させている。
【０００５】こうして完成された半導体レーザ１６は、
溝８，８の両外側のＰ型クラッド層４と溝８，８の間に
挟まれた中間クラッド層４ａとが同じ厚みとなってい
る。
溝８，８の両外側のＰ型クラッド層４と溝８，８の間に
挟まれた中間クラッド層４ａとが同じ厚みとなってい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体レーザ及びその製造方法では、溝を形成
した後に溝から両側方にかけて電流阻止層を液相エピタ
キシャル成長させると、電流阻止層を構成するＩｎＰの
Ｐ型電流阻止層及びＩｎＰのＮ型電流阻止層の溝の外側
エッジ部での厚みが薄くなり段切れが発生するおそれが
生じ、又、電流阻止層の抵抗値が低下して電流が流れ易
くなり、活性層に流れる電流が減少する。したがって、
かかる従来方法によって製造した本発明の半導体レーザ
の歩留まりは一定値以上に向上されず、電流阻止層に段
切れが生じている場合は電流のリークによる誤作動によ
り信頼性を損なうという問題点があった。
た従来の半導体レーザ及びその製造方法では、溝を形成
した後に溝から両側方にかけて電流阻止層を液相エピタ
キシャル成長させると、電流阻止層を構成するＩｎＰの
Ｐ型電流阻止層及びＩｎＰのＮ型電流阻止層の溝の外側
エッジ部での厚みが薄くなり段切れが発生するおそれが
生じ、又、電流阻止層の抵抗値が低下して電流が流れ易
くなり、活性層に流れる電流が減少する。したがって、
かかる従来方法によって製造した本発明の半導体レーザ
の歩留まりは一定値以上に向上されず、電流阻止層に段
切れが生じている場合は電流のリークによる誤作動によ
り信頼性を損なうという問題点があった。
【０００７】本発明は、このような事情に鑑みて提案さ
れたもので、電流阻止層の段切れが生じ易い溝の両外側
の化合物半導体結晶の高さを中間クラッド層よりも低く
形成し、溝の両外側かけてＩｎＰのＰ型電流阻止層及び
ＩｎＰのＮ型電流阻止層を所定の厚みに形成した半導体
レーザ及びその製造方法を提供することを目的としてい
る。
れたもので、電流阻止層の段切れが生じ易い溝の両外側
の化合物半導体結晶の高さを中間クラッド層よりも低く
形成し、溝の両外側かけてＩｎＰのＰ型電流阻止層及び
ＩｎＰのＮ型電流阻止層を所定の厚みに形成した半導体
レーザ及びその製造方法を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】本発明の半導体レーザの
製造方法は、前述した課題を解決し且つ上述した目的を
達成するために、化合物半導体結晶又は化合物半導体基
板表面を選択的に除去して所定深さの一対のストライプ
状溝を形成し、両溝の外側を選択的に所定深さまで除去
し、両溝の間の表面に対し段差を設ける工程と、その後
上述した溝を含んで外側に液相エピタキシャル法による
埋め込み成長により所定厚の電流阻止層を形成する工程
とを含むことを特徴としている。
製造方法は、前述した課題を解決し且つ上述した目的を
達成するために、化合物半導体結晶又は化合物半導体基
板表面を選択的に除去して所定深さの一対のストライプ
状溝を形成し、両溝の外側を選択的に所定深さまで除去
し、両溝の間の表面に対し段差を設ける工程と、その後
上述した溝を含んで外側に液相エピタキシャル法による
埋め込み成長により所定厚の電流阻止層を形成する工程
とを含むことを特徴としている。
【０００９】例えば、本発明の半導体レーザの製造方法
は、化合物半導体基板上に活性層を含む複数の半導体層
を積層して化合物半導体結晶を形成した後、上述した化
合物半導体結晶表面を選択的に除去して所定深さの一対
のストライプ状溝を形成し、溝間に発光部形成予定領域
を形成する工程と、両溝の外側部分表面を選択的に所定
深さまで除去し、発光部形成予定領域表面に対し段差を
設ける工程と、上述した溝を含んで外側部分に液相エピ
タキシャル法による埋め込み成長により所定厚の電流阻
止層を形成する工程とを含むことを特徴としている。
は、化合物半導体基板上に活性層を含む複数の半導体層
を積層して化合物半導体結晶を形成した後、上述した化
合物半導体結晶表面を選択的に除去して所定深さの一対
のストライプ状溝を形成し、溝間に発光部形成予定領域
を形成する工程と、両溝の外側部分表面を選択的に所定
深さまで除去し、発光部形成予定領域表面に対し段差を
設ける工程と、上述した溝を含んで外側部分に液相エピ
タキシャル法による埋め込み成長により所定厚の電流阻
止層を形成する工程とを含むことを特徴としている。
【００１０】あるいは、本発明の半導体レーザの製造方
法は、化合物半導体基板表面を選択的に除去して所定深
さの一対のストライプ状溝を形成し、溝間及び発光部形
成予定領域を形成する工程と、両溝の外側表面を選択的
に所定深さまで除去し、活性層形成予定領域表面に対し
段差を設ける工程と、上述した発光部形成予定領域上に
活性層を形成し、且つ、上述した溝を含んで外側に液相
エピタキシャル法による埋め込み成長により所定厚の電
流阻止層を形成する工程とを含むことを特徴としてい
る。
法は、化合物半導体基板表面を選択的に除去して所定深
さの一対のストライプ状溝を形成し、溝間及び発光部形
成予定領域を形成する工程と、両溝の外側表面を選択的
に所定深さまで除去し、活性層形成予定領域表面に対し
段差を設ける工程と、上述した発光部形成予定領域上に
活性層を形成し、且つ、上述した溝を含んで外側に液相
エピタキシャル法による埋め込み成長により所定厚の電
流阻止層を形成する工程とを含むことを特徴としてい
る。
【００１１】また、本発明の半導体レーザは、化合物結
晶表面又は化合物半導体基板表面を選択的に除去して形
成した一対のストライプ状溝と、上述した溝間に形成さ
れた、発光部形成予定領域と、上述した溝の両外側に上
述した発光部形成予定領域の表面に対し段差を設けた下
地に対し、上述した溝を含んで外側に形成した所定厚の
電流阻止層とを具備したことを特徴としている。
晶表面又は化合物半導体基板表面を選択的に除去して形
成した一対のストライプ状溝と、上述した溝間に形成さ
れた、発光部形成予定領域と、上述した溝の両外側に上
述した発光部形成予定領域の表面に対し段差を設けた下
地に対し、上述した溝を含んで外側に形成した所定厚の
電流阻止層とを具備したことを特徴としている。
【００１２】
【作用】化合物半導体結晶又は化合物半導体基板表面の
所定箇所を被覆して、第１のエッチング処理を施し一対
のストライプ状溝を形成する。この溝及び溝間の化合物
結晶等の上面を被覆して第２のエッチング処理を施し、
被覆箇所以外の化合物結晶等の上面を被覆箇所よりも薄
く形成して段差を設ける。
所定箇所を被覆して、第１のエッチング処理を施し一対
のストライプ状溝を形成する。この溝及び溝間の化合物
結晶等の上面を被覆して第２のエッチング処理を施し、
被覆箇所以外の化合物結晶等の上面を被覆箇所よりも薄
く形成して段差を設ける。
【００１３】この化合物半導体結晶の上面に液相エピタ
キシャル成長させた電流阻止層の厚さは従来よりも溝の
外側エッジ部で厚く形成される。
キシャル成長させた電流阻止層の厚さは従来よりも溝の
外側エッジ部で厚く形成される。
【００１４】
【実施例】次に本発明の第１実施例を図１乃至図４に基
づいて説明する。なお、各図中、図９乃至図１１におけ
る相応構成部分には同一符号を付して説明を簡略する。
この半導体レーザの製造方法は、図９に示すように、ク
ラッド層となるＩｎＰのＮ型半導体基板２の上にＩｎＧ
ａＡｓＰの活性層３及び（ＩｎＰのＰ型クラッド層）４
を順次エピタキシャル成長させて従来例と同様に化合物
半導体結晶５を形成する。次に、図１０に示すように、
この化合物半導体結晶５の上面所定箇所をレジスト膜６
で被覆した状態で第１のエッチング処理を施す。こうし
て、図１に示すように、Ｐ型クラッド層４から前述した
活性層３及びＮ型半導体基板２に至るストライプ状溝
８，８を形成し、隣接する溝８，８の間に発光領域とな
る活性層３ａ及び中間クラッド層４ａを含む発光部形成
予定領域２４を形成する。以上は、従来の製造方法とほ
とんど同様である。
づいて説明する。なお、各図中、図９乃至図１１におけ
る相応構成部分には同一符号を付して説明を簡略する。
この半導体レーザの製造方法は、図９に示すように、ク
ラッド層となるＩｎＰのＮ型半導体基板２の上にＩｎＧ
ａＡｓＰの活性層３及び（ＩｎＰのＰ型クラッド層）４
を順次エピタキシャル成長させて従来例と同様に化合物
半導体結晶５を形成する。次に、図１０に示すように、
この化合物半導体結晶５の上面所定箇所をレジスト膜６
で被覆した状態で第１のエッチング処理を施す。こうし
て、図１に示すように、Ｐ型クラッド層４から前述した
活性層３及びＮ型半導体基板２に至るストライプ状溝
８，８を形成し、隣接する溝８，８の間に発光領域とな
る活性層３ａ及び中間クラッド層４ａを含む発光部形成
予定領域２４を形成する。以上は、従来の製造方法とほ
とんど同様である。
【００１５】次に本実施例では、図２に示すように、中
間クラッド層４ａ及び上述した溝８，８と若干のその外
側表面を、第２のレジスト膜１６によって被覆した状態
で第２のエッチング処理を施す。この処理により図１に
示す溝８，８の両外側エッジ部９，９より外側のクラッ
ド層４を完全に除去あるいは小量残る程度にエッチング
して、発光部形成予定領域２４の表面に対し段差ｈを形
成し、溝８，８の両外側エッジ部９ａ，９ａを中間クラ
ッド４ａよりも低く形成する。
間クラッド層４ａ及び上述した溝８，８と若干のその外
側表面を、第２のレジスト膜１６によって被覆した状態
で第２のエッチング処理を施す。この処理により図１に
示す溝８，８の両外側エッジ部９，９より外側のクラッ
ド層４を完全に除去あるいは小量残る程度にエッチング
して、発光部形成予定領域２４の表面に対し段差ｈを形
成し、溝８，８の両外側エッジ部９ａ，９ａを中間クラ
ッド４ａよりも低く形成する。
【００１６】次に、図３に示すように、第２のレジスト
膜１６を除去した後に、図４に示すように、溝８，８上
からその両外側にかけて、ＩｎＰのＰ型電流阻止層１０
及びＩｎＰのＮ型電流阻止層１１を液相エピタキシャル
法にて埋め込み成長させて電流阻止層１３’を形成し、
最後にＩｎＰのＰ型上部クラッド層１４及びＩｎＧａＡ
ｓＰのＰ型キャップ層１５を成長させて半導体レーザ２
０を完成させる。
膜１６を除去した後に、図４に示すように、溝８，８上
からその両外側にかけて、ＩｎＰのＰ型電流阻止層１０
及びＩｎＰのＮ型電流阻止層１１を液相エピタキシャル
法にて埋め込み成長させて電流阻止層１３’を形成し、
最後にＩｎＰのＰ型上部クラッド層１４及びＩｎＧａＡ
ｓＰのＰ型キャップ層１５を成長させて半導体レーザ２
０を完成させる。
【００１７】この方法によれば、溝８，８の両外側エッ
ジ部９ａ，９ａがＰ型中間クラッド層４ａより段差ｈ分
だけ低く形成できる。そのため、埋め込み成長させたＩ
ｎＰのＰ型電流阻止層１０及びＩｎＰのＮ型電流阻止層
１１の厚みが溝８，８の両外側エッジ部９ａ，９ａで極
端に薄くなるおそれが少なくなる。
ジ部９ａ，９ａがＰ型中間クラッド層４ａより段差ｈ分
だけ低く形成できる。そのため、埋め込み成長させたＩ
ｎＰのＰ型電流阻止層１０及びＩｎＰのＮ型電流阻止層
１１の厚みが溝８，８の両外側エッジ部９ａ，９ａで極
端に薄くなるおそれが少なくなる。
【００１８】次に図５乃至図８に基づいて第２実施例を
説明する。この半導体レーザの製造方法は、図５に示す
ように、例えばクラッド層となるＮ型ＩｎＰとなる化合
物半導体基板２５の上面所定箇所をレジスト膜６で被覆
した状態で第１のエッチング処理を施して溝２８，２８
を形成し、溝２８，２８の間に発光部形成予定領域２４
ａを形成する。
説明する。この半導体レーザの製造方法は、図５に示す
ように、例えばクラッド層となるＮ型ＩｎＰとなる化合
物半導体基板２５の上面所定箇所をレジスト膜６で被覆
した状態で第１のエッチング処理を施して溝２８，２８
を形成し、溝２８，２８の間に発光部形成予定領域２４
ａを形成する。
【００１９】次に、この溝２８及び溝２８，２８によっ
て挟まれた発光部形成予定領域２４ａを、図６に示すよ
うに第２のレジスト膜１６によって被覆した状態で第２
のエッチング処理を施す。こうして、発光部形成予定領
域２４ａ表面に対し、図７に示すように段差ｈを設け、
溝２８の外側を上述した発光部形成予定領域２４ａより
も低く形成する。
て挟まれた発光部形成予定領域２４ａを、図６に示すよ
うに第２のレジスト膜１６によって被覆した状態で第２
のエッチング処理を施す。こうして、発光部形成予定領
域２４ａ表面に対し、図７に示すように段差ｈを設け、
溝２８の外側を上述した発光部形成予定領域２４ａより
も低く形成する。
【００２０】さらに、図８に示すように、上述した溝２
８，２８および両外側エッジ部２９ａ，２９ａに、Ｉｎ
ＰのＰ型電流阻止層１０を液相エピタキシャル法で成長
させ、このＩｎＰのＰ型電流阻止層１０及び溝２８，２
８によって挟まれた発光部形成予定領域２４ａの表面上
にＩｎＧａＡｓＰの活性層１２を成長させる。
８，２８および両外側エッジ部２９ａ，２９ａに、Ｉｎ
ＰのＰ型電流阻止層１０を液相エピタキシャル法で成長
させ、このＩｎＰのＰ型電流阻止層１０及び溝２８，２
８によって挟まれた発光部形成予定領域２４ａの表面上
にＩｎＧａＡｓＰの活性層１２を成長させる。
【００２１】最後に、適切な過飽和度を選択して溝２
８，２８によって挟まれた発光部形成予定領域２４ａに
形成されたＩｎＧａＡｓＰの活性層１２上を除き更にＩ
ｎＰのＮ型電流阻止層１１を液相エピタキシャル法で埋
め込み成長させ、この上にＩｎＰのＰ型上部クラッド層
１４及びＩｎＧａＡｓＰのＰ型キャップ層１５を成長さ
せて半導体レーザ３０を完成させる。
８，２８によって挟まれた発光部形成予定領域２４ａに
形成されたＩｎＧａＡｓＰの活性層１２上を除き更にＩ
ｎＰのＮ型電流阻止層１１を液相エピタキシャル法で埋
め込み成長させ、この上にＩｎＰのＰ型上部クラッド層
１４及びＩｎＧａＡｓＰのＰ型キャップ層１５を成長さ
せて半導体レーザ３０を完成させる。
【００２２】この方法によっても、溝２８，２８の両外
側エッジ部２９ａ，２９ａが発光部形成予定領域２４ａ
の表面より低くできる。そのため、この上に更に埋め込
み成長させたＩｎＰのＰ型電流阻止層１０、ＩｎＧａＡ
ｓＰの活性層１２及びＩｎＰのＮ型電流阻止層１１の厚
みが 溝２８，２８の両外側エッジ部２９ａ，２９ａで
極端に薄くなるおそれが少なくなる。
側エッジ部２９ａ，２９ａが発光部形成予定領域２４ａ
の表面より低くできる。そのため、この上に更に埋め込
み成長させたＩｎＰのＰ型電流阻止層１０、ＩｎＧａＡ
ｓＰの活性層１２及びＩｎＰのＮ型電流阻止層１１の厚
みが 溝２８，２８の両外側エッジ部２９ａ，２９ａで
極端に薄くなるおそれが少なくなる。
【００２３】このように、上述した各実施例によって製
造された本発明の半導体レーザ２０，３０は、溝２８，
２８の間に挟まれた部分を高く、その他の部分が低く形
成される。そのため、下地７，１７に対し、溝８あるい
は溝２８から両側方にかけて電流阻止層１３’，２３を
更にエピタキシャル成長させた場合に、溝８，２８の両
外側エッジ部９ａ，２９ａで電流阻止層１３’，２３が
薄くなるのを防止でき、この箇所で段切れや抵抗値の低
下が発生するのを防止できる等の効果が得られる。 な
お、上述した各実施例において、レジスト膜にはＰＲを
使用したが、これに替えてポリイミド樹脂等を使用で
き、エッチング溶液として塩酸を使用したが、これに替
えて硫酸等を使用できる。また、プラズマアッシングに
よりレジスト膜を除去することもできる。さらに電流阻
止層の材質についても上述した実施例のものに限られな
い。
造された本発明の半導体レーザ２０，３０は、溝２８，
２８の間に挟まれた部分を高く、その他の部分が低く形
成される。そのため、下地７，１７に対し、溝８あるい
は溝２８から両側方にかけて電流阻止層１３’，２３を
更にエピタキシャル成長させた場合に、溝８，２８の両
外側エッジ部９ａ，２９ａで電流阻止層１３’，２３が
薄くなるのを防止でき、この箇所で段切れや抵抗値の低
下が発生するのを防止できる等の効果が得られる。 な
お、上述した各実施例において、レジスト膜にはＰＲを
使用したが、これに替えてポリイミド樹脂等を使用で
き、エッチング溶液として塩酸を使用したが、これに替
えて硫酸等を使用できる。また、プラズマアッシングに
よりレジスト膜を除去することもできる。さらに電流阻
止層の材質についても上述した実施例のものに限られな
い。
【００２４】
【発明の効果】以上説明したように、本発明の半導体レ
ーザの製造方法によれば、化合物結晶又は化合物半導体
基板の表面に形成したストライプ状溝に挟まれた間の部
分を他の部分よりも高く形成できる。
ーザの製造方法によれば、化合物結晶又は化合物半導体
基板の表面に形成したストライプ状溝に挟まれた間の部
分を他の部分よりも高く形成できる。
【００２５】そのため、この上に電流阻止層を液相エピ
タキシャル成長させる場合に、溝の両外側エッジ部で電
流阻止層が薄くなるのを防止できる。
タキシャル成長させる場合に、溝の両外側エッジ部で電
流阻止層が薄くなるのを防止できる。
【００２６】したがって、本発明の製造方法で半導体レ
ーザを量産した場合、完成品の歩留まりを大幅に改善で
き、電流のリークが発生するのを確実に防止できるた
め、信頼性を一層向上でき、又、活性層に流れる電流を
確保できて良好な発光特性を維持できるという効果を奏
する。
ーザを量産した場合、完成品の歩留まりを大幅に改善で
き、電流のリークが発生するのを確実に防止できるた
め、信頼性を一層向上でき、又、活性層に流れる電流を
確保できて良好な発光特性を維持できるという効果を奏
する。
【図１】第１実施例において最初のレジスト膜を除去し
た状態を示す拡大断面図である。
た状態を示す拡大断面図である。
【図２】第１実施例において第２のエッチング過程を示
す拡大断面図である。
す拡大断面図である。
【図３】第１実施例において第２のレジスト膜を除去し
た状態を示す拡大断面図である。
た状態を示す拡大断面図である。
【図４】第１実施例によって完成された半導体レーザの
拡大断面図である。
拡大断面図である。
【図５】第２実施例において第１のエッチング過程を示
す拡大断面図である。
す拡大断面図である。
【図６】第２実施例において第２のエッチング過程を示
す拡大断面図である。
す拡大断面図である。
【図７】第２実施例において第２のレジスト膜を除去し
た状態を示す拡大断面図である。
た状態を示す拡大断面図である。
【図８】第２実施例によって完成された半導体レーザの
拡大断面図である。
拡大断面図である。
【図９】化合物半導体結晶の形成状態を示す拡大断面図
である。
である。
【図１０】化合物半導体結晶に凹溝を形成した状態を示
す拡大断面図である。
す拡大断面図である。
【図１１】従来の製造方法によって完成された半導体の
拡大断面図である。
拡大断面図である。
２，２５ 半導体基板 ３ 活性層 ３ａ 発光領域となる半導体層 ４ Ｎ型クラッド層 ５ 化合物半導体結晶 ８，２８ ストライプ状溝 １３’，２３ 電流阻止層 ２０，３０ 半導体レーザ ２４，２４ａ 発光部形成予定領域 ｈ 段差
Claims (4)
- 【請求項１】化合物半導体結晶又は化合物半導体基板表
面を選択的に除去して所定深さの一対のストライプ状溝
を形成し、両溝の外側を選択的に所定深さまで除去し、
両溝の間の表面に対し段差を設ける工程と、その後上記
溝を含んで外側に液相エピタキシャル法による埋め込み
成長により所定厚の電流阻止層を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。 - 【請求項２】化合物半導体基板上に活性層を含む複数の
半導体層を積層して化合物半導体結晶を形成した後、上
記化合物半導体結晶表面を選択的に除去して所定深さの
一対のストライプ状溝を形成し、溝間に発光部形成予定
領域を形成する工程と、両溝の外側部分表面を選択的に
所定深さまで除去し、発光部形成予定領域表面に対し段
差を設ける工程と、上記溝を含んで外側部分に液相エピ
タキシャル法による埋め込み成長により所定厚の電流阻
止層を形成する工程とを含むことを特徴とする半導体レ
ーザの製造方法。 - 【請求項３】化合物半導体基板表面を選択的に除去して
所定深さの一対のストライプ状溝を形成し、溝間に発光
部形成予定領域を形成する工程と、両溝の外側表面を選
択的に所定深さまで除去し、発光部形成予定領域表面に
対し段差を設ける工程と、上記発光部形成予定領域上に
活性層を形成し、且つ、上記溝を含んで外側に液相エピ
タキシャル法による埋め込み成長により所定厚の電流阻
止層を形成する工程とを含むことを特徴とする半導体レ
ーザの製造方法。 - 【請求項４】化合物半導体結晶表面又は化合物半導体基
板表面を選択的に除去して形成した一対のストライプ状
溝と、上記溝間に形成された発光部形成予定領域と、上
記溝の両外側に上記発光部形成予定領域の表面に対し段
差を設けて形成した下地に対し、上記溝を含んで外側に
形成した所定厚の電流阻止層とを具備したことを特徴と
する半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6078270A JPH07288361A (ja) | 1994-04-18 | 1994-04-18 | 半導体レーザ及びその製造方法 |
| US08/422,853 US5543355A (en) | 1994-04-18 | 1995-04-17 | Method for manufacturing semiconductor laser device having current blocking layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6078270A JPH07288361A (ja) | 1994-04-18 | 1994-04-18 | 半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288361A true JPH07288361A (ja) | 1995-10-31 |
Family
ID=13657298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6078270A Withdrawn JPH07288361A (ja) | 1994-04-18 | 1994-04-18 | 半導体レーザ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5543355A (ja) |
| JP (1) | JPH07288361A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646797B1 (en) | 2008-07-23 | 2010-01-12 | The United States Of America As Represented By The Secretary Of The Army | Use of current channeling in multiple node laser systems and methods thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948409A (ja) * | 1982-09-10 | 1984-03-19 | Teikoku Seiyaku Kk | 矯正的歯牙移動促進剤 |
| JPS5967680A (ja) * | 1982-10-12 | 1984-04-17 | Nec Corp | 光双安定素子 |
| JPS5972788A (ja) * | 1982-10-19 | 1984-04-24 | Nec Corp | 埋め込み形半導体レ−ザ |
| JPS5992591A (ja) * | 1982-11-18 | 1984-05-28 | Nec Corp | 低放射角半導体レ−ザおよびその製造方法 |
| JPS59117286A (ja) * | 1982-12-24 | 1984-07-06 | Nec Corp | 半導体レ−ザの製造方法 |
| JPS61160987A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | 集積型半導体光素子とその製造方法 |
| JPS61208886A (ja) * | 1985-03-13 | 1986-09-17 | Nec Corp | 埋め込み形半導体レ−ザ |
| US4902644A (en) * | 1986-03-28 | 1990-02-20 | American Telephone And Telegraph Company At&T Bell Laboratories | Preservation of surface features on semiconductor surfaces |
| JPS6474790A (en) * | 1987-09-17 | 1989-03-20 | Sharp Kk | Semiconductor laser element |
| JPH02105489A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体レーザの製造方法 |
| HU206565B (en) * | 1988-12-15 | 1992-11-30 | Mta Mueszaki Fiz Kutato Inteze | Inp/gainasp laser diode of burried active layer, having built-in blocking layer, of double heterostructure and method for making said laser diode by one-stage liquid epitaxial procedure |
| FR2679388B1 (fr) * | 1991-07-19 | 1995-02-10 | Cit Alcatel | Laser semi-conducteur a double canal et son procede de realisation. |
| US5376583A (en) * | 1993-12-29 | 1994-12-27 | Xerox Corporation | Method for producing P-type impurity induced layer disordering |
-
1994
- 1994-04-18 JP JP6078270A patent/JPH07288361A/ja not_active Withdrawn
-
1995
- 1995-04-17 US US08/422,853 patent/US5543355A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5543355A (en) | 1996-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167191A (ja) | 埋め込み型半導体レーザ素子 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| JPH07288361A (ja) | 半導体レーザ及びその製造方法 | |
| JPH04165672A (ja) | 埋込み型光電子集積素子の製造方法 | |
| JP2002223039A (ja) | 半導体発光素子およびその製造方法 | |
| JPH11251679A (ja) | 半導体レーザ | |
| JP2950712B2 (ja) | 半導体装置の製造方法 | |
| JP3133555B2 (ja) | 半導体レーザ素子 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPH0697594A (ja) | 半導体装置及びその製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JP2002270946A (ja) | 半導体光集積素子の製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPS63271991A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH05206573A (ja) | 半導体レーザ装置の製造方法 | |
| JPH04340286A (ja) | 半導体レーザの製造方法 | |
| JPH04151888A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0447995B2 (ja) | ||
| JPH0629624A (ja) | 端面をへき開面としている半導体層を有する半導体装置の製法 | |
| JPH10107368A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0837338A (ja) | ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |