JPH0629624A - 端面をへき開面としている半導体層を有する半導体装置の製法 - Google Patents
端面をへき開面としている半導体層を有する半導体装置の製法Info
- Publication number
- JPH0629624A JPH0629624A JP33429491A JP33429491A JPH0629624A JP H0629624 A JPH0629624 A JP H0629624A JP 33429491 A JP33429491 A JP 33429491A JP 33429491 A JP33429491 A JP 33429491A JP H0629624 A JPH0629624 A JP H0629624A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- face
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 端面をへき開面としている半導体層を、半導
体基板をへき開することなしに、また、端面をへき開面
としている半導体層を形成するために用いた半導体層を
残すことなしに、良好な端面を有するものとして形成す
る。 【構成】 半導体基板上に、爾後端面をへき開面として
いる半導体層となるべき第１の半導体層を形成し、その
上に、第１のマスク層部と、それから一体に延長し且つ
それより幅狭の第２のマスク層部とを有するマスク層を
形成し、次に、それをマスクとする第１の半導体層のエ
ッチング処理によって、その下の第１の半導体層部と、
第２のマスク層部下の領域でなり且つ半導体基板から分
離している断面Ｖ字状の第２の半導体層部とを有する第
２の半導体層を形成し、次に、その第２の半導体層部
を、第１の半導体層部との連接面に沿ってへき開させる
ように除去する。
体基板をへき開することなしに、また、端面をへき開面
としている半導体層を形成するために用いた半導体層を
残すことなしに、良好な端面を有するものとして形成す
る。 【構成】 半導体基板上に、爾後端面をへき開面として
いる半導体層となるべき第１の半導体層を形成し、その
上に、第１のマスク層部と、それから一体に延長し且つ
それより幅狭の第２のマスク層部とを有するマスク層を
形成し、次に、それをマスクとする第１の半導体層のエ
ッチング処理によって、その下の第１の半導体層部と、
第２のマスク層部下の領域でなり且つ半導体基板から分
離している断面Ｖ字状の第２の半導体層部とを有する第
２の半導体層を形成し、次に、その第２の半導体層部
を、第１の半導体層部との連接面に沿ってへき開させる
ように除去する。
Description
【０００１】
【産業上の利用分野】本発明は、端面をへき開面として
いる半導体層を有する半導体装置の製法に関する。
いる半導体層を有する半導体装置の製法に関する。
【０００２】
【従来の技術】従来、半導体基板上に端面をへき開面と
している半導体層が形成されている構成を有する、半導
体レ―ザ、光変調器、導波路型受光素子などの半導体装
置が、種々提案されている。
している半導体層が形成されている構成を有する、半導
体レ―ザ、光変調器、導波路型受光素子などの半導体装
置が、種々提案されている。
【０００３】そのような端面をへき開面としている半導
体層を有する半導体装置の製法として、従来、半導体基
板上に、爾後端面をへき開面としている半導体層となる
べき第１の半導体層（複数の半導体層の積層体も含む）
を形成し、次に、その第１の半導体層を半導体基板とと
もにへき開することによって、第１の半導体層から、端
面をへき開面としている半導体層を形成する、という方
法（以下、従来の第１の半導体装置の製法と称す）が提
案されている。
体層を有する半導体装置の製法として、従来、半導体基
板上に、爾後端面をへき開面としている半導体層となる
べき第１の半導体層（複数の半導体層の積層体も含む）
を形成し、次に、その第１の半導体層を半導体基板とと
もにへき開することによって、第１の半導体層から、端
面をへき開面としている半導体層を形成する、という方
法（以下、従来の第１の半導体装置の製法と称す）が提
案されている。
【０００４】また、従来、半導体基板上に、爾後端面を
へき開としている半導体層となるべき第１の半導体層
（複数の半導体層の積層体も含む）を形成し、次に、そ
の第１の半導体層上にマスク層を形成し、次に、第１の
半導体層に対するマスク層をマスクとするドライエッチ
ング処理によって、第１の半導体層から、端面をへき開
面としている半導体層を形成する、という方法（以下、
従来の第２の半導体装置の製法と称す）も提案されてい
る。
へき開としている半導体層となるべき第１の半導体層
（複数の半導体層の積層体も含む）を形成し、次に、そ
の第１の半導体層上にマスク層を形成し、次に、第１の
半導体層に対するマスク層をマスクとするドライエッチ
ング処理によって、第１の半導体層から、端面をへき開
面としている半導体層を形成する、という方法（以下、
従来の第２の半導体装置の製法と称す）も提案されてい
る。
【０００５】さらに、従来、特開昭５８−７９７７６号
公報に示されているように、半導体基板上に第１の隔離
用半導体層を形成し、次に、その第１の隔離用半導体層
上に、爾後端面をへき開面としている半導体層となるべ
き第１の半導体層（複数の半導体層の積層体も含む）を
形成し、次に、その第１の半導体層上にマスク層を形成
し、次に、第１の半導体層と隔離用半導体層とに対す
る、マスク層をマスクとするエッチング処理によって、
第１の半導体層から、マスク層下の領域でなる第２の半
導体層を形成するとともに、第１の隔離用半導体層か
ら、外周縁が第２の半導体層の外周縁よりも一周り内側
にある第２の隔離用半導体層を形成し、次に、第２の半
導体層の第２の隔離用半導体層の外周縁よりも外方に突
出している部を、第２の隔離用半導体層の外周縁に対応
している縁に沿ってへき開させるように除去することに
よって、第２の半導体層から、端面をへき開面としてい
る半導体層を形成する、という方法も提案されている。
公報に示されているように、半導体基板上に第１の隔離
用半導体層を形成し、次に、その第１の隔離用半導体層
上に、爾後端面をへき開面としている半導体層となるべ
き第１の半導体層（複数の半導体層の積層体も含む）を
形成し、次に、その第１の半導体層上にマスク層を形成
し、次に、第１の半導体層と隔離用半導体層とに対す
る、マスク層をマスクとするエッチング処理によって、
第１の半導体層から、マスク層下の領域でなる第２の半
導体層を形成するとともに、第１の隔離用半導体層か
ら、外周縁が第２の半導体層の外周縁よりも一周り内側
にある第２の隔離用半導体層を形成し、次に、第２の半
導体層の第２の隔離用半導体層の外周縁よりも外方に突
出している部を、第２の隔離用半導体層の外周縁に対応
している縁に沿ってへき開させるように除去することに
よって、第２の半導体層から、端面をへき開面としてい
る半導体層を形成する、という方法も提案されている。
【０００６】
【発明が解決しようとする課題】上述した従来の第１の
半導体装置の製法の場合、端面をへき開面としている半
導体層を形成するに当り、半導体基板をへき開している
ため、半導体基板として、比較的薄い厚さを有する半導
体基板を予め用意しなければならないとともに、半導体
基板がそのように薄い厚さを有している場合、半導体装
置の製造上、その取扱いが難しくなり、また、半導体基
板が、端面をへき開面としている半導体層の端面によっ
て決められている端面を有する形状、大きさに、制限さ
れるのを予儀なくされ、従って、半導体基板を、へき開
前の形状、大きさを有するものとして利用できない、な
どの欠点を有していた。
半導体装置の製法の場合、端面をへき開面としている半
導体層を形成するに当り、半導体基板をへき開している
ため、半導体基板として、比較的薄い厚さを有する半導
体基板を予め用意しなければならないとともに、半導体
基板がそのように薄い厚さを有している場合、半導体装
置の製造上、その取扱いが難しくなり、また、半導体基
板が、端面をへき開面としている半導体層の端面によっ
て決められている端面を有する形状、大きさに、制限さ
れるのを予儀なくされ、従って、半導体基板を、へき開
前の形状、大きさを有するものとして利用できない、な
どの欠点を有していた。
【０００７】また、上述した従来の第２の半導体装置の
製法の場合、第１の半導体層が複数の半導体層の積層体
でなり、そして、それら複数の半導体層間にドライエッ
チング特性の差を有する場合、第１の半導体層の端面
が、１つの平面上に延長していないものとして形成され
たりするため、第１の半導体層を、高品質な端面を有し
ているものとして形成することができない、という欠点
を有していた。
製法の場合、第１の半導体層が複数の半導体層の積層体
でなり、そして、それら複数の半導体層間にドライエッ
チング特性の差を有する場合、第１の半導体層の端面
が、１つの平面上に延長していないものとして形成され
たりするため、第１の半導体層を、高品質な端面を有し
ているものとして形成することができない、という欠点
を有していた。
【０００８】さらに、上述した従来の第３の半導体装置
の製法の場合、端面をへき開面としている半導体層を形
成するに当り、半導体基板上に、第１の隔離用半導体層
を予め形成しなければならないとともに、半導体装置
が、端面をへき開面としている半導体層を形成するため
に用いた第２の隔離用半導体層を残しているものとして
製造されるなどの欠点を有していた。
の製法の場合、端面をへき開面としている半導体層を形
成するに当り、半導体基板上に、第１の隔離用半導体層
を予め形成しなければならないとともに、半導体装置
が、端面をへき開面としている半導体層を形成するため
に用いた第２の隔離用半導体層を残しているものとして
製造されるなどの欠点を有していた。
【０００９】よって、本発明は、上述した欠点のない、
新規な、端面をへき開面としている半導体層を有する半
導体装置の製法を提案せんとするものである。
新規な、端面をへき開面としている半導体層を有する半
導体装置の製法を提案せんとするものである。
【００１０】
【課題を解決するための手段】本発明による端面をへき
開面としている半導体層を有する半導体装置の製法は、
（ｉ）半導体基板上に、爾後端面をへき開面としている
半導体層となるべき第１の半導体層を形成する工程と、
（ｉｉ）上記第１の半導体層上に、第１のマスク層部
と、その第１のマスク層部からそれと一体に延長し且つ
上記第１のマスク層に比し幅狭の第２のマスク層部とを
有するマスク層を形成する工程と、（ｉｉｉ）上記第１
の半導体層に対する、上記マスク層をマスクとするエッ
チング処理によって、上記第１の半導体層から、上記第
１のマスク層部下の領域でなる第１の半導体層部と、上
記第２のマスク層部下の領域でなり且つ上記半導体基板
から分離されている断面Ｖ字状の第２の半導体層部とを
有する第２の半導体層を形成する工程と、（ｉｖ）上記
第２の半導体層の第２の半導体層部を、上記第１の半導
体層部との連接面に沿ってへき開させるように除去する
ことによって、上記第２の半導体層から、上記端面をへ
き開面としている半導体層を形成する工程とを有する。
開面としている半導体層を有する半導体装置の製法は、
（ｉ）半導体基板上に、爾後端面をへき開面としている
半導体層となるべき第１の半導体層を形成する工程と、
（ｉｉ）上記第１の半導体層上に、第１のマスク層部
と、その第１のマスク層部からそれと一体に延長し且つ
上記第１のマスク層に比し幅狭の第２のマスク層部とを
有するマスク層を形成する工程と、（ｉｉｉ）上記第１
の半導体層に対する、上記マスク層をマスクとするエッ
チング処理によって、上記第１の半導体層から、上記第
１のマスク層部下の領域でなる第１の半導体層部と、上
記第２のマスク層部下の領域でなり且つ上記半導体基板
から分離されている断面Ｖ字状の第２の半導体層部とを
有する第２の半導体層を形成する工程と、（ｉｖ）上記
第２の半導体層の第２の半導体層部を、上記第１の半導
体層部との連接面に沿ってへき開させるように除去する
ことによって、上記第２の半導体層から、上記端面をへ
き開面としている半導体層を形成する工程とを有する。
【００１１】
【作用・効果】本発明による端面をへき開面としている
半導体層を有する半導体装置の製法によれば、端面をへ
き開面としている半導体層を形成するに当り、従来の第
１の半導体装置の製法のように半導体基板をへき開す
る、ということを行わないので、端面をへき開面として
いる半導体層を有する半導体装置を、従来の第１の半導
体装置の製法の欠点を伴うことなしに、容易に製造する
ことができる。
半導体層を有する半導体装置の製法によれば、端面をへ
き開面としている半導体層を形成するに当り、従来の第
１の半導体装置の製法のように半導体基板をへき開す
る、ということを行わないので、端面をへき開面として
いる半導体層を有する半導体装置を、従来の第１の半導
体装置の製法の欠点を伴うことなしに、容易に製造する
ことができる。
【００１２】また、第１の半導体層に対するマスク層を
マスクとするエッチング処理を行うとしても、そのエッ
チング処理によって得られる第２の半導体層を、端面を
へき開面としている半導体層としているのではないの
で、従来の第２の半導体装置の製法の欠点を伴うことな
しに、半導体装置を容易に製造することができる。
マスクとするエッチング処理を行うとしても、そのエッ
チング処理によって得られる第２の半導体層を、端面を
へき開面としている半導体層としているのではないの
で、従来の第２の半導体装置の製法の欠点を伴うことな
しに、半導体装置を容易に製造することができる。
【００１３】さらに、従来の第３の半導体装置の製法で
用いているような隔離用半導体層を用いないため、端面
をへき開面としている半導体層を有する半導体装置を、
従来の第３の半導体装置の製法の欠点を伴うことなし
に、容易に製造することができる。
用いているような隔離用半導体層を用いないため、端面
をへき開面としている半導体層を有する半導体装置を、
従来の第３の半導体装置の製法の欠点を伴うことなし
に、容易に製造することができる。
【００１４】
【実施例】次に、図１〜図７を伴って、本発明による、
端面をへき開面としている半導体層を有する半導体装置
の製法の実施例を述べよう。
端面をへき開面としている半導体層を有する半導体装置
の製法の実施例を述べよう。
【００１５】図１〜図７に示す帆本発明による、端面を
へき開面としている半導体層を有する半導体装置の製法
は、次に述べる順次の工程をとって、ダブルヘテロ接合
型半導体レ―ザでなる、端面をへき開面としている半導
体層を有する半導体装置を製造する。
へき開面としている半導体層を有する半導体装置の製法
は、次に述べる順次の工程をとって、ダブルヘテロ接合
型半導体レ―ザでなる、端面をへき開面としている半導
体層を有する半導体装置を製造する。
【００１６】すなわち、例えばｎ型を有する例えばＩｎ
Ｐでなる半導体でなる半導体基板１を予め用意する（図
１）。
Ｐでなる半導体でなる半導体基板１を予め用意する（図
１）。
【００１７】そして、その半導体基板１上に、爾後端面
をへき開面としている半導体層となるべき第１の半導体
層２を形成する（図２）。この場合、第１の半導体層２
は、一般的には、材料、導電型などの互に異なる複数の
半導体層が積層されている構成を有していてもよいが、
本例の場合、半導体基板１上に、ｎ型を有し且つ例えば
ＩｎＰでなるクラッド層としての半導体層２ａと、例え
ばＩｎＧａＡｓＰでなる活性層としての半導体層２ｂ
と、ｐ型を有し且つ例えばＩｎＰでなるクラッド層とし
ての半導体層２ｃとを有する断面メサ型の積層体が形成
され、そして、その積層体を構成している半導体層２ａ
上に、半導体層２ｂ及び２ｃを側方から埋設するよう
に、ｐ型を有し且つ例えばＩｎＰでなる埋込層としての
半導体層２ｄと、ｎ型を有する例えばＩｎＰでなる埋込
層としての半導体層２ｅとを有する半導体積層体が、上
面を半導体層２ａ、２ｂ及び２ｃによる積層体の上面と
ほぼ同一高さにして形成され、そして、半導体層２ａ、
２ｂ及び２ｃを有する積層体と、半導体層２ｄ及び２ｅ
を有する積層体上に連続延長して、ｐ+ 型を有する電極
付用半導体層２ｆが形成されている構成を有している。
をへき開面としている半導体層となるべき第１の半導体
層２を形成する（図２）。この場合、第１の半導体層２
は、一般的には、材料、導電型などの互に異なる複数の
半導体層が積層されている構成を有していてもよいが、
本例の場合、半導体基板１上に、ｎ型を有し且つ例えば
ＩｎＰでなるクラッド層としての半導体層２ａと、例え
ばＩｎＧａＡｓＰでなる活性層としての半導体層２ｂ
と、ｐ型を有し且つ例えばＩｎＰでなるクラッド層とし
ての半導体層２ｃとを有する断面メサ型の積層体が形成
され、そして、その積層体を構成している半導体層２ａ
上に、半導体層２ｂ及び２ｃを側方から埋設するよう
に、ｐ型を有し且つ例えばＩｎＰでなる埋込層としての
半導体層２ｄと、ｎ型を有する例えばＩｎＰでなる埋込
層としての半導体層２ｅとを有する半導体積層体が、上
面を半導体層２ａ、２ｂ及び２ｃによる積層体の上面と
ほぼ同一高さにして形成され、そして、半導体層２ａ、
２ｂ及び２ｃを有する積層体と、半導体層２ｄ及び２ｅ
を有する積層体上に連続延長して、ｐ+ 型を有する電極
付用半導体層２ｆが形成されている構成を有している。
【００１８】次に、第１の半導体層２上に、電極層３を
局部的に形成し、また、半導体基板１の第２の半導体層
２側とは反対側に他の電極層４を形成する（図３）。
局部的に形成し、また、半導体基板１の第２の半導体層
２側とは反対側に他の電極層４を形成する（図３）。
【００１９】次に、第１の半導体層２上に、電極層３を
その全域に亘って覆って延長している第１のマスク層部
５ａと、その第１のマスク層部５ａからそれと一体に延
長し且つ上記第１のマスク層部５ａに比し幅狭の第２の
マスク層部５ｂとを有するマスク層５を形成する（図
４）。この場合、第２のマスク層部５ｂは、第１の半導
体層２を構成している半導体層２ａ、２ｂ及び２ｃを有
する積層体のメサ上の領域において、メサの延長方向に
両方向に延長している。
その全域に亘って覆って延長している第１のマスク層部
５ａと、その第１のマスク層部５ａからそれと一体に延
長し且つ上記第１のマスク層部５ａに比し幅狭の第２の
マスク層部５ｂとを有するマスク層５を形成する（図
４）。この場合、第２のマスク層部５ｂは、第１の半導
体層２を構成している半導体層２ａ、２ｂ及び２ｃを有
する積層体のメサ上の領域において、メサの延長方向に
両方向に延長している。
【００２０】次に、第１の半導体層２に対する、マスク
層５をマスクとするエッチング処理によって、第１の半
導体層２から、第１のマスク層部５ａ下の領域でなる第
１の半導体層部６ａと、第２のマスク層部５ｂ下の領域
でなり且つ半導体基板１から分離されている断面Ｖ字状
の第２の半導体層部６ｂとを有する第２の半導体層６を
形成する（図５）。
層５をマスクとするエッチング処理によって、第１の半
導体層２から、第１のマスク層部５ａ下の領域でなる第
１の半導体層部６ａと、第２のマスク層部５ｂ下の領域
でなり且つ半導体基板１から分離されている断面Ｖ字状
の第２の半導体層部６ｂとを有する第２の半導体層６を
形成する（図５）。
【００２１】この場合、エッチング処理にＢｒメタノ―
ル混液をエッチャントとして用いた。
ル混液をエッチャントとして用いた。
【００２２】次に、マスク層５を除去する（図６）。
【００２３】次に、第２の半導体層６の第２の半導体層
部６ｂを、第１の半導体層部６ａとの連接面に沿ってへ
き開させるように除去することによって、第２の半導体
層６から、端面を、一部の領域においてへき開面７ａと
している半導体層７を形成する（図７）。
部６ｂを、第１の半導体層部６ａとの連接面に沿ってへ
き開させるように除去することによって、第２の半導体
層６から、端面を、一部の領域においてへき開面７ａと
している半導体層７を形成する（図７）。
【００２４】以上が、本発明による、端面をへき開面と
している半導体層を有する半導体装置の製法の実施例で
ある。
している半導体層を有する半導体装置の製法の実施例で
ある。
【００２５】このような本発明による端面をへき開面と
している半導体層を有する半導体装置の製法によって得
られる、端面をへき開面としている半導体層を有する半
導体装置は、半導体層７の端面のへき開面７ａを形成し
ている領域をファブリペロ―の反射面としているダブル
ヘテロ接合型半導体レ―ザの構成を有するが、この場
合、端面をへき開面７ａとしている半導体層７を形成す
るのに、従来の第１の半導体装置の製法のように半導体
基板１をへき開する、ということを行わないので、端面
をへき開面７ａとしている半導体層７を有する半導体装
置を、従来の第１の半導体装置の製法の欠点を伴うこと
なしに、容易に製造することができる。
している半導体層を有する半導体装置の製法によって得
られる、端面をへき開面としている半導体層を有する半
導体装置は、半導体層７の端面のへき開面７ａを形成し
ている領域をファブリペロ―の反射面としているダブル
ヘテロ接合型半導体レ―ザの構成を有するが、この場
合、端面をへき開面７ａとしている半導体層７を形成す
るのに、従来の第１の半導体装置の製法のように半導体
基板１をへき開する、ということを行わないので、端面
をへき開面７ａとしている半導体層７を有する半導体装
置を、従来の第１の半導体装置の製法の欠点を伴うこと
なしに、容易に製造することができる。
【００２６】また、第１の半導体層２に対するマスク層
５をマスクとするエッチング処理を行うとしても、その
エッチング処理によって得られる第２の半導体層６を、
端面をへき開面７ａとしている半導体層７としているの
ではないので、端面をへき開面７ａとしている半導体層
７を有する半導体装置を、従来の第２の半導体装置の製
法の欠点を伴うことなしに、容易に製造することができ
る。
５をマスクとするエッチング処理を行うとしても、その
エッチング処理によって得られる第２の半導体層６を、
端面をへき開面７ａとしている半導体層７としているの
ではないので、端面をへき開面７ａとしている半導体層
７を有する半導体装置を、従来の第２の半導体装置の製
法の欠点を伴うことなしに、容易に製造することができ
る。
【００２７】さらに、従来の第３の半導体装置の製法で
用いているような隔離用半導体層を用いないため、端面
をへき開面７ａとしている半導体層７を有する半導体装
置を、従来の第３の半導体装置の製法の欠点を伴うこと
なしに、容易に製造することができる。
用いているような隔離用半導体層を用いないため、端面
をへき開面７ａとしている半導体層７を有する半導体装
置を、従来の第３の半導体装置の製法の欠点を伴うこと
なしに、容易に製造することができる。
【００２８】なお、上述の実施例においては、本発明
を、ダブルヘテロ接合型半導体レ―ザを製造する場合に
適用した場合につき述べたが、本発明は、ダブルヘテロ
接合型半導体レ―ザ以外の、要は端面をへき開面として
いる半導体層を有する、光変調器、導波路型受光素子な
どの種々の半導体装置を製造する場合に適用することも
でき、その他、本発明の精神を脱することなしに、種々
の変型、変更をなし得るであろう。
を、ダブルヘテロ接合型半導体レ―ザを製造する場合に
適用した場合につき述べたが、本発明は、ダブルヘテロ
接合型半導体レ―ザ以外の、要は端面をへき開面として
いる半導体層を有する、光変調器、導波路型受光素子な
どの種々の半導体装置を製造する場合に適用することも
でき、その他、本発明の精神を脱することなしに、種々
の変型、変更をなし得るであろう。
【図１】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、最初の工程にお
ける略線的平面図（図１Ａ）、そのＢ―Ｂ線上の断面図
（図１Ｂ）及びＣ―Ｃ線上の断面図（図１Ｃ）である。
層を有する半導体装置の実施例を示す、最初の工程にお
ける略線的平面図（図１Ａ）、そのＢ―Ｂ線上の断面図
（図１Ｂ）及びＣ―Ｃ線上の断面図（図１Ｃ）である。
【図２】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図１に示す工程
に続く工程における略線的平面図（図２Ａ）、そのＢ―
Ｂ線上の断面図（図２Ｂ）及びＣ―Ｃ線上の断面図（図
２Ｃ）である。
層を有する半導体装置の実施例を示す、図１に示す工程
に続く工程における略線的平面図（図２Ａ）、そのＢ―
Ｂ線上の断面図（図２Ｂ）及びＣ―Ｃ線上の断面図（図
２Ｃ）である。
【図３】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図２に示す工程
における略線的平面図（図３Ａ）、そのＢ―Ｂ線上の断
面図（図３Ｂ）及びＣ―Ｃ線上の断面図（図３Ｃ）であ
る。
層を有する半導体装置の実施例を示す、図２に示す工程
における略線的平面図（図３Ａ）、そのＢ―Ｂ線上の断
面図（図３Ｂ）及びＣ―Ｃ線上の断面図（図３Ｃ）であ
る。
【図４】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図３に示す工程
に続く工程における略線的平面図（図４Ａ）、そのＢ―
Ｂ線上の断面図（図４Ｂ）及びＣ―Ｃ線上の断面図（図
４Ｃ）である。
層を有する半導体装置の実施例を示す、図３に示す工程
に続く工程における略線的平面図（図４Ａ）、そのＢ―
Ｂ線上の断面図（図４Ｂ）及びＣ―Ｃ線上の断面図（図
４Ｃ）である。
【図５】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図４に示す工程
に続く工程における略線的平面図（図５Ａ）、そのＢ―
Ｂ線上の断面図（図５Ｂ）及びＣ―Ｃ線上の断面図（図
５Ｃ）である。
層を有する半導体装置の実施例を示す、図４に示す工程
に続く工程における略線的平面図（図５Ａ）、そのＢ―
Ｂ線上の断面図（図５Ｂ）及びＣ―Ｃ線上の断面図（図
５Ｃ）である。
【図６】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図５に示す工程
における略線的平面図（図６Ａ）、そのＢ―Ｂ線上の断
面図（図６Ｂ）及びＣ―Ｃ線上の断面図（図６Ｃ）であ
る。
層を有する半導体装置の実施例を示す、図５に示す工程
における略線的平面図（図６Ａ）、そのＢ―Ｂ線上の断
面図（図６Ｂ）及びＣ―Ｃ線上の断面図（図６Ｃ）であ
る。
【図７】本発明による端面をへき開面としている半導体
層を有する半導体装置の実施例を示す、図６に示す工程
に続く工程における略線的平面図（図７Ａ）、そのＢ―
Ｂ線上の断面図（図７Ｂ）及びＣ―Ｃ線上の断面図（図
７Ｃ）である。
層を有する半導体装置の実施例を示す、図６に示す工程
に続く工程における略線的平面図（図７Ａ）、そのＢ―
Ｂ線上の断面図（図７Ｂ）及びＣ―Ｃ線上の断面図（図
７Ｃ）である。
１ 半導体基板 ２ 半導体層 ２ａ クラッド層としての半導体層 ２ｂ 活性層としての半導体層 ２ｃ クラッド層としての半導体層 ２ｄ 埋込層としての半導体層 ２ｅ 埋込層としての半導体層 ２ｆ 電極付用半導体層 ３ 電極層 ４ 電極層 ５ マスク層 ５ａ、５ｂ マスク層部 ６ 半導体層 ６ａ、６ｂ 半導体層部 ７ 半導体層 ７ａ へき開面
Claims (1)
- 【請求項１】 半導体基板上に、爾後端面をへき開面と
している半導体層となるべき第１の半導体層を形成する
工程と、 上記第１の半導体層上に、第１のマスク層部と、その第
１のマスク層部からそれと一体に延長し且つ上記第１の
マスク層に比し幅狭の第２のマスク層部とを有するマス
ク層を形成する工程と、 上記第１の半導体層に対する、上記マスク層をマスクと
するエッチング処理によって、上記第１の半導体層か
ら、上記第１のマスク層部下の領域でなる第１の半導体
層部と、上記第２のマスク層部下の領域でなり且つ上記
半導体基板から分離している断面Ｖ字状の第２の半導体
層部とを有する第２の半導体層を形成する工程と、 上記第２の半導体層の第２の半導体層部を、上記第１の
半導体層部との連接面に沿ってへき開させるように除去
することによって、上記第２の半導体層から、上記端面
をへき開面としている半導体層を形成する工程とを有す
ることを特徴とする端面をへき開面としている半導体層
を有する半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33429491A JPH0629624A (ja) | 1991-11-22 | 1991-11-22 | 端面をへき開面としている半導体層を有する半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33429491A JPH0629624A (ja) | 1991-11-22 | 1991-11-22 | 端面をへき開面としている半導体層を有する半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629624A true JPH0629624A (ja) | 1994-02-04 |
Family
ID=18275736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33429491A Pending JPH0629624A (ja) | 1991-11-22 | 1991-11-22 | 端面をへき開面としている半導体層を有する半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5775805A (en) * | 1996-05-30 | 1998-07-07 | Takamasa Shirai | Device for mixing granular medicines together |
-
1991
- 1991-11-22 JP JP33429491A patent/JPH0629624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5775805A (en) * | 1996-05-30 | 1998-07-07 | Takamasa Shirai | Device for mixing granular medicines together |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1098172A (ja) | 半導体光検出器 | |
| KR20040079916A (ko) | 반도체 디바이스를 형성하기 위한 재료의 본딩 및 전사 방법 | |
| JP2002243964A (ja) | 半導体光集積素子およびその製造方法 | |
| JPH0629624A (ja) | 端面をへき開面としている半導体層を有する半導体装置の製法 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JP3133555B2 (ja) | 半導体レーザ素子 | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JP5122708B2 (ja) | マルチビーム半導体レーザ装置 | |
| JPH09246663A (ja) | 半導体レーザの製造方法 | |
| JPH06334267A (ja) | 半導体装置の製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH06104529A (ja) | 半導体発光素子の溝形成方法 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JPH08111565A (ja) | 半導体光素子および製造方法 | |
| JPH10107368A (ja) | 半導体レーザ及びその製造方法 | |
| JPH09181388A (ja) | 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法 | |
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0267781A (ja) | 光・電子集積回路装置の製造方法 | |
| JPH01295472A (ja) | 半導体発光装置の製造方法 | |
| JP2003101145A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH06204608A (ja) | 半導体レーザ | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0496348A (ja) | 完全誘電体分離基板の製造方法 |