JPH0447995B2 - - Google Patents
Info
- Publication number
- JPH0447995B2 JPH0447995B2 JP60102360A JP10236085A JPH0447995B2 JP H0447995 B2 JPH0447995 B2 JP H0447995B2 JP 60102360 A JP60102360 A JP 60102360A JP 10236085 A JP10236085 A JP 10236085A JP H0447995 B2 JPH0447995 B2 JP H0447995B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- etching
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005253 cladding Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 230000009036 growth inhibition Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/125—Distributed Bragg reflector [DBR] lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光通信等に用いられる分布反射型
半導体レーザの製造方法に関する。
半導体レーザの製造方法に関する。
〔従来の技術〕
第３図は従来の分布反射型半導体レーザの構成
例を示す断面図であり、この図において、１はｎ
−InP基板、２はInGaAsP活性導波路層、３はｐ
−InPクラツド層、４はｐ−InGaAsPキヤツプ
層、５はInGaAsP外部導波路層、６はｐ−InPク
ラツド層、７は回折格子、８はSiO2膜、９，１
０は電極である。
例を示す断面図であり、この図において、１はｎ
−InP基板、２はInGaAsP活性導波路層、３はｐ
−InPクラツド層、４はｐ−InGaAsPキヤツプ
層、５はInGaAsP外部導波路層、６はｐ−InPク
ラツド層、７は回折格子、８はSiO2膜、９，１
０は電極である。
ところで、図におけるSiO2膜８は物理化学的
に弱く、ピンホールが発生しやすい。そして、ピ
ンホールが発生すると、図に矢印Ｙ１にて示すリ
ーク電流が流れ、このため効率の悪化や、しきい
値電流の増加を招く。そこで、このピンホールに
基づくリーク電流を防止するため、電極９を活性
導波路層２の上部にのみ形成する等の方法が研究
されているが、作業性等の点で未だ満足いくもの
ではなかつた。
に弱く、ピンホールが発生しやすい。そして、ピ
ンホールが発生すると、図に矢印Ｙ１にて示すリ
ーク電流が流れ、このため効率の悪化や、しきい
値電流の増加を招く。そこで、このピンホールに
基づくリーク電流を防止するため、電極９を活性
導波路層２の上部にのみ形成する等の方法が研究
されているが、作業性等の点で未だ満足いくもの
ではなかつた。
また、上記従来の半導体レーザは活性導波路領
域と外部導波路領域との間に段差があり、このた
め次の問題があつた。
域と外部導波路領域との間に段差があり、このた
め次の問題があつた。
第５図イは第３図のＡ−Ａ線断面図であり、
ロは同Ｂ−Ｂ線断面図である。これらの図から
明らかなように、活性導波路層２の幅と外部導
波路層５の幅に大きな差ができ、これが導波路
２，５間の結合効率を低下させる。
ロは同Ｂ−Ｂ線断面図である。これらの図から
明らかなように、活性導波路層２の幅と外部導
波路層５の幅に大きな差ができ、これが導波路
２，５間の結合効率を低下させる。
第３図に符号Ｃによつて示す領域において
は、第５図イの形状からロの形状に変化するた
め、埋込み時の結晶成長が難しい。
は、第５図イの形状からロの形状に変化するた
め、埋込み時の結晶成長が難しい。
第６図に示すように、サブマウントSM上に
レーザ素子RZをロウ材ROによつて接着する場
合において、段差があると安定に再現性よく組
み立てるのが困難である。また、ワイヤボンド
WBの位置が正確でないと、レーザ素子RZを
破損する危険がある。
レーザ素子RZをロウ材ROによつて接着する場
合において、段差があると安定に再現性よく組
み立てるのが困難である。また、ワイヤボンド
WBの位置が正確でないと、レーザ素子RZを
破損する危険がある。
この発明は上述した事情に鑑みてなされたもの
で、SiO2膜のピンホールに基づくリーク電流を
防止することができると共に、表面が比較的フラ
ツトであつて上述した各問題をいずれも解決する
ことができる分布反射型半導体レーザの製造方法
を提供することを目的としている。
で、SiO2膜のピンホールに基づくリーク電流を
防止することができると共に、表面が比較的フラ
ツトであつて上述した各問題をいずれも解決する
ことができる分布反射型半導体レーザの製造方法
を提供することを目的としている。
この発明は、
(a) 半導体基板上の所定領域に、活性導波路層、
クラツド層を順次積層し、前記半導体基板上の
それ以外の領域に回折格子を形成し、 (b) 次に、前記クラツド層の上に、最終的に形成
される導波路よりも幾分か幅の広い結晶成長阻
止膜を形成し、 (c) 次に、上記工程が終了したウエハの上面全域
に外部導波路層を成長させ、次いで半導体基板
と反対導電型のクラツド層、半導体基板と同一
導電型のクラツド層を順次複数層成長させ、 (d) 次に、前記結晶成長阻止膜をいつたん除去し
た後、幅の狭いストライプ状の耐エツチング保
護膜を活性導波路領域および外部導波路領域上
に形成し、 (e) 次に、該耐エツチング保護膜に沿つて逆メサ
状にエツチングをした後、素子表面が平坦にな
るまで埋め込み層を複数層成長させることを特
徴としている。
クラツド層を順次積層し、前記半導体基板上の
それ以外の領域に回折格子を形成し、 (b) 次に、前記クラツド層の上に、最終的に形成
される導波路よりも幾分か幅の広い結晶成長阻
止膜を形成し、 (c) 次に、上記工程が終了したウエハの上面全域
に外部導波路層を成長させ、次いで半導体基板
と反対導電型のクラツド層、半導体基板と同一
導電型のクラツド層を順次複数層成長させ、 (d) 次に、前記結晶成長阻止膜をいつたん除去し
た後、幅の狭いストライプ状の耐エツチング保
護膜を活性導波路領域および外部導波路領域上
に形成し、 (e) 次に、該耐エツチング保護膜に沿つて逆メサ
状にエツチングをした後、素子表面が平坦にな
るまで埋め込み層を複数層成長させることを特
徴としている。
この発明によれば、活性導波路と外部導波路が
形成される部分の素子表面がストライプ状に平坦
となるため、逆メサエツチング、埋め込み層成長
が良好となる。また、基板と反対導電型のクラツ
ド層と、同一導電型のクラツド層とによつてリー
ク電流に対するｐ−ｎ逆接合が形成され、これに
よりリーク電流が阻止される。
形成される部分の素子表面がストライプ状に平坦
となるため、逆メサエツチング、埋め込み層成長
が良好となる。また、基板と反対導電型のクラツ
ド層と、同一導電型のクラツド層とによつてリー
ク電流に対するｐ−ｎ逆接合が形成され、これに
よりリーク電流が阻止される。
以下、図面を参照してこの発明の一実施例につ
いて説明する。第１図はこの発明による方法によ
つて製造された分布反射型半導体レーザの構成を
示す断面図である。なお、この半導体レーザは埋
め込み構造が採られている。この図において、１
３はｎ−InP基板、１４はInGaAsP活性導波路
層、１５はｐ−InPクラツド層、１６はｐ−
InGaAsPキヤツプ層、１７はInGaAsP外部導波
路層、１７ａは外部導波路層１７に形成された回
折格子、１８〜２１は４層に積層されたクラツド
層である。ここで、各クラツド層１８〜２１は
各々ｐ−InP，ｎ−InP，ｐ−InP，ｎ−InPによ
つて構成されており、また、クラツド層２１の上
面がキヤツプ層１６の上面とほぼ同一面になつて
いる。また、２２はSiO2膜、２３，２４は電極
である。
いて説明する。第１図はこの発明による方法によ
つて製造された分布反射型半導体レーザの構成を
示す断面図である。なお、この半導体レーザは埋
め込み構造が採られている。この図において、１
３はｎ−InP基板、１４はInGaAsP活性導波路
層、１５はｐ−InPクラツド層、１６はｐ−
InGaAsPキヤツプ層、１７はInGaAsP外部導波
路層、１７ａは外部導波路層１７に形成された回
折格子、１８〜２１は４層に積層されたクラツド
層である。ここで、各クラツド層１８〜２１は
各々ｐ−InP，ｎ−InP，ｐ−InP，ｎ−InPによ
つて構成されており、また、クラツド層２１の上
面がキヤツプ層１６の上面とほぼ同一面になつて
いる。また、２２はSiO2膜、２３，２４は電極
である。
次に、この図に示す半導体レーザの製造方法を
第２図を参照して説明する。
第２図を参照して説明する。
まず、第２図イに示すように、基板１３の上
面に活性導波路層１４、クラツド層１５、キヤ
ツプ層１６を順次液相成長させる。
面に活性導波路層１４、クラツド層１５、キヤ
ツプ層１６を順次液相成長させる。
次に、キヤツプ層１６の左上面にSiO2等の
耐エツチング保護膜を形成した後、第２図ロに
示すように基板１３の上面までエツチングを行
う。
耐エツチング保護膜を形成した後、第２図ロに
示すように基板１３の上面までエツチングを行
う。
次に、第２図ハに示すように、第２図ロの工
程によつて露出した基板１３の上面に、エツチ
ングによつて回折格子１７ａを形成する。
程によつて露出した基板１３の上面に、エツチ
ングによつて回折格子１７ａを形成する。
次に、第２図ニに示すように、キヤツプ層１
６の上面に、最終的に形成される導波路層より
も幾分か幅の広いストライプ状のSiO2等の結
晶成長阻止膜２６を形成する。
６の上面に、最終的に形成される導波路層より
も幾分か幅の広いストライプ状のSiO2等の結
晶成長阻止膜２６を形成する。
次に、第２図ホに示すように、回折格子１７
ａが形成された基板１３の上面に外部導波路層
１７、クラツド層１８〜２１を順次成長させ
る。第７図はこの工程終了時におけるウエハの
斜視図である。
ａが形成された基板１３の上面に外部導波路層
１７、クラツド層１８〜２１を順次成長させ
る。第７図はこの工程終了時におけるウエハの
斜視図である。
次に、の工程において形成されたSiO2膜
２６を除去し、次いで、第８図に示すように、
SiO2膜２６よりも幅が狭く（W2＜W1；第７
図参照）、完成品の導波路層とほぼ同程度の幅
を有するストライプ状のSiO2膜等の耐エツチ
ング保護膜２７を活性導波路領域上および外部
導波路領域上に形成する。
２６を除去し、次いで、第８図に示すように、
SiO2膜２６よりも幅が狭く（W2＜W1；第７
図参照）、完成品の導波路層とほぼ同程度の幅
を有するストライプ状のSiO2膜等の耐エツチ
ング保護膜２７を活性導波路領域上および外部
導波路領域上に形成する。
次に、耐エツチング保護膜２７の両側部を基
板１３に達する深さまでエツチングし、その後
この耐エツチング保護膜２７を除去することに
より、第２図ヘに示すストライプ構造２８を形
成する。この場合、活性導波路領域と外部導波
路領域の境界部が極めて平坦になる（段差がで
きない）。
板１３に達する深さまでエツチングし、その後
この耐エツチング保護膜２７を除去することに
より、第２図ヘに示すストライプ構造２８を形
成する。この場合、活性導波路領域と外部導波
路領域の境界部が極めて平坦になる（段差がで
きない）。
次に、第２図トに示すように、ストライプ構
造２８の両側部をｐ−InP第１埋め込み層２
９、ｎ−InP第２埋め込み層３０によつて埋め
込む。なお、第２図トは出光射面（第１図の左
側面）の左方からみた図である。
造２８の両側部をｐ−InP第１埋め込み層２
９、ｎ−InP第２埋め込み層３０によつて埋め
込む。なお、第２図トは出光射面（第１図の左
側面）の左方からみた図である。
次に、第１図に示すSiO2膜２２を形成し、
次いで電極２３，２４を形成する。
次いで電極２３，２４を形成する。
以上が第１図に示す半導体レーザの製造方法で
ある。この実施例によれば、埋め込み層を成長す
る際に、クラツド層１９，１８およびクラツド層
２１，２０によつて、第１図の矢印Ｙ１方向の電
流に対するｐ−ｎ逆接合が形成され、これにより
SiO2膜２２のピンホールに基づくリーク電流を
防止することができる。なお、ｐ−ｎ接合は、う
まくできない場合もある。したがつて、第１図に
示すように複数組のｐ−ｎ逆接合を形成すること
が歩留まりをよくする上で望ましい。また、上記
実施例によれば、上側の電極２３の面が第１図の
もののように段付きにならず、一平面となり、し
たがつて上側の電極面２３をサブマウントSMに
取り付ける場合に、第３図のものより強固に取り
付けることができる。
ある。この実施例によれば、埋め込み層を成長す
る際に、クラツド層１９，１８およびクラツド層
２１，２０によつて、第１図の矢印Ｙ１方向の電
流に対するｐ−ｎ逆接合が形成され、これにより
SiO2膜２２のピンホールに基づくリーク電流を
防止することができる。なお、ｐ−ｎ接合は、う
まくできない場合もある。したがつて、第１図に
示すように複数組のｐ−ｎ逆接合を形成すること
が歩留まりをよくする上で望ましい。また、上記
実施例によれば、上側の電極２３の面が第１図の
もののように段付きにならず、一平面となり、し
たがつて上側の電極面２３をサブマウントSMに
取り付ける場合に、第３図のものより強固に取り
付けることができる。
なお、上記実施例はｎ型基板１３を用いている
が、これに代えてｐ型基板を用いてもよい。この
場合、他の各層の導電型が上記の場合と逆にな
り、また、キヤツプ層１６が不要になる。また、
本発明を、半導体基板上に複数個の光素子が形成
された光集積回路に適用する場合には、第４図に
示すように、分布反射器が両側に形成された構造
となる。
が、これに代えてｐ型基板を用いてもよい。この
場合、他の各層の導電型が上記の場合と逆にな
り、また、キヤツプ層１６が不要になる。また、
本発明を、半導体基板上に複数個の光素子が形成
された光集積回路に適用する場合には、第４図に
示すように、分布反射器が両側に形成された構造
となる。
以上説明したように、この発明による方法によ
つて製造された半導体レーザは、SiO2膜のピン
ホールに基づくリーク電流を防止することがで
き、この結果、効率の向上およびしきい値電流の
低下を達成することができる。また、この発明に
よる方法によれば、活性導波路層の幅と外部導波
路層の幅に大きな差ができず、この結果、導波路
間の結合効率を低下させることがない。また、埋
込み前の状態に従来のような段部ができないの
で、埋込み時の結晶成長がしやすい利点がある。
さらに、サブマウント上にレーザ素子RZをロウ
材によつて接着する場合に、段差がないので、安
定に再現性よく組み立てることができる。
つて製造された半導体レーザは、SiO2膜のピン
ホールに基づくリーク電流を防止することがで
き、この結果、効率の向上およびしきい値電流の
低下を達成することができる。また、この発明に
よる方法によれば、活性導波路層の幅と外部導波
路層の幅に大きな差ができず、この結果、導波路
間の結合効率を低下させることがない。また、埋
込み前の状態に従来のような段部ができないの
で、埋込み時の結晶成長がしやすい利点がある。
さらに、サブマウント上にレーザ素子RZをロウ
材によつて接着する場合に、段差がないので、安
定に再現性よく組み立てることができる。
第１図はこの発明の一実施例による製造方法に
よつて製造された半導体レーザの構成を示す断面
図、第２図は同実施例の製造工程を示す図、第３
図は従来の分布反射型半導体レーザの構成を示す
断面図、第４図はこの発明の他の実施例の構成を
示す断面図、第５図イは第３図のＡ−Ａ線断面
図、ロは第３図のＢ−Ｂ線断面図、第６図は従来
の半導体レーザの問題点を説明するための図、第
７図、第８図は各々上記実施例による製造方法の
途中工程を示す斜視図である。 １３……半導体基板、１４……活性導波路層、
１７……外部導波路層、１７ａ……回折格子、１
８〜２１……クラツド層。
よつて製造された半導体レーザの構成を示す断面
図、第２図は同実施例の製造工程を示す図、第３
図は従来の分布反射型半導体レーザの構成を示す
断面図、第４図はこの発明の他の実施例の構成を
示す断面図、第５図イは第３図のＡ−Ａ線断面
図、ロは第３図のＢ−Ｂ線断面図、第６図は従来
の半導体レーザの問題点を説明するための図、第
７図、第８図は各々上記実施例による製造方法の
途中工程を示す斜視図である。 １３……半導体基板、１４……活性導波路層、
１７……外部導波路層、１７ａ……回折格子、１
８〜２１……クラツド層。
Claims (1)
- 【特許請求の範囲】 １ (a) 半導体基板上の所定領域に、活性導波路
層、クラツド層を順次積層し、前記半導体基板
上のそれ以外の領域に回折格子を形成し、 (b) 次に、前記クラツド層の上に、最終的に形成
される導波路よりも幾分か幅の広い結晶成長阻
止膜を形成し、 (c) 次に、上記工程が終了したウエハの上面全域
に外部導波路層を成長させ、次いで半導体基板
と反対導電型のクラツド層、半導体基板と同一
導電型のクラツド層を順次複数層成長させ、 (d) 次に、前記結晶成長阻止膜をいつたん除去し
た後、幅の狭いストライプ状の耐エツチング保
護膜を活性導波路領域および外部導波路領域上
に形成し、 (e) 次に、該耐エツチング保護膜に沿つて逆メサ
状にエツチングをした後、素子表面が平坦にな
るまで埋め込み層を複数層成長させることを特
徴とする分布反射型半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236085A JPS61259590A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236085A JPS61259590A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61259590A JPS61259590A (ja) | 1986-11-17 |
| JPH0447995B2 true JPH0447995B2 (ja) | 1992-08-05 |
Family
ID=14325292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10236085A Granted JPS61259590A (ja) | 1985-05-14 | 1985-05-14 | 分布反射型半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61259590A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137284A (ja) * | 1982-02-09 | 1983-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 分布反射形半導体レ−ザ装置 |
-
1985
- 1985-05-14 JP JP10236085A patent/JPS61259590A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137284A (ja) * | 1982-02-09 | 1983-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 分布反射形半導体レ−ザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61259590A (ja) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008113041A (ja) | 導波管 | |
| US6335559B1 (en) | Semiconductor device cleave initiation | |
| US4589117A (en) | Butt-jointed built-in semiconductor laser | |
| US6108361A (en) | Semiconductor laser and method for producing the same | |
| JPH0447995B2 (ja) | ||
| JPS61207090A (ja) | 半導体発光装置 | |
| JPS61259593A (ja) | 分布反射型半導体レ−ザ | |
| JPH01129478A (ja) | 発光ダイオード | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JP2563994B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0528916B2 (ja) | ||
| JP2005520328A (ja) | 光通信デバイスを製造する方法および光通信デバイス | |
| JPH0680864B2 (ja) | 半導体レ−ザ | |
| JPS63169093A (ja) | 半導体レ−ザ | |
| JPS6057990A (ja) | 半導体レ−ザ | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH07288361A (ja) | 半導体レーザ及びその製造方法 | |
| JPH08111564A (ja) | 半導体素子とその製造方法 | |
| JPH0545077B2 (ja) | ||
| JPH0377675B2 (ja) | ||
| JPH0697709B2 (ja) | 半導体発光装置の製造方法 | |
| JPS62136888A (ja) | 半導体レ−ザ | |
| JPH0545076B2 (ja) | ||
| JPH0680863B2 (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |