JPS63271991A - 半導体レ−ザ素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体レーザ素子に関し、特に電極構造に技術
的手段の駆使された埋め込み（Ｂｕ　ｒ　ｉ　ｅｄＨｅ
ｔｅｗｓｔｒｖｃｔｖｒｅ　　：ＢＨ）型半導体レーザ
素子に関するものである。

ｔ＝午幹明−の詳細な１枦井 〈従来の技術とその問題点〉 埋め込み型の半導体レーザは、電流と光の両方を非常に
狭い励起発振領域に閉じ込めることが可能であシ低閾値
電流動作に対して櫃めて有効な構造である。この埋め込
み型のレーザ素子を作製するには、１回目の成長でレー
ザ動作領域であるＤＨ（ダブルへテロ接合）構造を形成
した後エツチングによって適当な幅のストライプ状メサ
を形成し、２回目の成長で該メサの両側を埋め込まなけ
ればならないが、この埋め込み成長の際に埋込層がメサ
の両側のみならずメサの上部にも形成された場合には適
切な電流バスの形成が困睡となるため、通常、メサの上
部表面層はそこに結晶が成長しない材料で形成されてい
る。多くの場合は、１回目の成長時に第２クラッド層ま
での成長でストップしておきキャップ層を形成しないで
おくか、キャップ層を形成する場合でも通常用いられる
ＧａＡｓ１１！：用いるのではなく、少量の、ｌを含む
（ｘ＝０．１〜０．１５　）ＡＩｊＧａＡｓを用いてい
る。

このようにＡｄを含む材料を表面層に用いることによシ
表面に酸化模が形成され２回目の成長においてこの上に
は結晶成長が起こらない。

第３図は従来よシ知られている埋め込み型半導体レーザ
素子の一例である。ｎ−ＧａＡｓ基板２１上にメサ状に
ｎ−ＡｌＧａＡｓ第１クラッド層２２、活性層２３、ｐ
−ＡＪＧａＡｓ第２クラッド層２４から成るレーザ発振
動作用ダブルへテロ接合構造が積層され、その両側がｎ
−ＡｌＧａＡｓ埋込層２５で埋め込まれている。第２ク
ラッド層２４上にはＺｎ拡散領域２６、埋込層２５上に
は５ｉ０２絶縁層２７を介してｐ側電極２８が形成され
、一方、ＧａＡｓ基板２１にはｎ側電極２９が形成され
ている。このような埋め込み型レーザ素子では電流通路
はメサ部に限定されるため、メサ部には高密度の電流が
流れることになる。特に電極と半導体層の接合部分では
、その抵抗を充分に小さくすることが困難であり、素子
駆動時に熱の発生源となって素子特性、寿命特性の悪化
を招く可能性がある。この接合部分の抵抗を極力小さく
するために、通常はＺｎなどの不純物をメサ部の表面部
分に浅く拡散するなどの手段が講じられるが、この場合
２回の結晶成長に加えて拡散というプロセスが必要とな
り、作製プロセスが複雑になる。

〈発明の目的〉 本発明は上述の問題点に鑑み、埋め込み型の半導体レー
ザ素子において、不純物の拡散を行なうことなしに低抵
抗の電極−半導体の接合領域を形成することを可能とし
た半導体レーザ素子の製造方法を提供することを目的と
している。

〈発明の概要〉 上記目的達成のため、本発明では埋め込み型半導体レー
ザ素子の１回目成長時に成長層を少なくとも第１クラッ
ド層、活性層、第２クラッド層、キャップ層、成長阻止
層から成る多層構造で形成した後これをメサ状にエツチ
ングする際にキャップ層を選択的にこれに隣接する第２
フラッド層、成長阻止層よりも過剰にエツチングするこ
とによフメサ幅を狭くし、埋込み成長時に複数層から成
る埋込層の最終層とその直前の層との界面をメサ領域の
第２クラッド層とキャップ層の界面に略々一致させ、同
時に埋込最終層がメサ領域のキャップ層と連続する１つ
の層となるように形成することを特徴としている。メサ
領域最上部の成長阻止層は、埋込層がこの上に成長する
ことを防止する層であり、埋込み成長終了後に、ＨＦ等
によシ選択的に除去できる。これによシ、電極形成時に
チップ全面が電極との接合を形成することになシ、この
部分の抵抗は大幅に低減されることになる。

〈実施例〉 第２図は、本発明の１実施例によって作製された埋め込
み型半導体レーザ素子の構造を模式的に示したものであ
る。また、窮１図は本発明の１実施例を示す埋め込み型
半導体レーザ素子の製作工程図である。以下、製造方法
について説明する。

まず第１回目の結晶成長によシ、第１図（Ａ）に示す如
（ｎ−ＧａＡｓ基板１上に順次液相エピタキシャル成長
法でｎ−ＡｌＧａＡｓ　　第１クラッド層２、ＡＪＧａ
Ａｓ活性層３、ｐ−ＡＪＧａＡｓ第２クラッド層４、ｐ
−ＧａＡｓキャップ層５、ＡｌＧａＡｓ成長阻止層６を
形成する。次に、この表面にフォトリソグラフィ法によ
り適当な幅、（本実施例では１０μｍ幅に設定した）の
ストライプ状レジストパターンを形成し、これをマスク
としてＧａＡｓ基板１に至るエツチングにより鼓形にく
びれたメサ領域８を形成する。この時のエッチャントと
しては、ＧａＡｓ、ＡＪＧａＡｓに対して選択性のない
、リン酸系（例えばＨ３Ｐ　Ｏ。

：　ＨｚＯｚ　：　ＣＨａＯＨ＝１　：　１　：　３　
）を用いている。エツチングによシメサ領域上部の幅は
４〜５μｍ１活性層３近傍の幅は２μｍ程度に迄狭くな
る。次にキャップ層５を両界面で接合する第２クラッド
層４及び成長阻止層６よシも過剰にエツチングするため
に、ＧａＡｓのみエツチング可能なアンモニア系のエッ
チャントによシ第１図（Ｂ）に示す如くキャップ層５を
選択的に０．３μｍ程度エツチングする。なお、このと
きｎ−ＧａＡｓ基板１も同程度エツチングされる。次に
、第２回目の結晶成長によシ第１図、（Ｃ）に示す如く
メサ領域８の両側を埋め込む。本実施例では埋込層はｐ
−ＡｌＧａＡｓ第１埋込層１０、ｎ−Ａ＃ＧａＡｓ男２
埋込層１１、ｐ−ＡｌＧａＡｓｇ３埋込層１２、ｐ−Ｇ
ａＡｓコンタクト層１３の４層で形成されているが、成
長条件を適切に選ぶと同時に成長層厚を適切に設定する
ことにより、ｐ−ＡｌＧａＡｓ第３埋込層１２とｐ−に
ａＡｓコンタクト層１３層外３はメサ領域８との境界部
分において、第２クラッド層４とキャップ層５との界面
と一致し、またほぼ平坦な成長表面を得ることができる
。最後にＡｌＧａＡｓの成長阻止層６をフッ酸によシ除
去し、ｐ側及びｎ側電極１４．１５ｆｔ形成して第２図
に示す半導体レーザ素子を得る。

上記構造によれば、電流通路となるｐ側電極１４とキャ
ップ層５及びコンタクト層１３から成る半導体との接合
部分の面積は第３図に示した従来の埋込み構造半導体レ
ーザに比べ数十倍とすることが可能となり、その抵抗を
十分小さくすることができる。

なお、本実施例においては結晶成長法として液相成長法
を用いているが、これに限定されるものではない。また
半導体レーザ素子を構成する結晶組成としてはＧａＡｓ
−ＧａＡｌＡｓ系以外にＧ　ａ　ｐ−Ｇ、ａ　Ｉ　ｎＡ
　ｓ　Ｐ系その他種々の２元乃至４元化合物半導体が適
用可能である。

〈発明の効果〉 本発明によれば、不純物の拡散工程を経ることなく埋め
込み型半導体レーザに低抵抗の電ｆｆｆｉｅ形成するこ
とができ低電圧でレーザ発振が得られるとともに電画部
の発熱に起因する素子特性の劣化も抑制される。

【図面の簡単な説明】

第１図は本発明の１実施例を示す半導体レーザ素子の製
作工程図である。第２図は第１図に示す製作工程を経て
作製された半導体レーザ素子の模式断面図である。Ｗｃ
３図は従来の埋め込み型半導体レーザー素子の構成を示
す模式断面図である。

Claims (1)

【特許請求の範囲】
1. １、基板上に第１クラッド層、活性層、第２クラッド層
   、キャップ層及び成長阻止層を順次成長させてメサ型の
   レーザ発振動作用多層結晶構造を形成した後、該多層結
   晶構造のメサ型側方に複数の埋込層を成長形成して前記
   多層結晶構造を埋設し、前記キャップ層に並設して前記
   埋込層最上部に同一組成のコンタクト層を形成した後、
   前記成長阻止層を除去し前記コンタクト層及び前記キャ
   ップ層に接合してキャリア注入用電極層を形成すること
   を特徴とする半導体レーザ素子の製造方法。