JPH09307185A - 半導体レ−ザ素子の製造方法 - Google Patents
半導体レ−ザ素子の製造方法Info
- Publication number
- JPH09307185A JPH09307185A JP14832396A JP14832396A JPH09307185A JP H09307185 A JPH09307185 A JP H09307185A JP 14832396 A JP14832396 A JP 14832396A JP 14832396 A JP14832396 A JP 14832396A JP H09307185 A JPH09307185 A JP H09307185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- semiconductor laser
- conductive type
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体レ−ザ素子の動作において発光効率が
高く、かつ低しきい値で安定したレ−ザ発振が得られる
半導体レ−ザ素子の製造方法を提供する。 【解決手段】 第１導電型基板１上に第１導電型クラッ
ド層３と、活性層４と、第２導電型第１クラッド層５
と、第２導電型第２クラッド層６を順次積層する第１の
工程と、前記第２導電型第２クラッド層６の中央部以外
の領域をレ−ザ光の出射方向にエッチング除去してリッ
ジ部７を形成する第２の工程と、前記リッジ部７を挟
み、前記第２導電型第１クラッド層５上に第２導電型不
純物をド−プした第１導電型狭窄層８を形成する第３の
工程と、前記リッジ部７及び前記第１導電型狭窄層８上
に第２導電型キャップ層９を積層する第４の工程とから
なる。
高く、かつ低しきい値で安定したレ−ザ発振が得られる
半導体レ−ザ素子の製造方法を提供する。 【解決手段】 第１導電型基板１上に第１導電型クラッ
ド層３と、活性層４と、第２導電型第１クラッド層５
と、第２導電型第２クラッド層６を順次積層する第１の
工程と、前記第２導電型第２クラッド層６の中央部以外
の領域をレ−ザ光の出射方向にエッチング除去してリッ
ジ部７を形成する第２の工程と、前記リッジ部７を挟
み、前記第２導電型第１クラッド層５上に第２導電型不
純物をド−プした第１導電型狭窄層８を形成する第３の
工程と、前記リッジ部７及び前記第１導電型狭窄層８上
に第２導電型キャップ層９を積層する第４の工程とから
なる。
Description
【０００１】
【発明の属する技術分野】本発明は電流狭窄効果と光導
波効果を有する半導体レ−ザに係わり、特に有機金属を
用いた有機金属化学気相成長法（以下ＭＯＣＶＤ法と略
記する）による製造に適した半導体レ−ザ素子の製造方
法に関するものである。
波効果を有する半導体レ−ザに係わり、特に有機金属を
用いた有機金属化学気相成長法（以下ＭＯＣＶＤ法と略
記する）による製造に適した半導体レ−ザ素子の製造方
法に関するものである。
【０００２】
【従来の技術】図３は従来の屈折率導波型ＧａＡｓ−Ｇ
ａＡｌＡｓ系の半導体レ−ザ素子の構造断面図である。
図４は図３に示す半導体レ−ザ素子の従来の製造工程図
である。図５は従来の製造工程により作製された図３に
示す半導体レ−ザ素子のＡＡ断面における不純物濃度プ
ロファイル図である。
ａＡｌＡｓ系の半導体レ−ザ素子の構造断面図である。
図４は図３に示す半導体レ−ザ素子の従来の製造工程図
である。図５は従来の製造工程により作製された図３に
示す半導体レ−ザ素子のＡＡ断面における不純物濃度プ
ロファイル図である。
【０００３】図３を参照して、従来の屈折率導波型Ｇａ
Ａｓ−ＧａＡｌＡｓ系の半導体レ−ザ素子について説明
する。ｎ−ＧａＡｓ基板１（Ｓｉド−プ）上にｎ−Ｇａ
Ａｓバッファ層２（Ｓｅド−プ）、ｎ−Ｇａ0.4 Ａｌ
0.6 Ａｓクラッド層３（Ｓｉド−プ）、アンド−プＧａ
0.87Ａｌ0.13Ａｓ活性層４、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ
第１クラッド層５（Ｚｎド−プ）が順次積層され、ま
た、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５上には
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６（Ｚｎド−
プ）からなるリッジ部７とリッジ部７を挟んだｎ−Ｇａ
Ａｓ電流狭窄層８（Ｓｉド−プ）が形成されている。更
に、リッジ部７及びｎ−ＧａＡｓ電流狭窄層８上にはｐ
−ＧａＡｓキャップ層９（Ｚｎド−プ）が積層され、ｎ
−ＧａＡｓ基板１にはｎオ−ミック電極１０、ｐ−Ｇａ
Ａｓキャップ層９にはｐオ−ミック電極１１が形成され
ている。
Ａｓ−ＧａＡｌＡｓ系の半導体レ−ザ素子について説明
する。ｎ−ＧａＡｓ基板１（Ｓｉド−プ）上にｎ−Ｇａ
Ａｓバッファ層２（Ｓｅド−プ）、ｎ−Ｇａ0.4 Ａｌ
0.6 Ａｓクラッド層３（Ｓｉド−プ）、アンド−プＧａ
0.87Ａｌ0.13Ａｓ活性層４、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ
第１クラッド層５（Ｚｎド−プ）が順次積層され、ま
た、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５上には
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６（Ｚｎド−
プ）からなるリッジ部７とリッジ部７を挟んだｎ−Ｇａ
Ａｓ電流狭窄層８（Ｓｉド−プ）が形成されている。更
に、リッジ部７及びｎ−ＧａＡｓ電流狭窄層８上にはｐ
−ＧａＡｓキャップ層９（Ｚｎド−プ）が積層され、ｎ
−ＧａＡｓ基板１にはｎオ−ミック電極１０、ｐ−Ｇａ
Ａｓキャップ層９にはｐオ−ミック電極１１が形成され
ている。
【０００４】次に、図４を参照して、従来のＧａＡｓ−
ＧａＡｌＡｓ系の半導体レ−ザ素子の製造方法について
説明する。結晶成長はＭＯＣＶＤ法により行われ、その
成長温度は良質の結晶を得るために通常７５０℃〜８５
０℃で行われるのが通常である。そのため、成長温度は
８００℃である。 （第１工程）ＭＯＣＶＤ法によりｎ−ＧａＡｓ基板１上
にｎ−ＧａＡｓバッファ層２、ｎ−Ｇａ0.4 Ａｌ0.6 Ａ
ｓクラッド層３、アンド−プＧａ0.87Ａｌ0.13Ａｓ活性
層４、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５、ｐ
−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６を順次積層す
る（図４（ａ））。
ＧａＡｌＡｓ系の半導体レ−ザ素子の製造方法について
説明する。結晶成長はＭＯＣＶＤ法により行われ、その
成長温度は良質の結晶を得るために通常７５０℃〜８５
０℃で行われるのが通常である。そのため、成長温度は
８００℃である。 （第１工程）ＭＯＣＶＤ法によりｎ−ＧａＡｓ基板１上
にｎ−ＧａＡｓバッファ層２、ｎ−Ｇａ0.4 Ａｌ0.6 Ａ
ｓクラッド層３、アンド−プＧａ0.87Ａｌ0.13Ａｓ活性
層４、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５、ｐ
−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６を順次積層す
る（図４（ａ））。
【０００５】（第２工程）更に、レ−ザ光の出射方向に
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６の中央領域
部をＳｉＯ2 層１２で覆い、それ以外の領域をエッチン
グ除去し、リッジ部７を形成する（図４（ｂ））。
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６の中央領域
部をＳｉＯ2 層１２で覆い、それ以外の領域をエッチン
グ除去し、リッジ部７を形成する（図４（ｂ））。
【０００６】（第３工程）引き続いて、ＭＯＣＶＤ法に
より、ｎ−ＧａＡｓ電流狭窄層８（Ｓｉド−プ）がＳｉ
Ｏ2 層１２及びｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド
層６上に第２回目の成長により行われる（図４
（ｃ））。ＳｉＯ2 とＧａＡｓの格子定数は異なるの
で、ｎ−ＧａＡｓ電流狭窄層８はＳｉＯ2 層１２上には
成長せずに、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層
６上のみに選択的に成長する。
より、ｎ−ＧａＡｓ電流狭窄層８（Ｓｉド−プ）がＳｉ
Ｏ2 層１２及びｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド
層６上に第２回目の成長により行われる（図４
（ｃ））。ＳｉＯ2 とＧａＡｓの格子定数は異なるの
で、ｎ−ＧａＡｓ電流狭窄層８はＳｉＯ2 層１２上には
成長せずに、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層
６上のみに選択的に成長する。
【０００７】（第４工程）次に、ＳｉＯ2 層１２を除去
後、ＭＯＣＶＤ法によりｎ−ＧａＡｓ電流狭窄層８及び
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６上に第３回
目の成長を行い、ｐ−ＧａＡｓキャップ層９を積層する
（図４（ｄ））。最後にｎ−ＧａＡｓ基板１にｎオ−ミ
ック電極１０、ｐ−ＧａＡｓキャップ層９にはｐオ−ミ
ック電極１１を形成して図３に示す半導体レ−ザ素子を
得る。
後、ＭＯＣＶＤ法によりｎ−ＧａＡｓ電流狭窄層８及び
ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６上に第３回
目の成長を行い、ｐ−ＧａＡｓキャップ層９を積層する
（図４（ｄ））。最後にｎ−ＧａＡｓ基板１にｎオ−ミ
ック電極１０、ｐ−ＧａＡｓキャップ層９にはｐオ−ミ
ック電極１１を形成して図３に示す半導体レ−ザ素子を
得る。
【０００８】
【発明が解決しようとする課題】しかしながら、Ｓｉは
温度による影響は受けにくいが、Ｚｎは温度により拡散
しやすくなるので、第２回目及び第３回目の成長が行わ
れると、第１回目の成長で成長したｎ−ＧａＡｓバッフ
ァ層２及びｎ−Ｇａ0.4 Ａｌ0.6 Ａｓクラッド層３中の
Ｓｉの不純物濃度プロファイルに変化はないが、ｐ−Ｇ
ａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５中のＺｎの不純物
濃度プロファイルは熱拡散によりｐ−Ｇａ0.4 Ａｌ0.6
Ａｓ第１クラッド層５以外の層まで拡散してしまう。そ
の変化の様子を図５に示す。図５において、実線はｎ型
不純物濃度であり、点線はｐ型不純物濃度（Ｚｎ濃度）
である。第１回目の成長でｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５にド−プしたＺｎ濃度ｐ1 は第２回目及
び第３回目の成長後には、高温度下での熱拡散により濃
度ｐ2 へ低下し、各層でのＺｎ濃度プロファイルは点線
ｐ0 のように変化する。また、一般的にＺｎを供給する
ソ−ス中にはｎ型不純物が混入しているので、Ｚｎド−
プした結晶中には一定レベル濃度のｎ型不純物も同時に
取り込まれてしまう。このため、Ｚｎド−プしたｐ−Ｇ
ａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５及びｐ−ＧａＡｓ
キャップ９層中のバックグラウンドのｎ型不純物濃度ｎ
0 が存在している。
温度による影響は受けにくいが、Ｚｎは温度により拡散
しやすくなるので、第２回目及び第３回目の成長が行わ
れると、第１回目の成長で成長したｎ−ＧａＡｓバッフ
ァ層２及びｎ−Ｇａ0.4 Ａｌ0.6 Ａｓクラッド層３中の
Ｓｉの不純物濃度プロファイルに変化はないが、ｐ−Ｇ
ａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５中のＺｎの不純物
濃度プロファイルは熱拡散によりｐ−Ｇａ0.4 Ａｌ0.6
Ａｓ第１クラッド層５以外の層まで拡散してしまう。そ
の変化の様子を図５に示す。図５において、実線はｎ型
不純物濃度であり、点線はｐ型不純物濃度（Ｚｎ濃度）
である。第１回目の成長でｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５にド−プしたＺｎ濃度ｐ1 は第２回目及
び第３回目の成長後には、高温度下での熱拡散により濃
度ｐ2 へ低下し、各層でのＺｎ濃度プロファイルは点線
ｐ0 のように変化する。また、一般的にＺｎを供給する
ソ−ス中にはｎ型不純物が混入しているので、Ｚｎド−
プした結晶中には一定レベル濃度のｎ型不純物も同時に
取り込まれてしまう。このため、Ｚｎド−プしたｐ−Ｇ
ａ0.4 Ａｌ0.6 Ａｓ第１クラッド層５及びｐ−ＧａＡｓ
キャップ９層中のバックグラウンドのｎ型不純物濃度ｎ
0 が存在している。
【０００９】ところで、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１
クラッド層５中のＺｎ濃度ｐ2 がバックグラウンドのｎ
型不純物濃度ｎ0 よりも低くなると、ｐ−Ｇａ0.4 Ａｌ
0.6Ａｓ第１クラッド層５はｎ型に反転してしまう。こ
のようになると、ｎ−ＧａＡｓ電流狭窄層８にも電流が
流れるようになり、電流狭窄作用が失われ、低しきい値
電流での発振が不可能になってしまう。
クラッド層５中のＺｎ濃度ｐ2 がバックグラウンドのｎ
型不純物濃度ｎ0 よりも低くなると、ｐ−Ｇａ0.4 Ａｌ
0.6Ａｓ第１クラッド層５はｎ型に反転してしまう。こ
のようになると、ｎ−ＧａＡｓ電流狭窄層８にも電流が
流れるようになり、電流狭窄作用が失われ、低しきい値
電流での発振が不可能になってしまう。
【００１０】本発明は，上記の点に着目してなされたも
ので，半導体レ−ザ素子の動作において発光効率が高
く、かつ低しきい電流での安定したレ−ザ光発振が得ら
れる半導体レ−ザ素子の製造方法を提供することを目的
とするものである。
ので，半導体レ−ザ素子の動作において発光効率が高
く、かつ低しきい電流での安定したレ−ザ光発振が得ら
れる半導体レ−ザ素子の製造方法を提供することを目的
とするものである。
【００１１】
【課題を解決するための手段】本発明に係わる半導体レ
−ザ素子の製造方法は第１の発明として、第１導電型基
板上に第１導電型クラッド層と、活性層と、第２導電型
第１クラッド層と、第２導電型第２クラッド層を順次積
層する第１の工程と、前記第２導電型第２クラッド層の
中央部以外の領域をレ−ザ光の出射方向にエッチング除
去してリッジ部を形成する第２の工程と、前記リッジ部
を挟み、前記第２導電型第１クラッド層上に第２導電型
不純物をド−プした第１導電型狭窄層を形成する第３の
工程と、前記リッジ部及び前記第１導電型狭窄層上に第
２導電型キャップ層を積層する第４の工程とからなるこ
とを特徴とする。
−ザ素子の製造方法は第１の発明として、第１導電型基
板上に第１導電型クラッド層と、活性層と、第２導電型
第１クラッド層と、第２導電型第２クラッド層を順次積
層する第１の工程と、前記第２導電型第２クラッド層の
中央部以外の領域をレ−ザ光の出射方向にエッチング除
去してリッジ部を形成する第２の工程と、前記リッジ部
を挟み、前記第２導電型第１クラッド層上に第２導電型
不純物をド−プした第１導電型狭窄層を形成する第３の
工程と、前記リッジ部及び前記第１導電型狭窄層上に第
２導電型キャップ層を積層する第４の工程とからなるこ
とを特徴とする。
【００１２】第２の発明として、請求項１記載の半導体
レ−ザ素子の製造方法において、前記第１導電型狭窄層
にド−プした前記第２導電型不純物濃度は前記第１導電
型狭窄層中の第１導電型不純物濃度よりも低く、かつ前
記第２導電型第１クラッド層中の第１導電型不純物濃度
より高くしたことを特徴とする。
レ−ザ素子の製造方法において、前記第１導電型狭窄層
にド−プした前記第２導電型不純物濃度は前記第１導電
型狭窄層中の第１導電型不純物濃度よりも低く、かつ前
記第２導電型第１クラッド層中の第１導電型不純物濃度
より高くしたことを特徴とする。
【００１３】第１の発明及び第２の発明によれば、前記
第１導電型狭窄層中の第１導電型不純物濃度よりも低
く、かつ前記第２導電型第１クラッド層中の第１導電型
不純物濃度より高くした前記第２導電型不純物を前記第
１導電型狭窄層にド−プしてあるので、前記第１導電型
狭窄層中にド−プされている第２導電型不純物が第２導
電型第１クラッド層への拡散するため、前記第２導電型
第１クラッド層中の第２導電型不純物濃度が第１導電型
不純物の濃度以下になることがなく、第２導電型第１ク
ラッド層が第１導電型へ反転をすることを防止すること
ができる。
第１導電型狭窄層中の第１導電型不純物濃度よりも低
く、かつ前記第２導電型第１クラッド層中の第１導電型
不純物濃度より高くした前記第２導電型不純物を前記第
１導電型狭窄層にド−プしてあるので、前記第１導電型
狭窄層中にド−プされている第２導電型不純物が第２導
電型第１クラッド層への拡散するため、前記第２導電型
第１クラッド層中の第２導電型不純物濃度が第１導電型
不純物の濃度以下になることがなく、第２導電型第１ク
ラッド層が第１導電型へ反転をすることを防止すること
ができる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の一
実施例を説明する。図１は図３に示す半導体レ−ザ素子
の本発明の製造工程図である。図２は図３に示す本発明
の製造工程により作製した半導体レ−ザ素子のＡＡ断面
における不純物濃度プロファイル図である。
実施例を説明する。図１は図３に示す半導体レ−ザ素子
の本発明の製造工程図である。図２は図３に示す本発明
の製造工程により作製した半導体レ−ザ素子のＡＡ断面
における不純物濃度プロファイル図である。
【００１５】本発明は図４における半導体レ−ザ素子の
製造方法において、ｎ−ＧａＡｓ電流狭窄層８はｎ型不
純物Ｓｉとｐ型不純物Ｚｎとを含み、Ｚｎ濃度がＳｉ濃
度よりも低く、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド
層中のバックグランドの不純物濃度ｎ0 よりも高い濃度
になるようにしたものに等しい。
製造方法において、ｎ−ＧａＡｓ電流狭窄層８はｎ型不
純物Ｓｉとｐ型不純物Ｚｎとを含み、Ｚｎ濃度がＳｉ濃
度よりも低く、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド
層中のバックグランドの不純物濃度ｎ0 よりも高い濃度
になるようにしたものに等しい。
【００１６】以下に図１（ａ）〜（ｆ）を参照して、本
発明の半導体レ−ザ素子の製造方法について詳細に説明
する。 （第１工程）ＭＯＣＶＤ法により、８００℃の成長温度
でｎ−ＧａＡｓ基板１（Ｓｉド−プ、１×１０18ｃ
ｍ-3）上に厚さ１μｍのｎ−ＧａＡｓバッファ層２（Ｓ
ｉド−プ、１×１０18ｃｍ-3）、厚さ１μｍのｎ−Ｇａ
0.4 Ａｌ0.6 Ａｓクラッド層３（Ｓｉド−プ、１×１０
18ｃｍ-3）、厚さ０．１μｍのアンド−プＧａ0.87Ａｌ
0.13Ａｓ活性層４、厚さ０．３μｍのｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第１クラッド層５（Ｚｎド−プ、１×１０18ｃ
ｍ-3）、厚さ０．３μｍのｐ−Ｇａ0.4 Ａｌ0.6Ａｓ第
２クラッド層６（Ｚｎド−プ、１×１０18ｃｍ-3）を積
層した第１回目の成長を行う（図１（ａ））。
発明の半導体レ−ザ素子の製造方法について詳細に説明
する。 （第１工程）ＭＯＣＶＤ法により、８００℃の成長温度
でｎ−ＧａＡｓ基板１（Ｓｉド−プ、１×１０18ｃ
ｍ-3）上に厚さ１μｍのｎ−ＧａＡｓバッファ層２（Ｓ
ｉド−プ、１×１０18ｃｍ-3）、厚さ１μｍのｎ−Ｇａ
0.4 Ａｌ0.6 Ａｓクラッド層３（Ｓｉド−プ、１×１０
18ｃｍ-3）、厚さ０．１μｍのアンド−プＧａ0.87Ａｌ
0.13Ａｓ活性層４、厚さ０．３μｍのｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第１クラッド層５（Ｚｎド−プ、１×１０18ｃ
ｍ-3）、厚さ０．３μｍのｐ−Ｇａ0.4 Ａｌ0.6Ａｓ第
２クラッド層６（Ｚｎド−プ、１×１０18ｃｍ-3）を積
層した第１回目の成長を行う（図１（ａ））。
【００１７】（第２工程）次に、スパッタリング法によ
り、厚さ０．２μｍのＳｉＯ2 層１２をｐ−Ｇａ0.4 Ａ
ｌ0.6 Ａｓ第２クラッド層６上に形成した後、フォトレ
ジスト１３を塗布する。その後、通常のフォトリソグラ
フィにより、レ−ザ光の出射方向にフォトレジスト１３
のストライプ状パタ−ンを形成する（図１（ｂ））。
り、厚さ０．２μｍのＳｉＯ2 層１２をｐ−Ｇａ0.4 Ａ
ｌ0.6 Ａｓ第２クラッド層６上に形成した後、フォトレ
ジスト１３を塗布する。その後、通常のフォトリソグラ
フィにより、レ−ザ光の出射方向にフォトレジスト１３
のストライプ状パタ−ンを形成する（図１（ｂ））。
【００１８】（第３工程）次に、ドライエッチングによ
り、フォトレジスト１３のストライプ状パタ−ン以外の
ＳｉＯ2 層１２をエッチングして、ｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第２クラッド層６を露出させる。こうして、ス
トライプ状のＳｉＯ2 層１２が得られる（図１
（ｃ））。
り、フォトレジスト１３のストライプ状パタ−ン以外の
ＳｉＯ2 層１２をエッチングして、ｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第２クラッド層６を露出させる。こうして、ス
トライプ状のＳｉＯ2 層１２が得られる（図１
（ｃ））。
【００１９】（第４工程）更に、フォトレジスト１３を
除去後、ストライプ状のＳｉＯ2 層１２をマスクとし
て、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６を選択
エッチングにより除去し、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５を露出させる。（図１（ｄ））。
除去後、ストライプ状のＳｉＯ2 層１２をマスクとし
て、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６を選択
エッチングにより除去し、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５を露出させる。（図１（ｄ））。
【００２０】（第５工程）次に、表面洗浄した後、第２
回目の成長を行い、厚さ０．５μｍのｎ−ＧａＡｓ電流
狭窄層８（Ｓｉド−プ、３×１０18ｃｍ-3、Ｚｎド−
プ、１×１０18ｃｍ-3）を積層する（図１（ｅ））。こ
の際、ＳｉＯ2 とＧａＡｓの格子定数は異なるので、ｎ
−ＧａＡｓ電流狭窄層８はＳｉＯ2 層１２上には成長せ
ずに、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６上の
みに選択的に成長する。ｎ−ＧａＡｓ電流狭窄層８には
ｎ型不純物Ｓｉと、ｐ型不純物Ｚｎとが同時にド−プさ
れている。Ｓｉ濃度が３×１０18ｃｍ-3であるのに対し
て、Ｚｎ濃度は１×１０18ｃｍ-3とＳｉ濃度よりも低く
し、ｎ−ＧａＡｓ電流狭窄層８がｎ型を保つようにして
ある。
回目の成長を行い、厚さ０．５μｍのｎ−ＧａＡｓ電流
狭窄層８（Ｓｉド−プ、３×１０18ｃｍ-3、Ｚｎド−
プ、１×１０18ｃｍ-3）を積層する（図１（ｅ））。こ
の際、ＳｉＯ2 とＧａＡｓの格子定数は異なるので、ｎ
−ＧａＡｓ電流狭窄層８はＳｉＯ2 層１２上には成長せ
ずに、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層６上の
みに選択的に成長する。ｎ−ＧａＡｓ電流狭窄層８には
ｎ型不純物Ｓｉと、ｐ型不純物Ｚｎとが同時にド−プさ
れている。Ｓｉ濃度が３×１０18ｃｍ-3であるのに対し
て、Ｚｎ濃度は１×１０18ｃｍ-3とＳｉ濃度よりも低く
し、ｎ−ＧａＡｓ電流狭窄層８がｎ型を保つようにして
ある。
【００２１】（第６工程）次に、表面洗浄した後、第３
回目の成長を行い、厚さ２μｍのｐ−ＧａＡｓコンタク
ト層９（Ｚｎド−プ、１×１０19ｃｍ-3）を成長する
（図１（ｆ））。この後、ｐ−ＧａＡｓコンタクト層９
上には真空蒸着法により、Ａｕ系のｐ側オ−ミック電極
１１形成し、ｎ−ＧａＡｓ基板１上にＡｕ系のｎ側オ−
ミック電極１０を形成して図３に示す半導体レ−ザ素子
を得る。
回目の成長を行い、厚さ２μｍのｐ−ＧａＡｓコンタク
ト層９（Ｚｎド−プ、１×１０19ｃｍ-3）を成長する
（図１（ｆ））。この後、ｐ−ＧａＡｓコンタクト層９
上には真空蒸着法により、Ａｕ系のｐ側オ−ミック電極
１１形成し、ｎ−ＧａＡｓ基板１上にＡｕ系のｎ側オ−
ミック電極１０を形成して図３に示す半導体レ−ザ素子
を得る。
【００２２】一般的にバックグラウンドのｎ型不純物濃
度ｎ0 は５×１０17ｃｍ-3程度であるので、ｎ−ＧａＡ
ｓ電流狭窄層８にド−プしたＺｎ濃度は１×１０18ｃｍ
-3とｎ型不純物濃度ｎ0 よりも十分高くしてある。この
ようにすることによって、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５中へのｎ−ＧａＡｓ電流狭窄層８中のＺ
ｎが供給されるようになり、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ
第１クラッド層５中のＺｎ濃度の低下を補うことがで
き、常にバックグラウンドとして存在するｎ型不純物濃
度ｎ0 以上に保つことができる。その様子を図３に示
す。実線はｎ型不純物濃度であり、点線はｐ型不純物濃
度（Ｚｎ濃度）である。第１回目の成長でｐ−Ｇａ0.4
Ａｌ0.6 Ａｓ第１クラッド層５にド−プしたＺｎ濃度ｐ
1 は第２回目及び第３回目の成長後には熱拡散により濃
度ｐ4 へ低下し、各層でのＺｎ濃度プロファイルは点線
ｐ3 のように変化する。このように、ｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第１クラッド層５中でのＺｎ濃度ｐ4はバック
グラウンドのｎ型不純物濃度ｎ0 よりも高くすることが
可能となり、ｎ型に反転してしまうことを防ぐことがで
きる。
度ｎ0 は５×１０17ｃｍ-3程度であるので、ｎ−ＧａＡ
ｓ電流狭窄層８にド−プしたＺｎ濃度は１×１０18ｃｍ
-3とｎ型不純物濃度ｎ0 よりも十分高くしてある。この
ようにすることによって、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第
１クラッド層５中へのｎ−ＧａＡｓ電流狭窄層８中のＺ
ｎが供給されるようになり、ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ
第１クラッド層５中のＺｎ濃度の低下を補うことがで
き、常にバックグラウンドとして存在するｎ型不純物濃
度ｎ0 以上に保つことができる。その様子を図３に示
す。実線はｎ型不純物濃度であり、点線はｐ型不純物濃
度（Ｚｎ濃度）である。第１回目の成長でｐ−Ｇａ0.4
Ａｌ0.6 Ａｓ第１クラッド層５にド−プしたＺｎ濃度ｐ
1 は第２回目及び第３回目の成長後には熱拡散により濃
度ｐ4 へ低下し、各層でのＺｎ濃度プロファイルは点線
ｐ3 のように変化する。このように、ｐ−Ｇａ0.4 Ａｌ
0.6 Ａｓ第１クラッド層５中でのＺｎ濃度ｐ4はバック
グラウンドのｎ型不純物濃度ｎ0 よりも高くすることが
可能となり、ｎ型に反転してしまうことを防ぐことがで
きる。
【００２３】この半導体レ−ザ素子のｐオ−ミック電極
１１側を正、ｎオ−ミック電極１０側を負にして電流を
流すと、電流はｐ−ＧａＡｓキャップ層９からリッジ部
７を通りｎ−ＧａＡｓ１基板に流れるようになる。一
方、ｎ−ＧａＡｓ電流狭窄層８の屈折率がｐ−Ｇａ0.4
Ａｌ0.6 Ａｓ第１クラッド層５の屈折率よりも小さくな
っているので、ｎ−ＧａＡｓ電流狭窄層８下部のＧａ
0.87Ａｌ0.13Ａｓ活性層４領域では、レ−ザ光はｎ−Ｇ
ａＡｓ電流狭窄層８で吸収される。このため、リッジ部
７下部のＧａ0.87Ａｌ0.13Ａｓ活性層４領域で発振した
光だけがレ−ザ光として取り出すことができる。こうし
て、低しきい値電流で、かつ安定した発振の可能な半導
体レ−ザ素子が得られる。本発明ではｎ型不純物として
Ｓｉを例にとって説明したが、Ｓｅを用いてもよい。ま
た、ＧａＡｓ−ＧａＡｌＡｓ系の半導体レ−ザ素子を実
施例にとって本発明の半導体レ−ザ素子の製造法を説明
したが、ＩｎＧａＡｌＰ系の半導体レ−ザ素子にも適用
し得ることは可能である。
１１側を正、ｎオ−ミック電極１０側を負にして電流を
流すと、電流はｐ−ＧａＡｓキャップ層９からリッジ部
７を通りｎ−ＧａＡｓ１基板に流れるようになる。一
方、ｎ−ＧａＡｓ電流狭窄層８の屈折率がｐ−Ｇａ0.4
Ａｌ0.6 Ａｓ第１クラッド層５の屈折率よりも小さくな
っているので、ｎ−ＧａＡｓ電流狭窄層８下部のＧａ
0.87Ａｌ0.13Ａｓ活性層４領域では、レ−ザ光はｎ−Ｇ
ａＡｓ電流狭窄層８で吸収される。このため、リッジ部
７下部のＧａ0.87Ａｌ0.13Ａｓ活性層４領域で発振した
光だけがレ−ザ光として取り出すことができる。こうし
て、低しきい値電流で、かつ安定した発振の可能な半導
体レ−ザ素子が得られる。本発明ではｎ型不純物として
Ｓｉを例にとって説明したが、Ｓｅを用いてもよい。ま
た、ＧａＡｓ−ＧａＡｌＡｓ系の半導体レ−ザ素子を実
施例にとって本発明の半導体レ−ザ素子の製造法を説明
したが、ＩｎＧａＡｌＰ系の半導体レ−ザ素子にも適用
し得ることは可能である。
【００２４】
【発明の効果】本発明による半導体レ−ザ素子の製造方
法によれば、前記第１導電型狭窄層中の第１導電型不純
物濃度よりも低く、かつ前記第２導電型第１クラッド層
中の第１導電型不純物濃度より高くした前記第２導電型
不純物を前記第１導電型狭窄層にド−プしてあるので、
前記第１導電型狭窄層中にド−プされている第２導電型
不純物が第２導電型第１クラッド層へ拡散するため、前
記第２導電型第１クラッド層中の第２導電型不純物濃度
が第１導電型不純物の濃度以下になることがなく、第２
導電型第１クラッド層が第１導電型へ反転をすることを
防止することができる。したがって、電流狭窄効果作用
を失うことなく、低しきい値電流で安定した半導体レ−
ザ素子を得ることができる。
法によれば、前記第１導電型狭窄層中の第１導電型不純
物濃度よりも低く、かつ前記第２導電型第１クラッド層
中の第１導電型不純物濃度より高くした前記第２導電型
不純物を前記第１導電型狭窄層にド−プしてあるので、
前記第１導電型狭窄層中にド−プされている第２導電型
不純物が第２導電型第１クラッド層へ拡散するため、前
記第２導電型第１クラッド層中の第２導電型不純物濃度
が第１導電型不純物の濃度以下になることがなく、第２
導電型第１クラッド層が第１導電型へ反転をすることを
防止することができる。したがって、電流狭窄効果作用
を失うことなく、低しきい値電流で安定した半導体レ−
ザ素子を得ることができる。
【図１】本発明の半導体レ−ザ素子の製造工程図であ
る。
る。
【図２】本発明の製造工程により作製した半導体レ−ザ
素子のＡＡ断面における不純物濃度プロファイル図であ
る。
素子のＡＡ断面における不純物濃度プロファイル図であ
る。
【図３】従来の半導体レ−ザ素子の構造断面図である。
【図４】図３に示す半導体レ−ザ素子の従来の製造工程
図である。
図である。
【図５】従来の製造工程により作製された半導体レ−ザ
素子のＡＡ断面における不純物濃度プロファイル図であ
る。
素子のＡＡ断面における不純物濃度プロファイル図であ
る。
１…ｎ−ＧａＡｓ基板（第１導電型基板） ２…ｎ−ＧａＡｓバッファ層 ３…ｎ−Ｇａ0.4 Ａｌ0.6 Ａｓクラッド層 ４…アンド−プＧａ0.87Ａｌ0.13Ａｓ活性層 ５…ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第１クラッド層（第２導
電型第１クラッド層） ６…ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層（第２導
電型第２クラッド層） ７…リッジ部 ８…ｎ−ＧａＡｓ電流狭窄層（第１導電型狭窄層） ９…ｐ−ＧａＡｓキャップ層 １０…ｎオ−ミック電極 １１…ｐオ−ミック電極 １２…ＳｉＯ2 層 １３…フォトレジスト
電型第１クラッド層） ６…ｐ−Ｇａ0.4 Ａｌ0.6 Ａｓ第２クラッド層（第２導
電型第２クラッド層） ７…リッジ部 ８…ｎ−ＧａＡｓ電流狭窄層（第１導電型狭窄層） ９…ｐ−ＧａＡｓキャップ層 １０…ｎオ−ミック電極 １１…ｐオ−ミック電極 １２…ＳｉＯ2 層 １３…フォトレジスト
Claims (2)
- 【請求項１】第１導電型基板上に第１導電型クラッド層
と、活性層と、第２導電型第１クラッド層と、第２導電
型第２クラッド層を順次積層する第１の工程と、前記第
２導電型第２クラッド層の中央部以外の領域をレ−ザ光
の出射方向にエッチング除去してリッジ部を形成する第
２の工程と、前記リッジ部を挟み、前記第２導電型第１
クラッド層上に第２導電型不純物をド−プした第１導電
型狭窄層を形成する第３の工程と、前記リッジ部及び前
記第１導電型狭窄層上に第２導電型キャップ層を積層す
る第４の工程とからなることを特徴とする半導体レ−ザ
素子の製造方法。 - 【請求項２】前記第１導電型狭窄層にド−プした前記第
２導電型不純物濃度は前記第１導電型狭窄層中の第１導
電型不純物濃度よりも低く、かつ前記第２導電型第１ク
ラッド層中の第１導電型不純物濃度より高くしたことを
特徴とする請求項１記載の半導体レ−ザ素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832396A JPH09307185A (ja) | 1996-05-17 | 1996-05-17 | 半導体レ−ザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832396A JPH09307185A (ja) | 1996-05-17 | 1996-05-17 | 半導体レ−ザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307185A true JPH09307185A (ja) | 1997-11-28 |
Family
ID=15450222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14832396A Pending JPH09307185A (ja) | 1996-05-17 | 1996-05-17 | 半導体レ−ザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245271A (ja) * | 2009-04-06 | 2010-10-28 | Victor Co Of Japan Ltd | 半導体レーザ及びその製造方法 |
-
1996
- 1996-05-17 JP JP14832396A patent/JPH09307185A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245271A (ja) * | 2009-04-06 | 2010-10-28 | Victor Co Of Japan Ltd | 半導体レーザ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982985B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| JPH0552676B2 (ja) | ||
| JPH09307185A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0437598B2 (ja) | ||
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH0572118B2 (ja) | ||
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2000124553A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| US20030021316A1 (en) | Semiconductor Laser and fabricating method therefor | |
| JP2005072623A (ja) | 半導体素子 | |
| JPH0923038A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH02240988A (ja) | 半導体レーザ | |
| JPH0730190A (ja) | 半導体レーザおよびその製法 | |
| JPS6129183A (ja) | 半導体レ−ザ |