JPH07211836A - リードフレームとその製造方法 - Google Patents

リードフレームとその製造方法

Info

Publication number
JPH07211836A
JPH07211836A JP6019948A JP1994894A JPH07211836A JP H07211836 A JPH07211836 A JP H07211836A JP 6019948 A JP6019948 A JP 6019948A JP 1994894 A JP1994894 A JP 1994894A JP H07211836 A JPH07211836 A JP H07211836A
Authority
JP
Japan
Prior art keywords
metal layer
lead
lead frame
inner lead
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6019948A
Other languages
English (en)
Other versions
JP2856061B2 (ja
Inventor
Kenji Osawa
健治 大沢
Makoto Ito
伊藤  誠
Mutsumi Nagano
睦 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6019948A priority Critical patent/JP2856061B2/ja
Priority to KR1019950000001A priority patent/KR100352519B1/ko
Priority to US08/372,247 priority patent/US5481798A/en
Publication of JPH07211836A publication Critical patent/JPH07211836A/ja
Application granted granted Critical
Publication of JP2856061B2 publication Critical patent/JP2856061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 インナーリード6のバンプ2を介しての半導
体素子の電極への接続が容易なリードフレームと、その
バンプ2をきわめて容易に形成することができるそのリ
ードフレームの製造方法を提供する。 【構成】 金属基板1のインナーリード6を形成すべき
領域5上にバンプ用金属層2を形成し、このバンプ用金
属層上にインナーリードを形成し、このインナーリード
をマスクとして上記バンプ用金属層をエッチングするこ
とによりバンプ2を形成し、その後上記金属基板1の裏
面側からの選択的エッチングによりアウターリードを形
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレーム、特
に、インナーリードのバンプを介しての半導体素子の電
極の接続が容易なリードフレームと、バンプをきわめて
容易に形成することができるそのリードフレームの製造
方法に関する。
【0002】
【従来の技術】リードフレームとして、銅からなるアウ
ターリードの表面内端部に、このアウターリードやイン
ナーリードのパターニングのためのエッチングにおいて
エッチングストッパとなるアルミニウムからなる中間層
を介してインナーリードの裏面の基端部を接続した構造
を有するものがある。そして、かかるリードフレームの
多くはインナーリードの先端部にアルミニウムからなる
バンプを有しており、インナーリードはその先端部がそ
のバンプを介して半導体素子の電極パッドに接続される
ようになっている。
【0003】そして、そのようなリードフレームのバン
プの形成は、例えばインナーリード及びアウターリード
のパターニングのためのエッチングの終了後、そのエッ
チングに対してエッチングストッパとなっていたアルミ
ニウムからなる中間層をインナーリード及びアウターリ
ードをマスクとしてエッチングするときにバンプを形成
すべき箇所をもマスクしておくことにより行われた。
【0004】
【発明が解決しようとする課題】ところで、上述したリ
ードフレームによれば、インナーリードの先端部を半導
体素子の電極パッドにボンディングするときに、ボンデ
ィングツールでインナーリードの先端部を抑える位置が
バンプ位置から僅かでもインナーリードの長手方向に沿
って逸れると良好なボンディングガできないという問題
があった。
【0005】また、そのようなリードフレームの製造方
法によれば、バンプを形成するために特別にフォトレジ
スト膜の形成、露光、現像等からなる一連のフォトレジ
スト選択的形成工程が必要となり、工程数が多くなると
いう問題もあった。また更に、マスク合せずれによって
バンプの形成位置がずれるという問題もあった。そし
て、バンプの形成位置がずれると良好なボンディングが
できないので不良となり、これは看過することができな
い。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、インナーリードのバンプを介しての
半導体素子の電極の接続が容易なリードフレームと、バ
ンプをきわめて容易に形成することができるそのリード
フレームの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1のリードフレー
ムは、アウターリードの表面内端部とインナーリードの
裏面基端部との間に介在する金属層が上記インナーリー
ド裏面のアウターリードから突出した部分に延設せしめ
られてリードフレームと平面形状が等しいバンプを成し
ていることを特徴とする。
【0008】請求項2のリードフレームの製造方法は、
請求項1のリードフレームを製造する方法において、金
属基板のインナーリードを形成すべき領域上にバンプ用
金属層を形成し、このバンプ用金属層上にインナーリー
ドを形成し、このインナーリードをマスクとして上記バ
ンプ用金属層をエッチングすることによりバンプを形成
し、その後上記金属基板の裏面側からの選択的エッチン
グによりアウターリードを形成することを特徴とする。
請求項3のリードフレームの製造方法は、請求項2のリ
ードフレームの製造方法において、インナーリードをマ
スクとするバンプ用金属層に対するエッチングがドライ
エッチングであることを特徴とする。
【0009】請求項4のリードフレームの製造方法は、
請求項2又は3のリードフレームの製造方法において、
インナーリードの形成を、アルミニウムからなるバンプ
用金属層上にメッキ下地用金属層を形成し、該メッキ下
地用金属層上に形成すべきインナーリードに対してネガ
のパターンを有するレジスト膜を形成し、このレジスト
膜をマスクとして上記メッキ下地用金属層上にインナー
リード用金属層を形成し、その後、このインナーリード
用金属層をマスクとして上記メッキ下地用金属層をエッ
チングすることにより行うことを特徴とする。
【0010】請求項5のリードフレームの製造方法は、
請求項4のリードフレームの製造方法において、インナ
ーリード用金属層が銅からなることを特徴とする。請求
項6のリードフレームの製造方法は、請求項4のリード
フレームの製造方法において、インナーリード用金属層
がニッケルからなることを特徴とする。請求項7のリー
ドフレームの製造方法は、請求項4のリードフレームの
製造方法において、ニッケルと銅による二層構造を有し
ていることを特徴とする。
【0011】
【作用】請求項1のリードフレームによれば、インナー
リードのアウターリードから食み出した部分の裏面全域
にバンプ用金属層が存在しているので、インナーリード
の半導体素子の電極へのボンディング時にインナーリー
ドのバンプの形成されていないところがボンディングツ
ールにより加圧されてボンディング不良が生じるという
不都合が生じなくなり、ボンディングがし易く、且つボ
ンディング不良率が小さくなる。
【0012】請求項2のリードフレームの製造方法によ
れば、アウターリードとなる金属基板表面のバンプ用金
属層上に形成したインナーリードをマスクとしてバンプ
用金属層をエッチングすることによりバンプを形成する
ので、インナーリード裏面にそれと同じ形状のバンプ用
金属層を形成することができ、その後、上記金属基板を
裏面から選択的にエッチングすることによりアウターリ
ードを形成するとバンプ用金属層のこのアウターリード
から食み出た部分がそのままバンプとなる。従って、バ
ンプを特別にパターニングする工程を要することなく形
成することができる。
【0013】請求項3のリードフレームの製造方法によ
れば、インナーリードをマスクとするバンプ用金属層が
ドライエッチングであるので、バンプとなるバンプ用金
属層のパターニングをサイドエッチングを全く伴うこと
なくインナーリードと同じ形状に正確に形成することが
できる。請求項4のリードフレームの製造方法によれ
ば、バンプ用金属層上のメッキ下地用金属層表面に、イ
ンナーリードに対してネガのパターンを有するレジスト
膜を形成しこれをマスクとしてこのメッキ下地用金属層
上に金属層をメッキしてインナーリードを形成するの
で、選択的エッチングによりパターニングした場合にお
けるようなサイドエッチングによってインナーリードに
対してのファインパターン化が妨げられるということが
生ぜず、微細なインナーリードをファインに形成するこ
とができる。また、バンプ用金属層上の薄い銅はインナ
ーリードをマスクとしてエッチングするのでリード間が
そのメッキ下地用金属層により短絡されることはない。
【0014】請求項5のリードフレームの製造方法によ
れば、インナーリードが銅からなるので、弾力性に富ん
だインナーリードを得ることができる。請求項6のリー
ドフレームの製造方法によれば、インナーリードがニッ
ケルと銅の二層構造なので、銅により適度の弾力性を確
保すると共に、表面のニッケルの硬度の高さを活かすこ
とによりインナーリードの強度を確保することができ、
更には、インナーリードをマスクとするバンプ用金属層
に対する不要部分除去のためのエッチングに際してイン
ナーリードが侵蝕されるのを有効に防止することができ
る。
【0015】請求項7のリードフレームの製造方法によ
れば、インナーリードがニッケルからなり硬度が高いの
でインナーリードの強度を確保することができ、更に、
インナーリードをマスクとするバンプ用金属層に対する
不要部分除去のためのエッチングに際してインナーリー
ドが侵蝕される虞れがない。
【0016】
【実施例】以下、本発明リードフレームとその製造方法
を図示実施例に従って詳細に説明する。図1(A)乃至
(I)は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図、図2(A)乃至(D)は同じ
く斜視図であり、図1に従ってそのリードフレームの製
造方法の説明をする。 (A)図1(A)に示すように、インナーリードとなる
金属基板(リードフレームベース)1を用意し、該金属
基板1の表面のインナーリード郡を形成すべき領域4上
にマスク治具Mをマスクとして例えばアルミニウムから
なるバンプ用金属層(厚さ例えば0.1〜10μm)2
を形成し、更にこのバンプ用金属層2上に0.1〜1μ
m程度の厚さを有する銅又はニッケルからなる薄いメッ
キ下地用金属層3を形成する。この薄い金属層3は、バ
ンプ用金属層2に対して後でメッキにより形成されるイ
ンナーリード(6)の密着性を強めるために形成され
る。
【0017】尚、金属基板1は例えばCu合金[TAM
AC−15(三菱伸銅製)]あるいは42合金からな
り、0.08〜0.2mmの厚さを有する。図2(A)
は薄い金属層3形成後の状態を示す。 (B)次に、図1(B)に示すように、上記金属基板1
の表面上にレジスト膜5(厚さ例えば20μm)を選択
的に形成し、その後、このレジスト膜5をマスクとして
上記メッキ下地用金属層3上をも含む金属基板1上に金
属層6をメッキにより成長させる。そして、この金属層
6がインナーリードとなる。このインナーリード6を成
す金属層は、厚さ例えば5〜25μmからなる銅層6a
の表面に厚さ例えば1〜10μmのニッケル層又はニッ
ケル合金を積層した二層構造を有している。
【0018】このようにインナーリード6を、表面側が
ニッケル又はニッケル合金層で、裏面側が銅層の二層構
造にしたのは、ニッケル又はニッケル合金層によりイン
ナーリードの強度を確保し且つ、後で行うインナーリー
ド自身をマスクとするバンプ用金属層2に対するエッチ
ングによりインナーリード自身が侵されないようにする
と共に、銅によりインナーリード自身の柔軟性を確保し
て外的力で破断しないようにし、更にインナーリードの
ボンディング時にICパッドに与えるダメージを緩和す
るためである。
【0019】尚、インナーリード6を厚さ例えば10〜
20μmの銅のみにより形成するようにしても良い。こ
の場合は、インナーリード自身の柔軟性をきわめて高
め、外的力による破断を有効に防止し、インナーリード
のボンディング時にICパッドに与えるダメージを有効
に緩和することができる。この場合、後のバンプ用金属
層2に対するエッチングでインナーリード6自身の表面
が若干侵蝕される虞れがあるが、その侵蝕する分を見越
してインナーリード6を厚めにメッキしておくと特に問
題がない。
【0020】また、インナーリード6を厚さ例えば10
〜20μmからなる銅のみにより形成するようにしても
良い。この場合はインナーリード6の強度を高めること
ができる。 (C)次に、図1(C)に示すようにレジスト膜5を除
去する。これは例えばNaOH5%溶液(40℃)に6
0秒間浸漬することにより行う。
【0021】(D)次に、図1(D)に示すように、バ
ンプ用金属層2上のメッキ下地用金属層、例えば銅層3
をインナーリード6をマスクとするエッチングにより除
去する。この銅層3は例えば0.3μm程度の厚さなの
で、例えばH22 +H2 SO4 +H2 Oからなるエッ
チング溶液にリードフレームを数秒乃至十数秒(例えば
10秒)浸漬するという所謂クィックエッチによりエッ
チングすることができる。このエッチングにより薄い金
属層3の不要部分を除去することができ、薄い金属層3
が各インナーリード6・6間を短絡する状態がなくな
る。
【0022】(E)次に、図1(E)に示すように、イ
ンナーリード6をマスクとしてバンプ用金属層3をドラ
イエッチングする。これにより、インナーリード6の少
なくとも先端部にはバンプ用金属層2が積層され、その
インナーリード6先端部とバンプ用金属層3とが完全に
同じ形状になる。というのは、ドライエッチングにはサ
イドエッチングが生じないからである。図2(B)はこ
のドライエッチング終了後の状態を示す。このドライエ
ッチングは、例えば芝浦製作所製のドライエッチング装
置(HIRRIE−200)を用い、例えば、出力35
0W、Cl2 の流量60SCCM、BCl3 の流量40
SCCM、圧力130PA、エッチング時間5分の条件
下で行う。
【0023】(F)次に、図1(F)に示すように、金
属基板1の表面及び裏面を電着レジスト膜7により選択
的にマスクし、その状態で表面及び裏面から金属基板1
の厚さの2分の1の深さ分エッチングする。具体的に
は、表面側の電着レジスト膜7は位置決め等のためのホ
ール8を形成すべき部分以外は全面的に覆うように形成
し、裏面側の電着レジスト7はホール8及びデバイスホ
ール9を形成すべき以外は全面的に覆うように形成し、
その状態で例えば塩化第2鉄エッチャーを用いてエッチ
ングする。これにより、ホール8が完全に形成されると
共に、金属基板1の厚さの半分の深さのデバイスホール
9が形成される。図2(C)はそのエッチングの終了後
の状態を示す。
【0024】(G)次に、電着レジスト膜7を除去し、
その後、図1(G)に示すように、インナーリード6、
6、…上に矩形枠状のインナーリード補強用ポリイミド
テープ10をラミネートする。これは、例えば125μ
mの厚さのユーピレックスを厚さ20μmのエポキシ接
着剤を用いて接着することにより行う。図2(D)はポ
リイミドテープ10のラミネート後の状態を示す。 (H)次に、図1(H)に示すように、金属基板1の表
面を全面的に、金属基板1の裏面を選択的に、レジスト
膜7でマスクする。この選択的マスクは、デバイスホー
ル8以外を覆うように行う。そして、この状態で金属基
板1の裏面を過酸化水素、硫酸系のエッチング液にてエ
ッチングすることによりデバイスホール9を完全に形成
する。すると、バンプ形成用金属層2を下面に有するイ
ンナーリード6、6、…が完全に露出し、そして、その
インナーリード6、6、…の下面に存在するバンプ形成
用金属層2がバンプとなる。
【0025】(I)その後、図1(I)に示すようにレ
ジスト膜7を除去する。すると、図3に示すようなリー
ドフレームが出来上る。図3において、想像線で示す1
1はIC、12は樹脂パッケージである。即ち、このリ
ードフレームは、アウターリード1の表面内端部とイン
ナーリードの6裏面基端部との間に介在する金属層2が
上記インナーリード6裏面のアウターリードから突出し
た部分にまで延設せしめられてリードフレーム6と平面
形状が等しいバンプを成しているという特徴を有してい
る。そして、インナーリード6のアウターリード1から
食み出した部分の裏面全域にバンプ2が形成されている
ので、インナーリードの半導体素子の電極へのボンディ
ング時にインナーリードのバンプの形成されていないと
ころがボンディングツールにより加圧されてボンディン
グ不良が生じるという不都合が生じなくなり、ボンディ
ングがし易く、且つボンディング不良率が小さくなる。
【0026】そして、図1(A)乃至(I)に示したリ
ードフレームの製造方法によれば、アウターリードとな
る金属基板1表面のバンプ用金属層2上に形成したイン
ナーリード6をマスクとしてこのバンプ用金属層2をエ
ッチングすることによりバンプを形成するので、インナ
ーリード6裏面にそれと同じ形状のバンプ用金属層2を
形成することができ、その後、上記金属基板1を裏面か
ら選択的にエッチングすることによりアウターリード6
を形成するとバンプ用金属層2のこのアウターリード1
から食み出た部分がそのままバンプとなる。従って、バ
ンプを特別にパターニングする工程を要することなく形
成することができる。
【0027】
【発明の効果】請求項1のリードフレームは、アウター
リードの表面内端部とインナーリードの裏面基端部との
間に介在する金属層がこのインナーリード裏面のアウタ
ーリードから突出した部分に延設せしめられてリードフ
レームと平面形状が等しいバンプを成していることを特
徴とするものである。従って、請求項1のリードフレー
ムによれば、インナーリードのアウターリードから食み
出した部分の裏面全域にバンプ用金属層が形成されてい
るので、インナーリードの半導体素子の電極へのボンデ
ィング時にインナーリードのバンプの形成されていない
ところがボンディングツールにより加圧されてボンディ
ング不良が生じるという不都合が生じなくなり、ボンデ
ィングがし易く、且つボンディング不良率が小さくな
る。
【0028】請求項2のリードフレームの製造方法は、
金属基板のインナーリードを形成すべき領域上にバンプ
用金属層を形成し、このバンプ用金属層上にインナーリ
ードを形成し、このインナーリードをマスクとしてこの
バンプ用金属層をエッチングすることによりバンプを形
成し、その後上記金属基板の裏面側からの選択的エッチ
ングによりアウターリードを形成することを特徴とする
ものである。従って、請求項2のリードフレームの製造
方法によれば、アウターリードとなる金属基板表面のバ
ンプ用金属層上に形成したインナーリードをマスクとし
てバンプ用金属層をエッチングすることによりバンプを
形成するので、インナーリード裏面にそれと同じ形状の
バンプ用金属層を形成することができ、その後、上記金
属基板を裏面から選択的にエッチングすることによりア
ウターリードを形成するとバンプ用金属層のこのアウタ
ーリードから食み出た部分がそのままバンプとなる。従
って、バンプを特別にパターニングする工程を要するこ
となく形成することができる。
【0029】請求項3のリードフレームの製造方法は、
インナーリードをマスクとするバンプ用金属層に対する
エッチングがドライエッチングであることを特徴とする
ものである。従って、請求項3のリードフレームの製造
方法によれば、インナーリードをマスクとするバンプ用
金属層がドライエッチングであるので、バンプとなるバ
ンプ用金属層のパターニングをサイドエッチングを全く
伴うことなくインナーリードと同じ形状に正確に形成す
ることができる。
【0030】請求項4のリードフレームの製造方法は、
インナーリードの形成を、アルミニウムからなるバンプ
用金属層上にメッキ下地用金属層を形成し、このメッキ
下地用金属層上に形成すべきインナーリードに対してネ
ガのパターンを有するレジスト膜を形成し、このレジス
ト膜をマスクとして上記銅層上にインナーリード用金属
層を形成し、その後、このインナーリード用金属層をマ
スクとして上記メッキ下地用金属層をエッチングするこ
とにより行うことを特徴とするものである。従って、請
求項4のリードフレームの製造方法によれば、バンプ用
金属層上のメッキ下地用金属層表面に、インナーリード
に対してネガのパターンを有するレジスト膜を形成しこ
れをマスクとして上記メッキ下地用金属層上に金属層を
メッキしてインナーリードを形成するので、選択的エッ
チングによりパターニングした場合におけるようなサイ
ドエッチングによってインナーリードに対してのファイ
ンパターン化妨げられるということが生ぜず、微細なイ
ンナーリードをファインに形成することができる。ま
た、バンプ用金属層上のメッキ下地用金属層はインナー
リードをマスクとしてエッチングするのでリード間がそ
の銅により短絡されることはない。
【0031】請求項5のリードフレームの製造方法は、
インナーリード用金属層が銅からなることを特徴とする
ものである。従って、請求項5のリードフレームの製造
方法によれば、インナーリードが銅からなるので、弾力
性に富んだインナーリードを得ることができる。
【0032】請求項6のリードフレームの製造方法は、
インナーリード用金属層がニッケルからなることを特徴
とするものである。従って、請求項6のリードフレーム
の製造方法によれば、インナーリードが銅とニッケルの
二層構造なので、銅により適度の弾力性を確保すると共
に、表面のニッケルの硬度の高さを活かすことによりイ
ンナーリードの強度を確保することができ、更には、イ
ンナーリードをマスクとするバンプ用金属層に対する不
要部分除去のためのエッチングに際してインナーリード
が侵蝕されるのを有効に防止することができる。
【0033】請求項7のリードフレームの製造方法は、
ニッケルと銅による二層構造を有していることを特徴と
するものである。従って、請求項7のリードフレームの
製造方法によれば、インナーリードがニッケルからなり
硬度が高いのでインナーリードの強度を確保することが
でき、更には、インナーリードをマスクとするバンプ用
金属層に対する不要部分除去のためのエッチングに際し
てインナーリードが侵蝕されるのを有効に防止すること
ができる。
【図面の簡単な説明】
【図1】(A)乃至(I)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
【図2】(A)乃至(D)は上記実施例を工程順に示す
斜視図である。
【図3】図1、図2に示す製造方法により製造されたと
ころの本発明リードフレームの一つの実施例を示す断面
図である。
【符号の説明】
1 金属基板(アウターリード) 2 バンプ用金属層(バンプ) 3 メッキ下地用金属層 4 インナーリードを群成すべき領域 5 レジスト膜 6 インナーリード

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 各アウターリードの表面内端部に、この
    アウターリードとは別の材質からなる金属層を介してイ
    ンナーリードの裏面基端部が接続されたリードフレーム
    において、 上記金属層が上記インナーリード裏面のアウターリード
    から突出した部分に延設せしめられてインナーリードと
    平面形状が等しいバンプを成していることを特徴とする
    リードフレーム
  2. 【請求項2】 アウターリードとなる金属基板の一方の
    表面のインナーリードが群成せしめられる領域上にバン
    プとなりアウターリードとは材質の異なるバンプ用金属
    層を形成し、 上記バンプ用金属層上にこれと異なる金属からなるイン
    ナーリードを形成し、 上記インナーリードをマスクとして上記バンプ用金属層
    をエッチングしてバンプを形成し、 その後、上記金属基板に対する裏面からの選択的エッチ
    ングによりアウターリードを形成すると共に、上記バン
    プを露出させることにより請求項1記載のリードフレー
    ムを製造することを特徴とするリードフレームの製造方
  3. 【請求項3】 インナーリードをマスクとするバンプ用
    金属層に対するエッチングがドライエッチングであるこ
    とを特徴とする請求項2記載のリードフレームの製造方
  4. 【請求項4】 アルミニウムからなるバンプ用金属層上
    に薄いメッキ下地用金属層を形成し、該メッキ下地用金
    属層層上に形成すべきインナーリードに対してネガのパ
    ターンを有するレジスト膜を形成し、該レジスト膜をマ
    スクとして上記メッキ下地用金属層上にインナーリード
    用金属層を形成し、その後、このインナーリード用金属
    層をマスクとして上記メッキ下地用金属層をエッチング
    することによりインナーリードを形成することを特徴と
    する請求項2又は3記載のリードフレームの製造方法
  5. 【請求項5】 インナーリード用金属層が銅からなるこ
    とを特徴とする請求項4記載のリードフレームの製造方
  6. 【請求項6】 インナーリード用金属層がニッケルから
    なることを特徴とする請求項4記載のリードフレームの
    製造方法
  7. 【請求項7】 インナーリード用金属層がニッケルと銅
    による二層構造を有していることを特徴とする請求項4
    記載のリードフレームの製造方法
JP6019948A 1994-01-19 1994-01-19 リードフレームとその製造方法 Expired - Fee Related JP2856061B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6019948A JP2856061B2 (ja) 1994-01-19 1994-01-19 リードフレームとその製造方法
KR1019950000001A KR100352519B1 (ko) 1994-01-19 1995-01-03 리드프레임과그제조방법
US08/372,247 US5481798A (en) 1994-01-19 1995-01-13 Etching method for forming a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6019948A JP2856061B2 (ja) 1994-01-19 1994-01-19 リードフレームとその製造方法

Publications (2)

Publication Number Publication Date
JPH07211836A true JPH07211836A (ja) 1995-08-11
JP2856061B2 JP2856061B2 (ja) 1999-02-10

Family

ID=12013435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6019948A Expired - Fee Related JP2856061B2 (ja) 1994-01-19 1994-01-19 リードフレームとその製造方法

Country Status (3)

Country Link
US (1) US5481798A (ja)
JP (1) JP2856061B2 (ja)
KR (1) KR100352519B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162346A (ja) * 1995-12-08 1997-06-20 Kenseidou Kagaku Kogyo Kk 新規なリードフレーム
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
CN103137570B (zh) 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
CN108257938B (zh) * 2018-01-31 2020-01-24 江苏长电科技股份有限公司 用于引线框架的治具及引线框架的蚀刻方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1817434C3 (de) * 1967-12-30 1980-05-14 Sony Corp., Tokio Verfahren zur Herstellung einer elektrischen Leitungsanordnung
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
US4878990A (en) * 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
JPH05121482A (ja) * 1991-10-25 1993-05-18 Sony Corp バンプを有するリードフレームの製造方法
JP3019556B2 (ja) * 1991-10-25 2000-03-13 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH05129490A (ja) * 1991-11-07 1993-05-25 Sony Corp リードフレームの製造方法
JP3028875B2 (ja) * 1992-01-18 2000-04-04 ソニー株式会社 リードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162346A (ja) * 1995-12-08 1997-06-20 Kenseidou Kagaku Kogyo Kk 新規なリードフレーム
JP2016136564A (ja) * 2015-01-23 2016-07-28 Shマテリアル株式会社 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
KR100352519B1 (ko) 2002-12-26
US5481798A (en) 1996-01-09
KR950034722A (ja) 1995-12-28
JP2856061B2 (ja) 1999-02-10

Similar Documents

Publication Publication Date Title
JP2797542B2 (ja) リードフレームの製造方法
JPH0982834A (ja) 半導体パッケージの製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP3003624B2 (ja) 半導体装置
JPH07211836A (ja) リードフレームとその製造方法
JP3171093B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP2861841B2 (ja) リードフレームの製造方法
US5437764A (en) Lead frame and manufacturing method therefor
JP2748530B2 (ja) 半導体装置の製造方法
JP3136194B2 (ja) リードフレームの製造方法
JPH07231062A (ja) リードフレームの加工方法
JP2874184B2 (ja) 半導体装置の製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JP2867903B2 (ja) リードフレームの製造方法
JPH0350734A (ja) 集積回路の製造方法
JPH07231061A (ja) リードフレームの加工方法
JP2894267B2 (ja) リードフレームとその製造方法と半導体装置
JPH0582593A (ja) テープキヤリヤ及びその製造方法
JPH10242367A (ja) 半導体装置およびその製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JPH05121617A (ja) リードフレームの製造方法
JPS62241347A (ja) 電鋳法によるキヤリアテ−プ類の製造方法
JPH07231063A (ja) リードフレームの加工方法
JPS59200451A (ja) 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法
JPH0637152A (ja) 半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees