JPH07191671A - 楽音信号発生装置 - Google Patents
楽音信号発生装置Info
- Publication number
- JPH07191671A JPH07191671A JP5332343A JP33234393A JPH07191671A JP H07191671 A JPH07191671 A JP H07191671A JP 5332343 A JP5332343 A JP 5332343A JP 33234393 A JP33234393 A JP 33234393A JP H07191671 A JPH07191671 A JP H07191671A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voice
- slave
- signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
- G10H1/183—Channel-assigning means for polyphonic instruments
- G10H1/185—Channel-assigning means for polyphonic instruments associated with key multiplexing
- G10H1/186—Microprocessor-controlled keyboard and assigning means
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/002—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof
- G10H7/004—Instruments in which the tones are synthesised from a data store, e.g. computer organs using a common processing for different operations or calculations, and a set of microinstructions (programme) to control the sequence thereof with one or more auxiliary processor in addition to the main processing unit
Abstract
(57)【要約】
【目的】 各ボイスユニットに汎用性をもたせて、共通
のボイスユニットを用いることにより多種類の音色の楽
音信号を発生できるようにする。 【構成】 バス３０に接続したマスタＣＰＵ４１、プロ
グラムＲＯＭ４２、ＲＡＭ４３及び波形ＲＯＭ４４で主
制御回路部を構成し、主制御回路部が楽音信号を合成す
るための制御プログラム及び制御データをバス３０及び
バスコントローラ２０を介して複数のボイスユニット１
０−１〜１０−１６に出力する。ボイスユニット１０−
１〜１０−１６は、スレーブＣＰＵ、スレーブＲＡＭ、
ＤＳＰ及びＤＳＰ−ＲＡＭを備え、前記制御プログラム
にしたがった楽音合成方式で前記制御データにより規定
される楽音信号を合成する。
のボイスユニットを用いることにより多種類の音色の楽
音信号を発生できるようにする。 【構成】 バス３０に接続したマスタＣＰＵ４１、プロ
グラムＲＯＭ４２、ＲＡＭ４３及び波形ＲＯＭ４４で主
制御回路部を構成し、主制御回路部が楽音信号を合成す
るための制御プログラム及び制御データをバス３０及び
バスコントローラ２０を介して複数のボイスユニット１
０−１〜１０−１６に出力する。ボイスユニット１０−
１〜１０−１６は、スレーブＣＰＵ、スレーブＲＡＭ、
ＤＳＰ及びＤＳＰ−ＲＡＭを備え、前記制御プログラム
にしたがった楽音合成方式で前記制御データにより規定
される楽音信号を合成する。
Description
【０００１】
【産業上の利用分野】本発明は楽音信号を合成して出力
する楽音信号発生装置に係り、特にそれぞれ独立して楽
音信号を合成する複数のボイスユニットを備えた楽音信
号発生装置に関する。
する楽音信号発生装置に係り、特にそれぞれ独立して楽
音信号を合成する複数のボイスユニットを備えた楽音信
号発生装置に関する。
【０００２】
【従来の技術】従来、この種の装置は、例えば実公昭６
２−２０８７８号公報に示されているように、予め決め
られた固定音色であってそれぞれ異なる音色の楽音信号
を合成する複数のボイスユニットをバスに接続してお
き、各ボイスユニットは、バス上に供給された選択デー
タにより表された音色と各ユニットにて合成される音色
との一致を条件に、同選択データと共にバス上に供給さ
れた音高データ及び音量データを取り込んで同ユニット
にて固有の音色の楽音信号を合成して出力するようにし
ている。
２−２０８７８号公報に示されているように、予め決め
られた固定音色であってそれぞれ異なる音色の楽音信号
を合成する複数のボイスユニットをバスに接続してお
き、各ボイスユニットは、バス上に供給された選択デー
タにより表された音色と各ユニットにて合成される音色
との一致を条件に、同選択データと共にバス上に供給さ
れた音高データ及び音量データを取り込んで同ユニット
にて固有の音色の楽音信号を合成して出力するようにし
ている。
【０００３】
【発明が解決しようとする課題】上記従来の装置にあっ
ては、固有音色のボイスユニットをバスに追加接続する
ことにより種々の音色の楽音信号を発生させることは可
能であるが、各ボイスユニットにより発生される楽音信
号の音色は固定されているので、多種類の音色の楽音信
号を発生させようとする場合には、多種類のボイスユニ
ットを用意する必要があった。
ては、固有音色のボイスユニットをバスに追加接続する
ことにより種々の音色の楽音信号を発生させることは可
能であるが、各ボイスユニットにより発生される楽音信
号の音色は固定されているので、多種類の音色の楽音信
号を発生させようとする場合には、多種類のボイスユニ
ットを用意する必要があった。
【０００４】本願発明は上記問題に対処するためになさ
れたもので、その目的は各ボイスユニットにおける楽音
信号の合成に汎用性をもたせることにより、共通のボイ
スユニットをバスに接続するのみで多種類の音色の楽音
信号を発生できるようにした楽音信号発生装置を提供す
ることにある。
れたもので、その目的は各ボイスユニットにおける楽音
信号の合成に汎用性をもたせることにより、共通のボイ
スユニットをバスに接続するのみで多種類の音色の楽音
信号を発生できるようにした楽音信号発生装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の構成上の特徴は、楽音信号を合成するため
の制御プログラム及び制御データをバスに出力する主制
御回路部を設けるとともに、同バスに、前記出力された
制御プログラム及び制御データを記憶する副記憶手段
と、副記憶手段に記憶された制御プログラムを実行して
同記憶された制御データにより規定される楽音信号を合
成する合成手段とをそれぞれ有してなる複数のボイスユ
ニットを接続するようにしたことにある。
に、本発明の構成上の特徴は、楽音信号を合成するため
の制御プログラム及び制御データをバスに出力する主制
御回路部を設けるとともに、同バスに、前記出力された
制御プログラム及び制御データを記憶する副記憶手段
と、副記憶手段に記憶された制御プログラムを実行して
同記憶された制御データにより規定される楽音信号を合
成する合成手段とをそれぞれ有してなる複数のボイスユ
ニットを接続するようにしたことにある。
【０００６】
【作用】上記のように構成した本発明においては、複数
のボイスユニットの各合成手段は、主制御回路部から供
給された制御プログラムにしたがって、同供給された制
御データを用いて楽音信号を合成することになる。すな
わち、主制御回路部の制御により、楽音信号を合成する
ための方式及び同合成のための制御パラメータが種々に
変更される。
のボイスユニットの各合成手段は、主制御回路部から供
給された制御プログラムにしたがって、同供給された制
御データを用いて楽音信号を合成することになる。すな
わち、主制御回路部の制御により、楽音信号を合成する
ための方式及び同合成のための制御パラメータが種々に
変更される。
【０００７】
【実施例】以下、本発明の一実施例を図面を用いて説明
すると、図１は本発明に係る楽音信号発生装置を鍵盤型
電子楽器に適用した例を概略的に示している。この電子
楽器は、制御プログラムを実行して制御データにより決
定される楽音信号を合成して出力する１６個のボイスユ
ニット１０−１〜１０−１６（本件実施例では１６個で
あるが他の数でもよい）を備えている。これらのボイス
ユニット１０−１〜１０−１６はバスコントローラ２０
を介してバス３０に接続されており、同バス３０にはマ
スタ中央処理装置（マスタＣＰＵ）４１、プログラムＲ
ＯＭ４２、ＲＡＭ４３及び波形ＲＯＭ４４が接続されて
いる。
すると、図１は本発明に係る楽音信号発生装置を鍵盤型
電子楽器に適用した例を概略的に示している。この電子
楽器は、制御プログラムを実行して制御データにより決
定される楽音信号を合成して出力する１６個のボイスユ
ニット１０−１〜１０−１６（本件実施例では１６個で
あるが他の数でもよい）を備えている。これらのボイス
ユニット１０−１〜１０−１６はバスコントローラ２０
を介してバス３０に接続されており、同バス３０にはマ
スタ中央処理装置（マスタＣＰＵ）４１、プログラムＲ
ＯＭ４２、ＲＡＭ４３及び波形ＲＯＭ４４が接続されて
いる。
【０００８】マスタＣＰＵ４１はプログラムＲＯＭ４２
に記憶されているマスタプログラムを実行するもので、
同ＣＰＵ４１には他の電子楽器からミディー（ＭＩＤ
Ｉ）データ（キーオン／オフ信号、ピッチデータ、鍵タ
ッチデータ及びチャンネルデータからなる）を入力する
入力端子４１ａ、他の電子楽器へミディーデータを出力
する出力端子４１ｂ、及び他の電子楽器から入力したミ
ディーデータを他の電子楽器にそのまま出力する出力端
子４１ｃが接続されている。このマスタＣＰＵ４１の制
御下に置かれた各種回路のアドレスマップは図３に示す
とおりである。プログラムＲＯＭ４２は図７〜１４のフ
ローチャートに対応したマスタプログラム、図１５のフ
ローチャートに対応したスレーブプログラム、及び楽音
合成用のＤＳＰプログラムを予め記憶している。このＤ
ＳＰプログラムはボイスユニット１０−１〜１０−１６
内の後述する各ディジタル信号プロセッサ（ＤＳＰ）１
３にて楽音信号の合成のために演算部１３ｂのアルゴリ
ズムを規定するマイクロプログラムである。ＲＡＭ４３
はバッテリ４３ａによりバックアップされており、図４
に示すように、前記マスタプログラムの実行に必要な変
数を記憶するバッファエリアCPU-BUF と、ボイスユニッ
ト１０−１，１０−２・・・１０−１６における楽音信
号の合成に利用するための制御データとしての複数組の
ボイスパラメータVOICE-PMT1〜VOICE-PMTnを記憶したエ
リアとからなる。
に記憶されているマスタプログラムを実行するもので、
同ＣＰＵ４１には他の電子楽器からミディー（ＭＩＤ
Ｉ）データ（キーオン／オフ信号、ピッチデータ、鍵タ
ッチデータ及びチャンネルデータからなる）を入力する
入力端子４１ａ、他の電子楽器へミディーデータを出力
する出力端子４１ｂ、及び他の電子楽器から入力したミ
ディーデータを他の電子楽器にそのまま出力する出力端
子４１ｃが接続されている。このマスタＣＰＵ４１の制
御下に置かれた各種回路のアドレスマップは図３に示す
とおりである。プログラムＲＯＭ４２は図７〜１４のフ
ローチャートに対応したマスタプログラム、図１５のフ
ローチャートに対応したスレーブプログラム、及び楽音
合成用のＤＳＰプログラムを予め記憶している。このＤ
ＳＰプログラムはボイスユニット１０−１〜１０−１６
内の後述する各ディジタル信号プロセッサ（ＤＳＰ）１
３にて楽音信号の合成のために演算部１３ｂのアルゴリ
ズムを規定するマイクロプログラムである。ＲＡＭ４３
はバッテリ４３ａによりバックアップされており、図４
に示すように、前記マスタプログラムの実行に必要な変
数を記憶するバッファエリアCPU-BUF と、ボイスユニッ
ト１０−１，１０−２・・・１０−１６における楽音信
号の合成に利用するための制御データとしての複数組の
ボイスパラメータVOICE-PMT1〜VOICE-PMTnを記憶したエ
リアとからなる。
【０００９】本件実施例では、複数の楽音信号（最大４
個の楽音信号）を重ね合わせて一つの楽音（ボイス）と
して発生するようになっており、以下、これらの重ね合
わせられる各楽音信号をそれぞれエレメント楽音信号と
いう。各ボイスパラメータVOICE-PMTk（ｋ＝１〜ｎ）
は、各エレメント楽音信号に共通の制御データCOMMON
と、各エレメント楽音信号のための制御データELM1〜EL
M4とからなる。制御データCOMMONはボイスミディーチャ
ンネルデータVMCH、トータルボリュームデータTVOLなど
からなる。ボイスミディーチャンネルデータVMCHは、同
データVMCHと同一のチャンネルデータを含むミディーデ
ータが外部から入力端子４１ａ供給されたとき、ボイス
ミディーチャンネルデータVMCHを含むボイスパラメータ
VOICE-PMTk(k=1〜n)に対応した複数の楽音信号を合成し
て出力することを指示するためのものである。トータル
ボリュームデータTVOLは前記重ね合わされたエレメント
楽音信号のトータル音量を規定するためのものである。
各制御データELM1〜ELM4は、それぞれエレメントオンデ
ータELMON 、波形番号データWAVENO、ポルタメントカー
ブデータPORTC、ポルタメントスピードデータPORTS、エ
レメントミディーチャンネルデータEMCH、エレメントボ
リュームデータEVOLなどからなる。エレメントオンデー
タELMONは、同データELMONに対応したエレメント楽音信
号が一つの楽音（ボイス）を合成するために重ねられる
べきものであるか否かを表すものである。波形番号デー
タWAVENOは、波形ＲＯＭ４４に記憶されていてエレメン
ト楽音信号の合成のために利用される楽音波形データの
種類を表すものである。ポルタメントカーブデータPORT
C及びポルタメントスピードデータPORTSは、エレメント
楽音信号に付与されるポルタメント効果のピッチ変化カ
ーブ及びピッチ変化スピードをそれぞれ指示するもので
ある。エレメントミディーチャンネルデータEMCHは、同
データEMCHと同一のチャンネルデータを含むミディーデ
ータが外部から入力端子４１ａに供給されたとき、前記
エレメントミディーチャンネルデータEMCHに対応したエ
レメント楽音信号を合成して出力することを指示するた
めのものである。エレメントボリュームデータEVOLはエ
レメント楽音信号の音量を規定するためのものである。
個の楽音信号）を重ね合わせて一つの楽音（ボイス）と
して発生するようになっており、以下、これらの重ね合
わせられる各楽音信号をそれぞれエレメント楽音信号と
いう。各ボイスパラメータVOICE-PMTk（ｋ＝１〜ｎ）
は、各エレメント楽音信号に共通の制御データCOMMON
と、各エレメント楽音信号のための制御データELM1〜EL
M4とからなる。制御データCOMMONはボイスミディーチャ
ンネルデータVMCH、トータルボリュームデータTVOLなど
からなる。ボイスミディーチャンネルデータVMCHは、同
データVMCHと同一のチャンネルデータを含むミディーデ
ータが外部から入力端子４１ａ供給されたとき、ボイス
ミディーチャンネルデータVMCHを含むボイスパラメータ
VOICE-PMTk(k=1〜n)に対応した複数の楽音信号を合成し
て出力することを指示するためのものである。トータル
ボリュームデータTVOLは前記重ね合わされたエレメント
楽音信号のトータル音量を規定するためのものである。
各制御データELM1〜ELM4は、それぞれエレメントオンデ
ータELMON 、波形番号データWAVENO、ポルタメントカー
ブデータPORTC、ポルタメントスピードデータPORTS、エ
レメントミディーチャンネルデータEMCH、エレメントボ
リュームデータEVOLなどからなる。エレメントオンデー
タELMONは、同データELMONに対応したエレメント楽音信
号が一つの楽音（ボイス）を合成するために重ねられる
べきものであるか否かを表すものである。波形番号デー
タWAVENOは、波形ＲＯＭ４４に記憶されていてエレメン
ト楽音信号の合成のために利用される楽音波形データの
種類を表すものである。ポルタメントカーブデータPORT
C及びポルタメントスピードデータPORTSは、エレメント
楽音信号に付与されるポルタメント効果のピッチ変化カ
ーブ及びピッチ変化スピードをそれぞれ指示するもので
ある。エレメントミディーチャンネルデータEMCHは、同
データEMCHと同一のチャンネルデータを含むミディーデ
ータが外部から入力端子４１ａに供給されたとき、前記
エレメントミディーチャンネルデータEMCHに対応したエ
レメント楽音信号を合成して出力することを指示するた
めのものである。エレメントボリュームデータEVOLはエ
レメント楽音信号の音量を規定するためのものである。
【００１０】波形ＲＯＭ４４は、図５に示すように、フ
ルート、バイオリンなどの楽音波形を表す複数組の波形
データを記憶するものである。これらの波形データはプ
ログラムＲＯＭ４２に記憶されているＤＳＰプログラム
によるＤＳＰ１３の制御態様に関係して種々の形態を有
するもので、例えばＤＳＰ１３に対する制御態様が波形
データを単に読み出して出力させるものであれば、各波
形データは楽音の発生開始から発生終了までの楽音波形
の各サンプリング値をそれぞれ表すデータ群からなる。
また、ＤＳＰ１３に対する制御態様が波形データのアタ
ック部分を一回読み出した後、そのサステイン部分を繰
り返し読み出し、最後にそのリリース部分を一回読み出
して出力させるものであれば、各波形データは前記アタ
ック部分、サステイン部分の数〜数１０周期分及びリリ
ース部分の各サンプリング値をそれぞれ表すデータ群か
らなる。また、ＤＳＰ１３に対する制御態様が１〜数周
期の波形データを繰り返し読み出し、そのままの波形デ
ータにエンベロープを付与して出力し又は前記読み出し
た波形データを時間変化させながらエンベロープを付与
して出力させるものであれば、各波形データは前記１〜
数周期の楽音波形の各サンプリング値をそれぞれ表すデ
ータ群からなる。また、ＤＳＰ１３に対する制御態様が
ＦＭ変調、ＡＭ変調などの変調方式により楽音信号を合
成して出力させるものであれば、波形データは前記変調
に利用される波形の各サンプリング値をそれぞれ表すデ
ータ群からなる。さらに、ＤＳＰに対する制御態様が特
開昭５３−８８７１５号公報に示されているような楽音
波形をフィルタ回路を介して循環させながら同波形を時
間経過にしたがって変化させるものであれば、波形デー
タは循環路を構成する遅延回路（記憶回路）に最初に記
憶させる初期の楽音波形のサンプリング値をそれぞれ表
すデータ群からなる。
ルート、バイオリンなどの楽音波形を表す複数組の波形
データを記憶するものである。これらの波形データはプ
ログラムＲＯＭ４２に記憶されているＤＳＰプログラム
によるＤＳＰ１３の制御態様に関係して種々の形態を有
するもので、例えばＤＳＰ１３に対する制御態様が波形
データを単に読み出して出力させるものであれば、各波
形データは楽音の発生開始から発生終了までの楽音波形
の各サンプリング値をそれぞれ表すデータ群からなる。
また、ＤＳＰ１３に対する制御態様が波形データのアタ
ック部分を一回読み出した後、そのサステイン部分を繰
り返し読み出し、最後にそのリリース部分を一回読み出
して出力させるものであれば、各波形データは前記アタ
ック部分、サステイン部分の数〜数１０周期分及びリリ
ース部分の各サンプリング値をそれぞれ表すデータ群か
らなる。また、ＤＳＰ１３に対する制御態様が１〜数周
期の波形データを繰り返し読み出し、そのままの波形デ
ータにエンベロープを付与して出力し又は前記読み出し
た波形データを時間変化させながらエンベロープを付与
して出力させるものであれば、各波形データは前記１〜
数周期の楽音波形の各サンプリング値をそれぞれ表すデ
ータ群からなる。また、ＤＳＰ１３に対する制御態様が
ＦＭ変調、ＡＭ変調などの変調方式により楽音信号を合
成して出力させるものであれば、波形データは前記変調
に利用される波形の各サンプリング値をそれぞれ表すデ
ータ群からなる。さらに、ＤＳＰに対する制御態様が特
開昭５３−８８７１５号公報に示されているような楽音
波形をフィルタ回路を介して循環させながら同波形を時
間経過にしたがって変化させるものであれば、波形デー
タは循環路を構成する遅延回路（記憶回路）に最初に記
憶させる初期の楽音波形のサンプリング値をそれぞれ表
すデータ群からなる。
【００１１】バス３０には、鍵スイッチ回路５１、操作
子スイッチ回路５２、ディスクドライバ５３、表示器５
４及びブザー５５も接続されている。鍵スイッチ回路５
１は、鍵盤５１ａを構成する複数の鍵の押離鍵に応じて
それぞれオンオフ動作する鍵と、同数の鍵スイッチ及び
同鍵スイッチのオンオフを検出する検出回路とからな
る。操作子スイッチ回路５２は、操作パネル５２ａに設
けられて発生楽音の音色、音量、効果などを選択又は設
定する演奏操作子及びプログラムを入力したりディスク
ドライバ５３を制御したりするその他の操作子にそれぞ
れ対応した操作子スイッチと、同操作子スイッチのオン
オフ動作を検出する検出回路とからなる。ディスクドラ
イバ５３は、磁気ディスクなどの外部記憶媒体に各種デ
ータを書き込んだり、同媒体から各種データを読み出し
たりするためのものである。表示器５４は音色、音量及
び効果の選択状態、各ボイスユニット１０−１〜１０−
１６の異常状態、ディスクドライバ５４の制御状態など
の電子楽器の各種状態を表示するものである。ブザー５
５は警報音を発生するものである。
子スイッチ回路５２、ディスクドライバ５３、表示器５
４及びブザー５５も接続されている。鍵スイッチ回路５
１は、鍵盤５１ａを構成する複数の鍵の押離鍵に応じて
それぞれオンオフ動作する鍵と、同数の鍵スイッチ及び
同鍵スイッチのオンオフを検出する検出回路とからな
る。操作子スイッチ回路５２は、操作パネル５２ａに設
けられて発生楽音の音色、音量、効果などを選択又は設
定する演奏操作子及びプログラムを入力したりディスク
ドライバ５３を制御したりするその他の操作子にそれぞ
れ対応した操作子スイッチと、同操作子スイッチのオン
オフ動作を検出する検出回路とからなる。ディスクドラ
イバ５３は、磁気ディスクなどの外部記憶媒体に各種デ
ータを書き込んだり、同媒体から各種データを読み出し
たりするためのものである。表示器５４は音色、音量及
び効果の選択状態、各ボイスユニット１０−１〜１０−
１６の異常状態、ディスクドライバ５４の制御状態など
の電子楽器の各種状態を表示するものである。ブザー５
５は警報音を発生するものである。
【００１２】次に、前述したボイスユニット１０−１〜
１０−１６及びバスコントローラ２０について詳細に説
明する。各ボイスユニット１０−１〜１０−１６は、図
２に示すように、スレーブバス１１に接続されたスレー
ブ中央処理装置（スレーブＣＰＵ）１２、ディジタル信
号プロセッサ（ＤＳＰ）１３、スレーブＣＰＵ用のＲＡ
Ｍ１４及びＤＳＰ用のＲＡＭ１５からなる。スレーブＣ
ＰＵ１２は図１５のフローチャートに対応したスレーブ
プログラムを実行してＤＳＰ１３を制御して楽音信号を
発生させる。このスレーブＣＰＵ１３の制御下にあるア
ドレスマップは図３に示すとおりである。また、このス
レーブＣＰＵ１２には、マスタＣＰＵ４１から鍵盤５１
ａにおける押離鍵を表すキーオン信号、キーオフ信号及
び押鍵された鍵の音高を表すピッチデータ、操作パネル
５２ａの操作に伴う発生楽音の制御を行う制御データ
（例えば、ピッチベンド制御データ）などのシリアル制
御データSERVOICEがシリアル形式で伝送路３１を介して
直接供給されるとともに、各ボイスユニット１０−１〜
１０−１６をそれぞれ選択するための選択信号SEL1〜SE
L16 及びボイスユニット１０−１〜１０−１６内の各Ｃ
ＰＵ１２におけるプログラムの実行を一時的に停止させ
るためのホールト信号HALT1〜HALT16 も直接供給される
ようになっている。
１０−１６及びバスコントローラ２０について詳細に説
明する。各ボイスユニット１０−１〜１０−１６は、図
２に示すように、スレーブバス１１に接続されたスレー
ブ中央処理装置（スレーブＣＰＵ）１２、ディジタル信
号プロセッサ（ＤＳＰ）１３、スレーブＣＰＵ用のＲＡ
Ｍ１４及びＤＳＰ用のＲＡＭ１５からなる。スレーブＣ
ＰＵ１２は図１５のフローチャートに対応したスレーブ
プログラムを実行してＤＳＰ１３を制御して楽音信号を
発生させる。このスレーブＣＰＵ１３の制御下にあるア
ドレスマップは図３に示すとおりである。また、このス
レーブＣＰＵ１２には、マスタＣＰＵ４１から鍵盤５１
ａにおける押離鍵を表すキーオン信号、キーオフ信号及
び押鍵された鍵の音高を表すピッチデータ、操作パネル
５２ａの操作に伴う発生楽音の制御を行う制御データ
（例えば、ピッチベンド制御データ）などのシリアル制
御データSERVOICEがシリアル形式で伝送路３１を介して
直接供給されるとともに、各ボイスユニット１０−１〜
１０−１６をそれぞれ選択するための選択信号SEL1〜SE
L16 及びボイスユニット１０−１〜１０−１６内の各Ｃ
ＰＵ１２におけるプログラムの実行を一時的に停止させ
るためのホールト信号HALT1〜HALT16 も直接供給される
ようになっている。
【００１３】ＤＳＰ１３は、入出力インターフェース部
（Ｉ／Ｏ部）１３ａと、各種演算器、セレクタ、レジス
タなどで構成されてＤＳＰプログラムにしたがった高速
演算処理を行って楽音信号を合成する汎用性のある演算
部１３ｂと、多数のレジスタで構成されＤＳＰプログラ
ムを記憶するプログラムメモリ１３ｃとを備えている。
スレーブＲＡＭ１４は、スレーブプログラム及びＤＳＰ
プログラムを記憶する記憶エリアと、各エレメント楽音
信号のためのスレーブエレメント制御データSLV-ELM を
記憶する記憶エリアと、各ボイスユニットが正常に作動
するか否かを表すアライブフラグAFLGを記憶する記憶エ
リアと、スレーブＣＰＵ１２の作業領域としてのバッフ
ァエリアとを備えている。ＤＳＰ−ＲＡＭ１５は、図６
に示すように、ＤＳＰ１３の入出力ポート１３ａを介し
てマスタＣＰＵ４１から供給される波形データWVA を記
憶する記憶エリアと、マスタＣＰＵ４１からスレーブＲ
ＡＭ１４を介して供給されるスレーブエレメント制御デ
ータSLV-ELM の一部及び同データSLV-ELM を基に形成し
た制御データからなるスレーブパラメータPARAを記憶す
る記憶エリアと、ＤＳＰ１３の作業領域としてのバッフ
ァエリアとを有している。
（Ｉ／Ｏ部）１３ａと、各種演算器、セレクタ、レジス
タなどで構成されてＤＳＰプログラムにしたがった高速
演算処理を行って楽音信号を合成する汎用性のある演算
部１３ｂと、多数のレジスタで構成されＤＳＰプログラ
ムを記憶するプログラムメモリ１３ｃとを備えている。
スレーブＲＡＭ１４は、スレーブプログラム及びＤＳＰ
プログラムを記憶する記憶エリアと、各エレメント楽音
信号のためのスレーブエレメント制御データSLV-ELM を
記憶する記憶エリアと、各ボイスユニットが正常に作動
するか否かを表すアライブフラグAFLGを記憶する記憶エ
リアと、スレーブＣＰＵ１２の作業領域としてのバッフ
ァエリアとを備えている。ＤＳＰ−ＲＡＭ１５は、図６
に示すように、ＤＳＰ１３の入出力ポート１３ａを介し
てマスタＣＰＵ４１から供給される波形データWVA を記
憶する記憶エリアと、マスタＣＰＵ４１からスレーブＲ
ＡＭ１４を介して供給されるスレーブエレメント制御デ
ータSLV-ELM の一部及び同データSLV-ELM を基に形成し
た制御データからなるスレーブパラメータPARAを記憶す
る記憶エリアと、ＤＳＰ１３の作業領域としてのバッフ
ァエリアとを有している。
【００１４】バスコントローラ２０は、各ボイスユニッ
ト１０−１〜１０−１６に共通なアドレスデコーダ２
１、セレクトラッチ２２及びホールトラッチ２３を備え
ているとともに、各ボイスユニット１０−１〜１０−１
６にそれぞれ対応した３ステートバッファ２４−１〜２
４−１６を備えている。アドレスデコーダ２１はバス３
０の一部を構成するアドレスバス３０ｂに接続されてい
て、エンコードされているアドレス信号をデコードして
ホールトアドレス信号HALTAD、セレクトアドレス信号SE
LAD及びボイスユニットセレクト信号VUSELを出力する。
ただし、このボイスユニットセレクト信号VUSEL は、ボ
イスユニット１０−１〜１０−１６を構成するスレーブ
ＣＰＵ１２、スレーブＲＡＭ１４及びＤＳＰ−ＲＡＭ１
５に割り当てられた全てのアドレスに対してハイレベ
ル”１”となる。
ト１０−１〜１０−１６に共通なアドレスデコーダ２
１、セレクトラッチ２２及びホールトラッチ２３を備え
ているとともに、各ボイスユニット１０−１〜１０−１
６にそれぞれ対応した３ステートバッファ２４−１〜２
４−１６を備えている。アドレスデコーダ２１はバス３
０の一部を構成するアドレスバス３０ｂに接続されてい
て、エンコードされているアドレス信号をデコードして
ホールトアドレス信号HALTAD、セレクトアドレス信号SE
LAD及びボイスユニットセレクト信号VUSELを出力する。
ただし、このボイスユニットセレクト信号VUSEL は、ボ
イスユニット１０−１〜１０−１６を構成するスレーブ
ＣＰＵ１２、スレーブＲＡＭ１４及びＤＳＰ−ＲＡＭ１
５に割り当てられた全てのアドレスに対してハイレベ
ル”１”となる。
【００１５】セレクトラッチ２２はバス３０の一部を構
成するデータバス３０ａに接続されていて各ボイスユニ
ット１０−１〜１０−１６を選択するためのセレクトデ
ータをラッチして、同データに対応したセレクト信号SE
L1〜SEL16 を各ボイスユニット１０−１〜１０−１６に
それぞれ出力するもので、同セレクトラッチ２２のラッ
チ制御入力にはアンド回路AND1が接続されている。アン
ド回路AND1は、セレクトアドレス信号SELAD がハイレベ
ル”１”かつバス３０の一部を構成するコントロールバ
ス３０ｃからの読み書き制御信号R/W がローレベル”
０”（書き込みを表す）であるとき、セレクトラッチ２
２にラッチ制御信号を出力する。ホールトラッチ２３も
データバス３０ａに接続されていて各ボイスユニット１
０−１〜１０−１６の各スレーブＣＰＵ１２を一旦ホー
ルトするためのホールドデータをラッチして、同データ
に対応したホールト信号HALT1〜HALT16 をボイスユニッ
ト１０−１〜１０−１６の各スレーブＣＰＵ１２にそれ
ぞれ出力するもので、同セレクトラッチ２２のラッチ制
御入力にはアンド回路AND2が接続されている。アンド回
路AND2は、ホールトアドレス信号がハイレベル”１”か
つ読み書き制御信号R/W がローレベル”０”（書き込み
を表す）であるとき、ホールトラッチ２３にラッチ制御
信号を出力する。
成するデータバス３０ａに接続されていて各ボイスユニ
ット１０−１〜１０−１６を選択するためのセレクトデ
ータをラッチして、同データに対応したセレクト信号SE
L1〜SEL16 を各ボイスユニット１０−１〜１０−１６に
それぞれ出力するもので、同セレクトラッチ２２のラッ
チ制御入力にはアンド回路AND1が接続されている。アン
ド回路AND1は、セレクトアドレス信号SELAD がハイレベ
ル”１”かつバス３０の一部を構成するコントロールバ
ス３０ｃからの読み書き制御信号R/W がローレベル”
０”（書き込みを表す）であるとき、セレクトラッチ２
２にラッチ制御信号を出力する。ホールトラッチ２３も
データバス３０ａに接続されていて各ボイスユニット１
０−１〜１０−１６の各スレーブＣＰＵ１２を一旦ホー
ルトするためのホールドデータをラッチして、同データ
に対応したホールト信号HALT1〜HALT16 をボイスユニッ
ト１０−１〜１０−１６の各スレーブＣＰＵ１２にそれ
ぞれ出力するもので、同セレクトラッチ２２のラッチ制
御入力にはアンド回路AND2が接続されている。アンド回
路AND2は、ホールトアドレス信号がハイレベル”１”か
つ読み書き制御信号R/W がローレベル”０”（書き込み
を表す）であるとき、ホールトラッチ２３にラッチ制御
信号を出力する。
【００１６】３ステートバッファ２４−１〜２４−１６
はデータバス３０ａ、アドレスバス３０ｂ又はコントロ
ールバス３０ｃとスレーブバス１１との間の信号の授受
を選択制御するもので、アンド回路AND3の出力信号がハ
イレベル”１”になるとアドレスバス３０ｂ及びコント
ロールバス３０ｃ上の信号をスレーブバス１１に供給す
る。アンド回路AND4の出力信号がハイレベル”１”にな
るとスレーブバス１１上の信号をデータバス３０ａに供
給し、アンド回路AND5の出力信号がハイレベル”１”に
なるとデータバス３０ａ上の信号をスレーブバス１１に
供給する。アンド回路AND3は、セレクト信号SELi(i=1〜
16)、ホールト信号HALTi(i=1〜16) 及びボイスユニット
セレクト信号VUSEL が共にハイレベル”１”のとき、ハ
イレベル信号”１”を出力する。アンド回路AND4は、ア
ンド回路AND3の出力信号がハイレベル”１”かつ読み書
き制御信号R/W がハイレベル”１”（読み取りを表す）
のとき、ハイレベル信号”１”を出力する。アンド回路
AND5は、アンド回路AND3の出力信号がハイレベル”１”
かつ読み書き制御信号R/W が共にローレベル”０”（書
き込みを表す）のとき、ハイレベル信号”１”を出力す
る。
はデータバス３０ａ、アドレスバス３０ｂ又はコントロ
ールバス３０ｃとスレーブバス１１との間の信号の授受
を選択制御するもので、アンド回路AND3の出力信号がハ
イレベル”１”になるとアドレスバス３０ｂ及びコント
ロールバス３０ｃ上の信号をスレーブバス１１に供給す
る。アンド回路AND4の出力信号がハイレベル”１”にな
るとスレーブバス１１上の信号をデータバス３０ａに供
給し、アンド回路AND5の出力信号がハイレベル”１”に
なるとデータバス３０ａ上の信号をスレーブバス１１に
供給する。アンド回路AND3は、セレクト信号SELi(i=1〜
16)、ホールト信号HALTi(i=1〜16) 及びボイスユニット
セレクト信号VUSEL が共にハイレベル”１”のとき、ハ
イレベル信号”１”を出力する。アンド回路AND4は、ア
ンド回路AND3の出力信号がハイレベル”１”かつ読み書
き制御信号R/W がハイレベル”１”（読み取りを表す）
のとき、ハイレベル信号”１”を出力する。アンド回路
AND5は、アンド回路AND3の出力信号がハイレベル”１”
かつ読み書き制御信号R/W が共にローレベル”０”（書
き込みを表す）のとき、ハイレベル信号”１”を出力す
る。
【００１７】各ボイスユニット１０−１〜１０−１６に
て合成された各楽音信号は効果付与回路６１に供給され
るようになっている。効果付与回路６１は、マスタＣＰ
Ｕ４１からシリアル形式の効果制御データSEREFTを伝送
路３２を介して直接入力するようにもなっており、ディ
ジタル楽音信号に効果制御データSEREFTにより規定され
た音楽的効果を付与して左右チャンネルに分けてディジ
タル／アナログ変換器６２に出力する。ディジタル／ア
ナログ変換器６２は左右チャンネルのディジタル楽音信
号をそれぞれアナログ信号に変換して、アンプ６３，６
４を介してスピーカ６５，６６にそれぞれ出力する。
て合成された各楽音信号は効果付与回路６１に供給され
るようになっている。効果付与回路６１は、マスタＣＰ
Ｕ４１からシリアル形式の効果制御データSEREFTを伝送
路３２を介して直接入力するようにもなっており、ディ
ジタル楽音信号に効果制御データSEREFTにより規定され
た音楽的効果を付与して左右チャンネルに分けてディジ
タル／アナログ変換器６２に出力する。ディジタル／ア
ナログ変換器６２は左右チャンネルのディジタル楽音信
号をそれぞれアナログ信号に変換して、アンプ６３，６
４を介してスピーカ６５，６６にそれぞれ出力する。
【００１８】次に、上記のように構成した実施例の動作
をフローチャートに沿って説明する。電源スイッチ（図
示しない）の投入により、マスタＣＰＵ４１は図７のス
テップ１００にてプログラムの実行を開始し、ステップ
１０２にてイニシャライズルーチンの処理を実行する。
このイニシャライズルーチンは図８に詳細に示されてお
り、マスタＣＰＵ４１はステップ２００にてその実行を
開始し、ステップ２０２にてデータバス３０ａに１６進
表示のホールトデータ＃＄ＦＦＦＦ（以下、１６進表示
を単に＃＄で表す）を出力し、アドレスバス３０ｂにホ
ールトラッチ２３を示すアドレス信号を出力し、コント
ロールバス３０ｃにローレベル”０”（書き込み）を表
す読み書き制御信号R/W を出力して、ホールトラッチ２
３に前記ホールトデータ＃＄ＦＦＦＦをラッチさせる。
このホールトデータ＃＄ＦＦＦＦは１６ビットが全てハ
イレベル”１”であることを表すので、ホールトラッチ
回路２３はハイレベル”１”をそれぞれ表すホールト信
号HALT1〜HALT16 をボイスユニット１０−１〜１０−１
６内の各スレーブＣＰＵ１２にそれぞれ出力する。これ
により、各スレーブＣＰＵ１２はそれぞれ作動を停止す
る。
をフローチャートに沿って説明する。電源スイッチ（図
示しない）の投入により、マスタＣＰＵ４１は図７のス
テップ１００にてプログラムの実行を開始し、ステップ
１０２にてイニシャライズルーチンの処理を実行する。
このイニシャライズルーチンは図８に詳細に示されてお
り、マスタＣＰＵ４１はステップ２００にてその実行を
開始し、ステップ２０２にてデータバス３０ａに１６進
表示のホールトデータ＃＄ＦＦＦＦ（以下、１６進表示
を単に＃＄で表す）を出力し、アドレスバス３０ｂにホ
ールトラッチ２３を示すアドレス信号を出力し、コント
ロールバス３０ｃにローレベル”０”（書き込み）を表
す読み書き制御信号R/W を出力して、ホールトラッチ２
３に前記ホールトデータ＃＄ＦＦＦＦをラッチさせる。
このホールトデータ＃＄ＦＦＦＦは１６ビットが全てハ
イレベル”１”であることを表すので、ホールトラッチ
回路２３はハイレベル”１”をそれぞれ表すホールト信
号HALT1〜HALT16 をボイスユニット１０−１〜１０−１
６内の各スレーブＣＰＵ１２にそれぞれ出力する。これ
により、各スレーブＣＰＵ１２はそれぞれ作動を停止す
る。
【００１９】前記ステップ２０２の処理後、マスタＣＰ
Ｕ４１はステップ２０４にて同ＣＰＵ４１内のレジス
タ、Ｉ／Ｏなどを初期化し、ステップ２０６にてデータ
バス３０ａにセレクトデータ＃＄ＦＦＦＦを出力し、ア
ドレスバス３０ｂにセレクトラッチ２２を示すアドレス
信号を出力し、コントロールバス３０ｃにローレベル”
０”（書き込み）を表す読み書き制御信号R/W を出力し
て、セレクトラッチ２２に前記セレクトデータ＃＄ＦＦ
ＦＦをラッチさせる。このセレクトデータ＃＄ＦＦＦＦ
も１６ビットが全てハイレベル”１”であることを表す
ので、セレクトラッチ２２はハイレベル”１”をそれぞ
れ表すセレクト信号SEL1〜SEL16 を出力する。
Ｕ４１はステップ２０４にて同ＣＰＵ４１内のレジス
タ、Ｉ／Ｏなどを初期化し、ステップ２０６にてデータ
バス３０ａにセレクトデータ＃＄ＦＦＦＦを出力し、ア
ドレスバス３０ｂにセレクトラッチ２２を示すアドレス
信号を出力し、コントロールバス３０ｃにローレベル”
０”（書き込み）を表す読み書き制御信号R/W を出力し
て、セレクトラッチ２２に前記セレクトデータ＃＄ＦＦ
ＦＦをラッチさせる。このセレクトデータ＃＄ＦＦＦＦ
も１６ビットが全てハイレベル”１”であることを表す
ので、セレクトラッチ２２はハイレベル”１”をそれぞ
れ表すセレクト信号SEL1〜SEL16 を出力する。
【００２０】前記ステップ２０６の処理後、マスタＣＰ
Ｕ４１はステップ２０８にてデータバス３０ａにプログ
ラムＲＯＭ４２に記憶されているスレーブプログラム及
びＤＳＰプログラムを順次を出力し、これと同時にアド
レスバス３０ｂにスレーブＲＡＭ１４のプログラム記憶
エリアのアドレスを示すアドレス信号を順次出力すると
ともに、コントロールバス３０ｃにローレベル”０”
（書き込み）を表す読み書き制御信号R/W を出力する。
したがって、前記アドレス信号が出力されている間、ア
ドレスデコーダ２１はハイレベル”１”のボイスユニッ
トセレクト信号VUSELを出力し続けるので、アンド回路A
ND3，AND5 はハイレベル信号”１”を３ステートバッフ
ァ２４−１〜２４−１６の制御端子Ａ，Ｃに供給し続け
る。３ステートバッファ２４−１〜２４−１６は前記デ
ータバス３０ａに出力されたスレーブプログラム及びＤ
ＳＰプログラム、アドレスバス３０ｂに出力されたアド
レス信号及びコントロールバス３０ｃに読み書き制御信
号R/W をスレーブバス１１にそれぞれ供給するので、ス
レーブプログラム及びＤＳＰプログラムがボイスユニッ
ト１０−１〜１０−１６内の各スレーブＲＡＭ１４の所
定のエリアに記憶される。
Ｕ４１はステップ２０８にてデータバス３０ａにプログ
ラムＲＯＭ４２に記憶されているスレーブプログラム及
びＤＳＰプログラムを順次を出力し、これと同時にアド
レスバス３０ｂにスレーブＲＡＭ１４のプログラム記憶
エリアのアドレスを示すアドレス信号を順次出力すると
ともに、コントロールバス３０ｃにローレベル”０”
（書き込み）を表す読み書き制御信号R/W を出力する。
したがって、前記アドレス信号が出力されている間、ア
ドレスデコーダ２１はハイレベル”１”のボイスユニッ
トセレクト信号VUSELを出力し続けるので、アンド回路A
ND3，AND5 はハイレベル信号”１”を３ステートバッフ
ァ２４−１〜２４−１６の制御端子Ａ，Ｃに供給し続け
る。３ステートバッファ２４−１〜２４−１６は前記デ
ータバス３０ａに出力されたスレーブプログラム及びＤ
ＳＰプログラム、アドレスバス３０ｂに出力されたアド
レス信号及びコントロールバス３０ｃに読み書き制御信
号R/W をスレーブバス１１にそれぞれ供給するので、ス
レーブプログラム及びＤＳＰプログラムがボイスユニッ
ト１０−１〜１０−１６内の各スレーブＲＡＭ１４の所
定のエリアに記憶される。
【００２１】前記ステップ２０８の処理後、マスタＣＰ
Ｕ４１はステップ２１０にて前記ステップ２０２の場合
と同様にしてホールトラッチ２３にホールト解除データ
＃＄００００を書き込み、ステップ２１２にてイニシャ
ライズルーチンの処理を終了する。ホールト解除データ
＃＄００００は１６ビットが全て”０”を表すので、ホ
ールトラッチ２３はボイスユニット１０−１〜１０−１
６の各スレーブＣＰＵ１２にローレベル”０”のホール
ト信号HALT1〜HALT16 に出力することになる。したがっ
て、各スレーブＣＰＵ１２の作動停止が解除される。前
記イニシャライズルーチンの終了後、マスタＣＰＵ４１
は図７のステップ１０４にて内蔵のタイマを作動させ、
ステップ１０６にて所定時間だけプログラムの進行を停
止する。
Ｕ４１はステップ２１０にて前記ステップ２０２の場合
と同様にしてホールトラッチ２３にホールト解除データ
＃＄００００を書き込み、ステップ２１２にてイニシャ
ライズルーチンの処理を終了する。ホールト解除データ
＃＄００００は１６ビットが全て”０”を表すので、ホ
ールトラッチ２３はボイスユニット１０−１〜１０−１
６の各スレーブＣＰＵ１２にローレベル”０”のホール
ト信号HALT1〜HALT16 に出力することになる。したがっ
て、各スレーブＣＰＵ１２の作動停止が解除される。前
記イニシャライズルーチンの終了後、マスタＣＰＵ４１
は図７のステップ１０４にて内蔵のタイマを作動させ、
ステップ１０６にて所定時間だけプログラムの進行を停
止する。
【００２２】一方、ボイスユニット１０−１〜１０−１
６内の各スレーブＣＰＵ１２は、前記作動停止解除によ
り、図１５のステップ６００にて前記転送されたスレー
ブプログラムの実行をそれぞれ開始する。このプログラ
ムの実行開始後、各スレーブＣＰＵ１２は、ステップ６
０２にてスレーブＲＡＭ１４の前記プログラムを記憶し
た以外の記憶エリア、ＤＳＰ−ＲＡＭ１５及びＤＳＰ１
３内のプログラムメモリ１３ｃにデータを正常に読み書
き可能であるかをボイスユニット１０−１〜１０−１６
の作動確認のためにチェックするとともにイニシャライ
ズし、前記チェックが正常であればプログラムをステッ
プ６０４に進める。各スレーブＣＰＵ１２はステップ６
０４にて同ＣＰＵ１２のＩ／Ｏを作動確認の意味をも含
めてイニシャライズし、同イニシャライズが正常に行わ
れればプログラムをステップ６０６に進める。各スレー
ブＣＰＵ１２はステップ６０６にてＲＡＭ１４に書き込
まれたＤＳＰプログラムをＤＳＰ１３のプログラムメモ
リ１３ｂに書き込み、同書き込みが正常に行われればプ
ログラムをステップ６０８に進める。各スレーブＣＰＵ
１２はステップ６０８にてアライブフラグAFLGを”１”
に設定して、ステップ６１０，６１２からなる処理を繰
り返し実行し始める。また、前記ステップ６０２〜６０
６の処理が正常に行われなければ、両ステップ６０２〜
６０６の処理が実行され続けて、アライブフラグAFLG
は”１”に設定されない。
６内の各スレーブＣＰＵ１２は、前記作動停止解除によ
り、図１５のステップ６００にて前記転送されたスレー
ブプログラムの実行をそれぞれ開始する。このプログラ
ムの実行開始後、各スレーブＣＰＵ１２は、ステップ６
０２にてスレーブＲＡＭ１４の前記プログラムを記憶し
た以外の記憶エリア、ＤＳＰ−ＲＡＭ１５及びＤＳＰ１
３内のプログラムメモリ１３ｃにデータを正常に読み書
き可能であるかをボイスユニット１０−１〜１０−１６
の作動確認のためにチェックするとともにイニシャライ
ズし、前記チェックが正常であればプログラムをステッ
プ６０４に進める。各スレーブＣＰＵ１２はステップ６
０４にて同ＣＰＵ１２のＩ／Ｏを作動確認の意味をも含
めてイニシャライズし、同イニシャライズが正常に行わ
れればプログラムをステップ６０６に進める。各スレー
ブＣＰＵ１２はステップ６０６にてＲＡＭ１４に書き込
まれたＤＳＰプログラムをＤＳＰ１３のプログラムメモ
リ１３ｂに書き込み、同書き込みが正常に行われればプ
ログラムをステップ６０８に進める。各スレーブＣＰＵ
１２はステップ６０８にてアライブフラグAFLGを”１”
に設定して、ステップ６１０，６１２からなる処理を繰
り返し実行し始める。また、前記ステップ６０２〜６０
６の処理が正常に行われなければ、両ステップ６０２〜
６０６の処理が実行され続けて、アライブフラグAFLG
は”１”に設定されない。
【００２３】一方、図７のステップ１０６にてプログラ
ムの進行を停止させているマスタＣＰＵ４１は、前記の
ようなボイスユニット１０−１〜１０−１６の作動確認
のための充分な時間が経過すると、ステップ１０６にて
「ＹＥＳ」すなわち所定時間が経過したと判定してプロ
グラムをステップ１０８のアライブフラグチェックルー
チンに進める。アライブフラグチェックルーチンは図９
に詳細に示されており、マスタＣＰＵ４１は同ルーチン
の実行をステップ３００にて開始し、ステップ３０２に
て前記場合と同様にしてホールトラッチ２３に全ビット
がハイレベル”１”を示すホールト信号HALT1〜HALT16
を書き込んで、ボイスユニット１０−１〜１０−１６の
各スレーブＣＰＵ１２の作動をそれぞれ停止させる。
ムの進行を停止させているマスタＣＰＵ４１は、前記の
ようなボイスユニット１０−１〜１０−１６の作動確認
のための充分な時間が経過すると、ステップ１０６にて
「ＹＥＳ」すなわち所定時間が経過したと判定してプロ
グラムをステップ１０８のアライブフラグチェックルー
チンに進める。アライブフラグチェックルーチンは図９
に詳細に示されており、マスタＣＰＵ４１は同ルーチン
の実行をステップ３００にて開始し、ステップ３０２に
て前記場合と同様にしてホールトラッチ２３に全ビット
がハイレベル”１”を示すホールト信号HALT1〜HALT16
を書き込んで、ボイスユニット１０−１〜１０−１６の
各スレーブＣＰＵ１２の作動をそれぞれ停止させる。
【００２４】次に、マスタＣＰＵ４１はステップ３０４
にて変数ｉを「１」に設定するとともに、ステップ３０
６にて１６ビットのＲＡＭ４３内のアライブデータALIV
E を＃＄００００（全ビット”０”）に設定した後、ス
テップ３１６，３１８の処理により変数ｉを「１６」ま
で「１」ずつ増加させながらステップ３０８〜３１４の
処理を繰り返し実行する。ステップ３０８においては、
マスタＣＰＵ４１が、データバス３０ａに１６ビット中
のｉビット目のみがハイレベル”１”であり残りが全て
ローレベル”０”であるセレクトデータを出力し、アド
レスバス３０ｂにセレクトラッチ２２を示すアドレス信
号を出力し、コントロールバス３０ｃにローレベル”
０”（書き込み）を表す読み書き制御信号R/W を出力す
る。したがって、セレクトラッチ２２は前記セレクトデ
ータをラッチして、ｉビット目のみハイレベル”１”で
あるセレクト信号SEL1〜SEL16 を出力する。次のステッ
プ３１０においては、マスタＣＰＵ４１はアドレスバス
３０ｂにスレーブＲＡＭ１４のアライブフラグAFLGの記
憶アドレスを示すアドレス信号を出力するとともに、コ
ントロールバス３０ｃにハイレベル”１”（読み取り）
を表す読み書き制御信号R/W を出力する。これにより、
アドレスデコーダ２１はハイレベル”１”のボイスユニ
ットセレクト信号VUSEL を出力するので、セレクト信号
SEL1〜SEL16 により選択されたボイスユニット１６−ｉ
に対応したアンド回路AND3がハイレベル信号”１”を３
ステートバッファ２４−ｉの制御端子Ａに供給するとと
もに、同対応したアンド回路AND4がハイレベル信号”
１”を３ステートバッファ２４−ｉの制御端子Ｂに供給
する。３ステートバッファ２４−ｉは前記アドレス信号
及び読み書き制御信号R/W をスレーブバス１１に出力す
るので、スレーブバス１１上には前記選択されたボイス
ユニット１０−ｉ内のスレーブＲＡＭ１４に記憶されて
いるアライブフラグAFLGが読み出される。そして、３ス
テートバッファ２４−ｉは前記スレーブバス１１に読み
出されたアライブフラグAFLGをデータバス３０ａに供給
する。マスタＣＰＵ４１は同ステップ３１０にてこのデ
ータバス３０ａ上のアライブフラグAFLGを取り込み、同
フラグAFLGが”１”であるか否かを判定する。
にて変数ｉを「１」に設定するとともに、ステップ３０
６にて１６ビットのＲＡＭ４３内のアライブデータALIV
E を＃＄００００（全ビット”０”）に設定した後、ス
テップ３１６，３１８の処理により変数ｉを「１６」ま
で「１」ずつ増加させながらステップ３０８〜３１４の
処理を繰り返し実行する。ステップ３０８においては、
マスタＣＰＵ４１が、データバス３０ａに１６ビット中
のｉビット目のみがハイレベル”１”であり残りが全て
ローレベル”０”であるセレクトデータを出力し、アド
レスバス３０ｂにセレクトラッチ２２を示すアドレス信
号を出力し、コントロールバス３０ｃにローレベル”
０”（書き込み）を表す読み書き制御信号R/W を出力す
る。したがって、セレクトラッチ２２は前記セレクトデ
ータをラッチして、ｉビット目のみハイレベル”１”で
あるセレクト信号SEL1〜SEL16 を出力する。次のステッ
プ３１０においては、マスタＣＰＵ４１はアドレスバス
３０ｂにスレーブＲＡＭ１４のアライブフラグAFLGの記
憶アドレスを示すアドレス信号を出力するとともに、コ
ントロールバス３０ｃにハイレベル”１”（読み取り）
を表す読み書き制御信号R/W を出力する。これにより、
アドレスデコーダ２１はハイレベル”１”のボイスユニ
ットセレクト信号VUSEL を出力するので、セレクト信号
SEL1〜SEL16 により選択されたボイスユニット１６−ｉ
に対応したアンド回路AND3がハイレベル信号”１”を３
ステートバッファ２４−ｉの制御端子Ａに供給するとと
もに、同対応したアンド回路AND4がハイレベル信号”
１”を３ステートバッファ２４−ｉの制御端子Ｂに供給
する。３ステートバッファ２４−ｉは前記アドレス信号
及び読み書き制御信号R/W をスレーブバス１１に出力す
るので、スレーブバス１１上には前記選択されたボイス
ユニット１０−ｉ内のスレーブＲＡＭ１４に記憶されて
いるアライブフラグAFLGが読み出される。そして、３ス
テートバッファ２４−ｉは前記スレーブバス１１に読み
出されたアライブフラグAFLGをデータバス３０ａに供給
する。マスタＣＰＵ４１は同ステップ３１０にてこのデ
ータバス３０ａ上のアライブフラグAFLGを取り込み、同
フラグAFLGが”１”であるか否かを判定する。
【００２５】ボイスユニット１０−ｉが正常に作動して
いて、マスタＣＰＵ４１がステップ３１０にて「ＹＥ
Ｓ」と判定した場合には、ステップ３１２にてアライブ
データALIVE のｉビット目に”１”を設定する。一方、
ボイスユニット１０−ｉが正常に作動していなくて、マ
スタＣＰＵ４１がステップ３１０にて「ＮＯ」と判定し
た場合には、ステップ３１４にて、表示器５４にｉ番目
のボイスユニット１０−ｉが異常である旨の表示をさ
せ、かつブザー５５に警報音を発生させる。前記ステッ
プ３１２，３１４の処理後、プログラムをステップ３１
６に進める。このようなステップ３０８〜３１８の処理
を変数ｉが「１６」になるまで実行すると、マスタＣＰ
Ｕ４１はステップ３１８にて「ＹＥＳ」と判定してプロ
グラムをステップ３２０へ進める。ステップ３２０にお
いては、前述の場合と同様に、ホールトラッチ２３にホ
ールトデータ＃＄００００を書き込んで全ボイスユニッ
ト１０−１〜１０−１６内の各スレーブＣＰＵ１２の作
動停止を解除する。このスレーブＣＰＵ１２の作動停止
の解除後、マスタＣＰＵ４１はステップ３２２にてアラ
イブフラグチェックルーチンの処理を終了して、図７の
ステップ１１０〜１１６からなる処理を繰り返し実行し
始める。
いて、マスタＣＰＵ４１がステップ３１０にて「ＹＥ
Ｓ」と判定した場合には、ステップ３１２にてアライブ
データALIVE のｉビット目に”１”を設定する。一方、
ボイスユニット１０−ｉが正常に作動していなくて、マ
スタＣＰＵ４１がステップ３１０にて「ＮＯ」と判定し
た場合には、ステップ３１４にて、表示器５４にｉ番目
のボイスユニット１０−ｉが異常である旨の表示をさ
せ、かつブザー５５に警報音を発生させる。前記ステッ
プ３１２，３１４の処理後、プログラムをステップ３１
６に進める。このようなステップ３０８〜３１８の処理
を変数ｉが「１６」になるまで実行すると、マスタＣＰ
Ｕ４１はステップ３１８にて「ＹＥＳ」と判定してプロ
グラムをステップ３２０へ進める。ステップ３２０にお
いては、前述の場合と同様に、ホールトラッチ２３にホ
ールトデータ＃＄００００を書き込んで全ボイスユニッ
ト１０−１〜１０−１６内の各スレーブＣＰＵ１２の作
動停止を解除する。このスレーブＣＰＵ１２の作動停止
の解除後、マスタＣＰＵ４１はステップ３２２にてアラ
イブフラグチェックルーチンの処理を終了して、図７の
ステップ１１０〜１１６からなる処理を繰り返し実行し
始める。
【００２６】マスタＣＰＵ４１はステップ１１０にて鍵
スイッチ回路５１からの各鍵の押離鍵を表す信号及び操
作子スイッチ回路５２から操作子の操作を表す信号を入
力して、鍵及び操作子の新たな操作を検出する。次に、
マスタＣＰＵ４１はステップ１１２にて音色設定処理ル
ーチンを実行する。この音色設定処理ルーチンは図１０
に詳細に示されており、マスタＣＰＵ４１はステップ４
００にてその実行を開始し、ステップ４０２にて前記新
たな操作子の操作の検出に基づいて音色選択（ボイス選
択）が変更されたか否かを判定する。音色選択が変更さ
れていなければ、ステップ４０２にて「ＮＯ」と判定し
てステップ４２８にてこの音色設定処理ルーチンの実行
を終了する。一方、音色選択が変更されると、ステップ
４０２にて「ＹＥＳ」と判定してプログラムをステップ
４０４以降へ進める。
スイッチ回路５１からの各鍵の押離鍵を表す信号及び操
作子スイッチ回路５２から操作子の操作を表す信号を入
力して、鍵及び操作子の新たな操作を検出する。次に、
マスタＣＰＵ４１はステップ１１２にて音色設定処理ル
ーチンを実行する。この音色設定処理ルーチンは図１０
に詳細に示されており、マスタＣＰＵ４１はステップ４
００にてその実行を開始し、ステップ４０２にて前記新
たな操作子の操作の検出に基づいて音色選択（ボイス選
択）が変更されたか否かを判定する。音色選択が変更さ
れていなければ、ステップ４０２にて「ＮＯ」と判定し
てステップ４２８にてこの音色設定処理ルーチンの実行
を終了する。一方、音色選択が変更されると、ステップ
４０２にて「ＹＥＳ」と判定してプログラムをステップ
４０４以降へ進める。
【００２７】ステップ４０４においては、マスタＣＰＵ
４１はＲＡＭ４３内の変更された音色（ボイス）に対応
したボイスパラメータVOICE-PMTk（k=1〜n）をチェック
してエレメント楽音信号の使用数ｅを決定する。すなわ
ち、前記ボイスパラメータVOICE-PMTk 中の”１”を表
しているエレメントオンデータELMONの数をカウントし
て、同カウント値をエレメント使用数ｅとして設定す
る。次に、マスタＣＰＵ４１はステップ４０６にて前記
場合と同様にしてホールトラッチ２３に全ビットがハイ
レベル”１”を示すホールトデータHALT1〜HALT16 を書
き込んで、ボイスユニット１０−１〜１０−１６内の各
スレーブＣＰＵ１２の作動をそれぞれ停止する。各スレ
ーブＣＰＵ１２の作動停止後、マスタＣＰＵ４１はステ
ップ４０８〜４１４の判定処理によりプログラムをエレ
メント使用数ｅに応じてステップ４１６〜４２２のいず
れかに進める。
４１はＲＡＭ４３内の変更された音色（ボイス）に対応
したボイスパラメータVOICE-PMTk（k=1〜n）をチェック
してエレメント楽音信号の使用数ｅを決定する。すなわ
ち、前記ボイスパラメータVOICE-PMTk 中の”１”を表
しているエレメントオンデータELMONの数をカウントし
て、同カウント値をエレメント使用数ｅとして設定す
る。次に、マスタＣＰＵ４１はステップ４０６にて前記
場合と同様にしてホールトラッチ２３に全ビットがハイ
レベル”１”を示すホールトデータHALT1〜HALT16 を書
き込んで、ボイスユニット１０−１〜１０−１６内の各
スレーブＣＰＵ１２の作動をそれぞれ停止する。各スレ
ーブＣＰＵ１２の作動停止後、マスタＣＰＵ４１はステ
ップ４０８〜４１４の判定処理によりプログラムをエレ
メント使用数ｅに応じてステップ４１６〜４２２のいず
れかに進める。
【００２８】エレメント使用数ｅが「４」であれば、マ
スタＣＰＵ４１はステップ４１６にて第１データ転送処
理ルーチンを実行する。この第１データ転送処理ルーチ
ンは図１１に詳細に示されており、マスタＣＰＵ４１は
ステップ５００にてその実行を開始し、ステップ５０２
にて前記場合と同様にしてセレクトデータ＃＄８８８８
をセレクトラッチ２２に書き込む。このセレクトデータ
＃＄８８８８は２進表示で"1000100010001000"を表すの
で、セレクトラッチ２２はSEL4,SEL8,SEL12,SEL16のみ
がハイレベル”１”をそれぞれ表すセレクト信号SEL1〜
SEL16を出力する。次に、マスタＣＰＵ４１はステップ
５０４にてデータバス３０ａにＲＡＭ４３に記憶されて
いて前記選択された音色に対応したボイスパラメータVO
ICE-PMTk内の共通の制御データCOMMON及び第１エレメン
ト楽音信号のための制御データELM1を順次を出力し、こ
れと同時にアドレスバス３０ｂにスレーブＲＡＭ１４の
スレーブエレメント制御データSLV-ELM のための記憶エ
リアを示すアドレス信号を順次出力するとともに、コン
トロールバス３０ｃにローレベル”０”（書き込み）を
表す読み書き制御信号R/W を出力する。前記アドレス信
号が出力されている間、アドレスデコーダ２１はハイレ
ベル”１”のボイスユニットセレクト信号VUSEL を出力
し続けるので、ボイスユニット１０−４，１０−８，１
０−１２，１０−１６に対応したアンド回路AND3，AND5
はハイレベル信号”１”を３ステートバッファ２４−
４，２４−８，２４−１２，２４−１６の各制御端子
Ａ，Ｃに供給し続ける。３ステートバッファ２４−４，
２４−８，２４−１２，２４−１６は前記データバス３
０ａに出力された制御データCOMMON，ELM1、アドレスバ
ス３０ｂに出力されたアドレス信号及びコントロールバ
ス３０ｃに読み書き制御信号R/W をスレーブバス１１に
それぞれ供給するので、制御データCOMMON，ELM1がボイ
スユニット１０−４，１０−８，１０−１２，１０−１
６内の各スレーブＲＡＭ１４のスレーブエレメント制御
データSLV-ELMのための記憶エリアに書き込まれる。
スタＣＰＵ４１はステップ４１６にて第１データ転送処
理ルーチンを実行する。この第１データ転送処理ルーチ
ンは図１１に詳細に示されており、マスタＣＰＵ４１は
ステップ５００にてその実行を開始し、ステップ５０２
にて前記場合と同様にしてセレクトデータ＃＄８８８８
をセレクトラッチ２２に書き込む。このセレクトデータ
＃＄８８８８は２進表示で"1000100010001000"を表すの
で、セレクトラッチ２２はSEL4,SEL8,SEL12,SEL16のみ
がハイレベル”１”をそれぞれ表すセレクト信号SEL1〜
SEL16を出力する。次に、マスタＣＰＵ４１はステップ
５０４にてデータバス３０ａにＲＡＭ４３に記憶されて
いて前記選択された音色に対応したボイスパラメータVO
ICE-PMTk内の共通の制御データCOMMON及び第１エレメン
ト楽音信号のための制御データELM1を順次を出力し、こ
れと同時にアドレスバス３０ｂにスレーブＲＡＭ１４の
スレーブエレメント制御データSLV-ELM のための記憶エ
リアを示すアドレス信号を順次出力するとともに、コン
トロールバス３０ｃにローレベル”０”（書き込み）を
表す読み書き制御信号R/W を出力する。前記アドレス信
号が出力されている間、アドレスデコーダ２１はハイレ
ベル”１”のボイスユニットセレクト信号VUSEL を出力
し続けるので、ボイスユニット１０−４，１０−８，１
０−１２，１０−１６に対応したアンド回路AND3，AND5
はハイレベル信号”１”を３ステートバッファ２４−
４，２４−８，２４−１２，２４−１６の各制御端子
Ａ，Ｃに供給し続ける。３ステートバッファ２４−４，
２４−８，２４−１２，２４−１６は前記データバス３
０ａに出力された制御データCOMMON，ELM1、アドレスバ
ス３０ｂに出力されたアドレス信号及びコントロールバ
ス３０ｃに読み書き制御信号R/W をスレーブバス１１に
それぞれ供給するので、制御データCOMMON，ELM1がボイ
スユニット１０−４，１０−８，１０−１２，１０−１
６内の各スレーブＲＡＭ１４のスレーブエレメント制御
データSLV-ELMのための記憶エリアに書き込まれる。
【００２９】次に、マスタＣＰＵ４１はステップ５０６
にてデータバス３０ａに波形ＲＯＭ４４に記憶されてい
て前記第１エレメント楽音信号の合成に用いられる波形
データを順次を出力し、これと同時にアドレスバス３０
ｂにＤＳＰ−ＲＡＭ１３内の波形データWVAのための記
憶エリアを示すアドレス信号を順次出力するとともに、
コントロールバス３０ｃにローレベル”０”（書き込
み）を表す読み書き制御信号R/W を出力する。前記アド
レス信号が出力されている間、アドレスデコーダ２１は
ハイレベル”１”のボイスユニットセレクト信号VUSEL
を出力し続けるので、ボイスユニット１０−４，１０−
８，１０−１２，１０−１６に対応した各アンド回路AN
D3，AND5はハイレベル信号”１”を３ステートバッファ
２４−４，２４−８，２４−１２，２４−１６の各制御
端子Ａ，Ｃに供給し続ける。３ステートバッファ２４−
４，２４−８，２４−１２，２４−１６は前記データバ
ス３０ａに出力された波形データ、アドレスバス３０ｂ
に出力されたアドレス信号及びコントロールバス３０ｃ
に読み書き制御信号R/W をスレーブバス１１にそれぞれ
供給するので、波形データがボイスユニット１０−４，
１０−８，１０−１２，１０−１６内のＤＳＰ１３のＩ
／Ｏポート１３ａを介して各ＤＳＰ−ＲＡＭ１５の波形
データWVAのための記憶エリアに書き込まれる。
にてデータバス３０ａに波形ＲＯＭ４４に記憶されてい
て前記第１エレメント楽音信号の合成に用いられる波形
データを順次を出力し、これと同時にアドレスバス３０
ｂにＤＳＰ−ＲＡＭ１３内の波形データWVAのための記
憶エリアを示すアドレス信号を順次出力するとともに、
コントロールバス３０ｃにローレベル”０”（書き込
み）を表す読み書き制御信号R/W を出力する。前記アド
レス信号が出力されている間、アドレスデコーダ２１は
ハイレベル”１”のボイスユニットセレクト信号VUSEL
を出力し続けるので、ボイスユニット１０−４，１０−
８，１０−１２，１０−１６に対応した各アンド回路AN
D3，AND5はハイレベル信号”１”を３ステートバッファ
２４−４，２４−８，２４−１２，２４−１６の各制御
端子Ａ，Ｃに供給し続ける。３ステートバッファ２４−
４，２４−８，２４−１２，２４−１６は前記データバ
ス３０ａに出力された波形データ、アドレスバス３０ｂ
に出力されたアドレス信号及びコントロールバス３０ｃ
に読み書き制御信号R/W をスレーブバス１１にそれぞれ
供給するので、波形データがボイスユニット１０−４，
１０−８，１０−１２，１０−１６内のＤＳＰ１３のＩ
／Ｏポート１３ａを介して各ＤＳＰ−ＲＡＭ１５の波形
データWVAのための記憶エリアに書き込まれる。
【００３０】前記制御データCOMMON，ELM1及び波形デー
タのボイスユニット１０−４，１０−８，１０−１２，
１０−１６に対する書き込み後、マスタＣＰＵ４１は、
前記ステップ５０２〜５０６の処理と同様なステップ５
０８〜５１２の処理により、前記選択された音色に対応
したボイスパラメータVOICE-PMTk内の共通の制御データ
COMMON及び第２エレメント楽音信号のための制御データ
ELM2をボイスユニット１０−３，１０−７，１０−１
１，１０−１５の各スレーブＲＡＭ１４に書き込むとと
もに、前記第２エレメント楽音信号の合成に用いるため
の波形データをボイスユニット１０−３，１０−７，１
０−１１，１０−１５の各ＤＳＰ−ＲＡＭ１５に書き込
む。この場合には、ボイスユニット１０−３，１０−
７，１０−１１，１０−１５を指定するために、ステッ
プ５０８の処理により、２進表示で"0100010001000100"
を示すセレクトデータ＃＄４４４４をセレクトラッチ２
２に書き込む。
タのボイスユニット１０−４，１０−８，１０−１２，
１０−１６に対する書き込み後、マスタＣＰＵ４１は、
前記ステップ５０２〜５０６の処理と同様なステップ５
０８〜５１２の処理により、前記選択された音色に対応
したボイスパラメータVOICE-PMTk内の共通の制御データ
COMMON及び第２エレメント楽音信号のための制御データ
ELM2をボイスユニット１０−３，１０−７，１０−１
１，１０−１５の各スレーブＲＡＭ１４に書き込むとと
もに、前記第２エレメント楽音信号の合成に用いるため
の波形データをボイスユニット１０−３，１０−７，１
０−１１，１０−１５の各ＤＳＰ−ＲＡＭ１５に書き込
む。この場合には、ボイスユニット１０−３，１０−
７，１０−１１，１０−１５を指定するために、ステッ
プ５０８の処理により、２進表示で"0100010001000100"
を示すセレクトデータ＃＄４４４４をセレクトラッチ２
２に書き込む。
【００３１】前記ステップ５０８〜５１２の処理後、前
記処理と同様なステップ５１４〜５１８の処理により、
前記選択された音色に対応したボイスパラメータVOICE-
PMTk内の共通の制御データCOMMON及び第３エレメント楽
音信号のための制御データELM2をボイスユニット１０−
２，１０−６，１０−１０，１０−１４の各スレーブＲ
ＡＭ１４に書き込むとともに、前記第３エレメント楽音
信号の合成に用いるための波形データをボイスユニット
１０−２，１０−６，１０−１０，１０−１４の各ＤＳ
Ｐ−ＲＡＭ１５に書き込む。この場合には、ボイスユニ
ット１０−２，１０−６，１０−１０，１０−１４を指
定するために、ステップ５１４の処理により、２進表示
で"0010001000100010"を示すセレクトデータ＃＄２２２
２をセレクトラッチ２２に書き込む。
記処理と同様なステップ５１４〜５１８の処理により、
前記選択された音色に対応したボイスパラメータVOICE-
PMTk内の共通の制御データCOMMON及び第３エレメント楽
音信号のための制御データELM2をボイスユニット１０−
２，１０−６，１０−１０，１０−１４の各スレーブＲ
ＡＭ１４に書き込むとともに、前記第３エレメント楽音
信号の合成に用いるための波形データをボイスユニット
１０−２，１０−６，１０−１０，１０−１４の各ＤＳ
Ｐ−ＲＡＭ１５に書き込む。この場合には、ボイスユニ
ット１０−２，１０−６，１０−１０，１０−１４を指
定するために、ステップ５１４の処理により、２進表示
で"0010001000100010"を示すセレクトデータ＃＄２２２
２をセレクトラッチ２２に書き込む。
【００３２】さらに、前記ステップ５１４〜５１８の処
理後、前記処理と同様なステップ５２０〜５２４の処理
により、前記選択された音色に対応したボイスパラメー
タVOICE-PMTk内の共通の制御データCOMMON及び第４エレ
メント楽音信号のための制御データELM2をボイスユニッ
ト１０−１，１０−５，１０−９，１０−１３の各スレ
ーブＲＡＭ１４に書き込むとともに、前記第３エレメン
ト楽音信号の合成に用いるための波形データをボイスユ
ニット１０−１，１０−５，１０−９，１０−１３の各
ＤＳＰ−ＲＡＭ１５に書き込む。この場合には、ボイス
ユニット１０−１，１０−５，１０−９，１０−１３を
指定するために、ステップ５２０の処理により、２進表
示で"0001000100010001"を示すセレクトデータ＃＄１１
１１をセレクトラッチ２２に書き込む。その結果、前記
ステップ５０２〜５２４の一連の処理により、図１６の
エレメント使用数ｅが「４」の場合のように、選択され
た音色に関する第１〜第４エレメント楽音信号のための
制御データ（波形データを含む）が各ボイスユニット１
０−１〜１０−１６にそれぞれ転送される。そして、ス
テップ５２６にてこの第１転送処理ルーチンの実行を終
了する。
理後、前記処理と同様なステップ５２０〜５２４の処理
により、前記選択された音色に対応したボイスパラメー
タVOICE-PMTk内の共通の制御データCOMMON及び第４エレ
メント楽音信号のための制御データELM2をボイスユニッ
ト１０−１，１０−５，１０−９，１０−１３の各スレ
ーブＲＡＭ１４に書き込むとともに、前記第３エレメン
ト楽音信号の合成に用いるための波形データをボイスユ
ニット１０−１，１０−５，１０−９，１０−１３の各
ＤＳＰ−ＲＡＭ１５に書き込む。この場合には、ボイス
ユニット１０−１，１０−５，１０−９，１０−１３を
指定するために、ステップ５２０の処理により、２進表
示で"0001000100010001"を示すセレクトデータ＃＄１１
１１をセレクトラッチ２２に書き込む。その結果、前記
ステップ５０２〜５２４の一連の処理により、図１６の
エレメント使用数ｅが「４」の場合のように、選択され
た音色に関する第１〜第４エレメント楽音信号のための
制御データ（波形データを含む）が各ボイスユニット１
０−１〜１０−１６にそれぞれ転送される。そして、ス
テップ５２６にてこの第１転送処理ルーチンの実行を終
了する。
【００３３】図１０のプログラムの説明にふたたび戻る
と、エレメント使用数ｅが「３」であれば、マスタＣＰ
Ｕ４１はステップ４１８にて第２データ転送処理ルーチ
ンを実行する。この第２データ転送処理ルーチンは図１
２に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５３０〜５５０の処理により、図１６のエレメント使
用数ｅが「３」の場合のように、選択された音色に関す
る第１〜第３エレメント楽音信号のための制御データ
（波形データを含む）を各ボイスユニット１０−１〜１
０−１６にそれぞれ転送する。この場合、ステップ５３
２，５３８，５４４においては、２進表示で"100100100
1001001"，"0100100100100100"，"0010010010010010"を
示すセレクトデータ＃＄９２４９，＃＄４９２４，＃＄
２４９２をそれぞれ用いる。ステップ５３４，５４０，
５４６においては、選択されたボイスパラメータVOICE-
PMTk内の共通の制御データCOMMON及びエレメントオンデ
ータELMON がハイレベル”１”である第１〜第３番目の
エレメント楽音信号のための制御データELMn1,ELMn2,EL
Mn3がそれぞれ転送される。ステップ５３６，５４２，
５４８においては、前記第１〜第３番目のエレメント楽
音信号のための波形データがそれぞれ転送される。
と、エレメント使用数ｅが「３」であれば、マスタＣＰ
Ｕ４１はステップ４１８にて第２データ転送処理ルーチ
ンを実行する。この第２データ転送処理ルーチンは図１
２に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５３０〜５５０の処理により、図１６のエレメント使
用数ｅが「３」の場合のように、選択された音色に関す
る第１〜第３エレメント楽音信号のための制御データ
（波形データを含む）を各ボイスユニット１０−１〜１
０−１６にそれぞれ転送する。この場合、ステップ５３
２，５３８，５４４においては、２進表示で"100100100
1001001"，"0100100100100100"，"0010010010010010"を
示すセレクトデータ＃＄９２４９，＃＄４９２４，＃＄
２４９２をそれぞれ用いる。ステップ５３４，５４０，
５４６においては、選択されたボイスパラメータVOICE-
PMTk内の共通の制御データCOMMON及びエレメントオンデ
ータELMON がハイレベル”１”である第１〜第３番目の
エレメント楽音信号のための制御データELMn1,ELMn2,EL
Mn3がそれぞれ転送される。ステップ５３６，５４２，
５４８においては、前記第１〜第３番目のエレメント楽
音信号のための波形データがそれぞれ転送される。
【００３４】図１０のプログラムの説明にふたたび戻る
と、エレメント使用数ｅが「２」であれば、マスタＣＰ
Ｕ４１はステップ４２０にて第３データ転送処理ルーチ
ンを実行する。この第３データ転送処理ルーチンは図１
３に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５６０〜５７４の処理により、図１６のエレメント使
用数ｅが「２」の場合のように、選択された音色に関す
る第１及び第２エレメント楽音信号のための制御データ
（波形データを含む）を各ボイスユニット１０−１〜１
０−１６にそれぞれ転送する。この場合、ステップ５６
２，５６８においては、２進表示で"101010101010101
0"，"0101010101010101"を示すセレクトデータ＃＄ＡＡ
ＡＡ，＃＄５５５５をそれぞれ用いる。ステップ５６
４，５７０においては、選択されたボイスパラメータVO
ICE-PMTk内の共通の制御データCOMMON及びエレメントオ
ンデータELMON がハイレベル”１”である第１及び第２
番目のエレメント楽音信号のための制御データELMn1，E
LMn2がそれぞれ転送される。ステップ５６６，５７２に
おいては、前記第１及び第２番目のエレメント楽音信号
のための波形データがそれぞれ転送される。
と、エレメント使用数ｅが「２」であれば、マスタＣＰ
Ｕ４１はステップ４２０にて第３データ転送処理ルーチ
ンを実行する。この第３データ転送処理ルーチンは図１
３に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５６０〜５７４の処理により、図１６のエレメント使
用数ｅが「２」の場合のように、選択された音色に関す
る第１及び第２エレメント楽音信号のための制御データ
（波形データを含む）を各ボイスユニット１０−１〜１
０−１６にそれぞれ転送する。この場合、ステップ５６
２，５６８においては、２進表示で"101010101010101
0"，"0101010101010101"を示すセレクトデータ＃＄ＡＡ
ＡＡ，＃＄５５５５をそれぞれ用いる。ステップ５６
４，５７０においては、選択されたボイスパラメータVO
ICE-PMTk内の共通の制御データCOMMON及びエレメントオ
ンデータELMON がハイレベル”１”である第１及び第２
番目のエレメント楽音信号のための制御データELMn1，E
LMn2がそれぞれ転送される。ステップ５６６，５７２に
おいては、前記第１及び第２番目のエレメント楽音信号
のための波形データがそれぞれ転送される。
【００３５】図１０のプログラムの説明にふたたび戻る
と、エレメント使用数ｅが「１」であれば、マスタＣＰ
Ｕ４１はステップ４２２にて第４データ転送処理ルーチ
ンを実行する。この第４データ転送処理ルーチンは図１
４に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５８０〜５８８の処理により、図１６のエレメント使
用数ｅが「１」の場合のように、選択された音色に関す
るエレメント楽音信号のための制御データ（波形データ
を含む）を各ボイスユニット１０−１〜１０−１６にそ
れぞれ転送する。この場合、ステップ５８２において
は、２進表示で"1111111111111111"を示すセレクトデー
タ＃＄ＦＦＦＦを用いる。ステップ５８４においては、
選択されたボイスパラメータVOICE-PMTk内の共通の制御
データCOMMON及びエレメントオンデータELMON がハイレ
ベル”１”であるエレメント楽音信号のための制御デー
タELMn1 が転送される。ステップ５８６においては、前
記エレメント楽音信号のための波形データがそれぞれ転
送される。
と、エレメント使用数ｅが「１」であれば、マスタＣＰ
Ｕ４１はステップ４２２にて第４データ転送処理ルーチ
ンを実行する。この第４データ転送処理ルーチンは図１
４に詳細に示されており、マスタＣＰＵ４１は、ステッ
プ５８０〜５８８の処理により、図１６のエレメント使
用数ｅが「１」の場合のように、選択された音色に関す
るエレメント楽音信号のための制御データ（波形データ
を含む）を各ボイスユニット１０−１〜１０−１６にそ
れぞれ転送する。この場合、ステップ５８２において
は、２進表示で"1111111111111111"を示すセレクトデー
タ＃＄ＦＦＦＦを用いる。ステップ５８４においては、
選択されたボイスパラメータVOICE-PMTk内の共通の制御
データCOMMON及びエレメントオンデータELMON がハイレ
ベル”１”であるエレメント楽音信号のための制御デー
タELMn1 が転送される。ステップ５８６においては、前
記エレメント楽音信号のための波形データがそれぞれ転
送される。
【００３６】このような図１０のステップ４１６〜４２
２の処理後、マスタＣＰＵ４１は、前記場合と同様にし
て、ステップ４２４にてボイスユニット１０−１〜１０
−１６の各スレーブＣＰＵ１２の作動停止を解除して、
ステップ４２８にてこの音色設定処理ルーチンを終了す
る。また、前述したステップ４０４の処理により設定さ
れたエレメント使用数ｅが「０」であれば、ステップ４
０８〜４１４にて全て「ＮＯ」と判定されて、ステップ
４２６にて表示器５４にてボイスパラメータの設定異常
であることを表示させるとともに、ブザー５５にて警報
音を発生させる。
２の処理後、マスタＣＰＵ４１は、前記場合と同様にし
て、ステップ４２４にてボイスユニット１０−１〜１０
−１６の各スレーブＣＰＵ１２の作動停止を解除して、
ステップ４２８にてこの音色設定処理ルーチンを終了す
る。また、前述したステップ４０４の処理により設定さ
れたエレメント使用数ｅが「０」であれば、ステップ４
０８〜４１４にて全て「ＮＯ」と判定されて、ステップ
４２６にて表示器５４にてボイスパラメータの設定異常
であることを表示させるとともに、ブザー５５にて警報
音を発生させる。
【００３７】このような音色設定処理ルーチンの実行に
よりエレメント楽音信号のための制御データCOMMON,ELM
1〜ELM4がスレーブエレメント制御データSLV-ELMとして
ボイスユニット１０−１〜１０−１６に転送されると、
ボイスユニット１０−１〜１０−１６内の各ＣＰＵ１２
は、ステップ６１２の処理により、前記転送されてＲＡ
Ｍ１４に記憶されているスレーブエレメント制御データ
SLV-ELM及び同データSLV-ELMに基づいて新たに作成した
制御データをＤＳＰ−Ｉ／Ｏ１３ａを介してＤＳＰ−Ｒ
ＡＭ１５に書き込む。これにより、ＤＳＰ１３はプログ
ラムメモリ１３ｃに記憶されているＤＳＰプログラムに
したがった演算部１３ｂの演算によりＤＳＰ−ＲＡＭ１
５に記憶された波形データWVA 及びスレーブエレメント
制御データSLV-ELMに応じた楽音信号を合成可能とな
る。
よりエレメント楽音信号のための制御データCOMMON,ELM
1〜ELM4がスレーブエレメント制御データSLV-ELMとして
ボイスユニット１０−１〜１０−１６に転送されると、
ボイスユニット１０−１〜１０−１６内の各ＣＰＵ１２
は、ステップ６１２の処理により、前記転送されてＲＡ
Ｍ１４に記憶されているスレーブエレメント制御データ
SLV-ELM及び同データSLV-ELMに基づいて新たに作成した
制御データをＤＳＰ−Ｉ／Ｏ１３ａを介してＤＳＰ−Ｒ
ＡＭ１５に書き込む。これにより、ＤＳＰ１３はプログ
ラムメモリ１３ｃに記憶されているＤＳＰプログラムに
したがった演算部１３ｂの演算によりＤＳＰ−ＲＡＭ１
５に記憶された波形データWVA 及びスレーブエレメント
制御データSLV-ELMに応じた楽音信号を合成可能とな
る。
【００３８】図７のマスタプログラムの説明にふたたび
戻ると、マスタＣＰＵ４１はステップ１１４にて発音制
御処理ルーチンを実行する。この発音制御処理ルーチン
においては、前記ステップ１１０の処理により鍵盤５１
における新たな押離鍵が検出されると、新たに押離鍵さ
れた鍵の発音チャンネル割り当て処理（ボイスユニット
１０−１〜１０−１６のいずれか一つ又は複数への新た
に押離鍵された鍵の割り当て処理）が実行され、前記割
り当てられたボイスユニットを表すセレクトデータをセ
レクトラッチ２２にラッチさせ、その後に前記押離鍵さ
れた鍵の音高を表すピッチデータ及び押離鍵を表すキー
オン／オフ信号からなるシリアルボイス制御データSERV
OICEを伝送路３１上に出力する。
戻ると、マスタＣＰＵ４１はステップ１１４にて発音制
御処理ルーチンを実行する。この発音制御処理ルーチン
においては、前記ステップ１１０の処理により鍵盤５１
における新たな押離鍵が検出されると、新たに押離鍵さ
れた鍵の発音チャンネル割り当て処理（ボイスユニット
１０−１〜１０−１６のいずれか一つ又は複数への新た
に押離鍵された鍵の割り当て処理）が実行され、前記割
り当てられたボイスユニットを表すセレクトデータをセ
レクトラッチ２２にラッチさせ、その後に前記押離鍵さ
れた鍵の音高を表すピッチデータ及び押離鍵を表すキー
オン／オフ信号からなるシリアルボイス制御データSERV
OICEを伝送路３１上に出力する。
【００３９】また、この発音制御処理ルーチンにおいて
は、ミディーデータがマスタＣＰＵ４１の入力端子４１
ａに到来すると、同到来ミディーデータ中のチャンネル
データと前記選択されているボイスパラメータ内のボイ
スミディーチャンネルデータVMCH又はエレメントミディ
ーチャンネルデータEMCHとが比較される。そして、ミデ
ィーデータ中のチャンネルデータとボイスミディーチャ
ンネルデータVMCHとが一致していれば、ミディーデータ
の発音割り当て処理が実行され、前記割り当てられたボ
イスユニットを表すセレクトデータをセレクトラッチ２
２にラッチさせ、その後に前記ミディーデータ中のピッ
チデータ及び押離鍵を表すキーオン／オフ信号からなる
シリアルボイス制御データSERVOICEを伝送路３１上に出
力する。また、ミディーデータ中のチャンネルデータと
エレメントミディーチャンネルデータVMCHとが一致して
いれば、一致したエレメント楽音信号のために用意され
ているボイスユニット１０−１〜１０−１６の一つに前
記ミディーデータを割り当て、前記割り当てられたボイ
スユニットを表すセレクトデータをセレクトラッチ２２
にラッチさせ、その後に前記ミディーデータ中のピッチ
データ及び押離鍵を表すキーオン／オフ信号からなるシ
リアルボイス制御データSERVOICEを伝送路３１上に出力
する。
は、ミディーデータがマスタＣＰＵ４１の入力端子４１
ａに到来すると、同到来ミディーデータ中のチャンネル
データと前記選択されているボイスパラメータ内のボイ
スミディーチャンネルデータVMCH又はエレメントミディ
ーチャンネルデータEMCHとが比較される。そして、ミデ
ィーデータ中のチャンネルデータとボイスミディーチャ
ンネルデータVMCHとが一致していれば、ミディーデータ
の発音割り当て処理が実行され、前記割り当てられたボ
イスユニットを表すセレクトデータをセレクトラッチ２
２にラッチさせ、その後に前記ミディーデータ中のピッ
チデータ及び押離鍵を表すキーオン／オフ信号からなる
シリアルボイス制御データSERVOICEを伝送路３１上に出
力する。また、ミディーデータ中のチャンネルデータと
エレメントミディーチャンネルデータVMCHとが一致して
いれば、一致したエレメント楽音信号のために用意され
ているボイスユニット１０−１〜１０−１６の一つに前
記ミディーデータを割り当て、前記割り当てられたボイ
スユニットを表すセレクトデータをセレクトラッチ２２
にラッチさせ、その後に前記ミディーデータ中のピッチ
データ及び押離鍵を表すキーオン／オフ信号からなるシ
リアルボイス制御データSERVOICEを伝送路３１上に出力
する。
【００４０】前記セレクトデータのラッチにより、該当
するセレクトラッチ回路２２は対応するボイスユニット
１０−１〜１０−１６のスレーブＣＰＵ１２にセレクト
信号SELk(k=1〜16)を出力する。このセレクト信号SELk
に応答して、スレーブＣＰＵ１２は、ステップ６１０の
処理により、ＤＳＰ１３に対して前記ピッチデータ及び
楽音の発生開始を指示する制御信号を出力する。ＤＳＰ
１３の演算部はプログラムメモリ１３ｃに記憶されてい
るＤＳＰプログラムにしたがった演算を実行して、前記
ピッチデータにより表された音高の楽音信号であってＲ
ＡＭ１５に記憶された波形データ及びスレーブエレメン
ト制御データSLV-ELM に応じた楽音信号を合成して出力
する。また、スレーブＣＰＵ１２が楽音の発生停止を指
示する制御信号をＤＳＰ１３に出力した場合には、同Ｄ
ＳＰ１３は今まで発生していた楽音信号を徐々に減衰さ
せた後、同信号の合成を停止する。
するセレクトラッチ回路２２は対応するボイスユニット
１０−１〜１０−１６のスレーブＣＰＵ１２にセレクト
信号SELk(k=1〜16)を出力する。このセレクト信号SELk
に応答して、スレーブＣＰＵ１２は、ステップ６１０の
処理により、ＤＳＰ１３に対して前記ピッチデータ及び
楽音の発生開始を指示する制御信号を出力する。ＤＳＰ
１３の演算部はプログラムメモリ１３ｃに記憶されてい
るＤＳＰプログラムにしたがった演算を実行して、前記
ピッチデータにより表された音高の楽音信号であってＲ
ＡＭ１５に記憶された波形データ及びスレーブエレメン
ト制御データSLV-ELM に応じた楽音信号を合成して出力
する。また、スレーブＣＰＵ１２が楽音の発生停止を指
示する制御信号をＤＳＰ１３に出力した場合には、同Ｄ
ＳＰ１３は今まで発生していた楽音信号を徐々に減衰さ
せた後、同信号の合成を停止する。
【００４１】また、前記ステップ１１０の処理によって
発生中の楽音信号の楽音要素（ピッチ、音色、音量）を
変化させるための演奏操作子の操作が検出されると、マ
スタＣＰＵ４２は図７のステップ１１６の処理により、
楽音信号を発生中のボイスユニット１０−１〜１０−１
６を表すセレクトデータをセレクトラッチ２２にラッチ
させ、その後に前記操作された演奏操作子を表すシリア
ルボイス制御データSERVOICEを伝送路３１に出力する。
この場合も、該当するスレーブＣＰＵ１２は前記シリア
ルボイス制御データSERVOICEを入力して、同データに応
じた制御信号をＤＳＰ１３の演算部１３ｂに供給し、場
合によってはＤＳＰ−ＲＡＭ１５にも制御データを格納
させて、発生中の楽音信号の楽音要素に変化をもたら
す。
発生中の楽音信号の楽音要素（ピッチ、音色、音量）を
変化させるための演奏操作子の操作が検出されると、マ
スタＣＰＵ４２は図７のステップ１１６の処理により、
楽音信号を発生中のボイスユニット１０−１〜１０−１
６を表すセレクトデータをセレクトラッチ２２にラッチ
させ、その後に前記操作された演奏操作子を表すシリア
ルボイス制御データSERVOICEを伝送路３１に出力する。
この場合も、該当するスレーブＣＰＵ１２は前記シリア
ルボイス制御データSERVOICEを入力して、同データに応
じた制御信号をＤＳＰ１３の演算部１３ｂに供給し、場
合によってはＤＳＰ−ＲＡＭ１５にも制御データを格納
させて、発生中の楽音信号の楽音要素に変化をもたら
す。
【００４２】このようにして各ボイスユニット１０−１
〜１０−１６から発生された楽音信号は効果付与回路６
１に供給される。この効果付与回路６１には、効果制御
用の操作子が操作されたとき、マスタＣＰＵ４１のステ
ップ１１６の処理により、同操作子の操作に対応したシ
リアル効果制御データSEREFTを伝送路３２を介して供給
され、効果付与回路６１は同制御データSEREFTを記憶保
持している。したがって、効果付与回路６１は前記制御
データSEREFTに応じた効果をボイスユニット１０−１〜
１０−１６から供給された楽音信号に付与し、同効果の
付与されたディジタル楽音信号を左右両チャンネルに分
離してディジタル／アナログ変換器６２に出力する。デ
ィジタル／アナログ変換器６２は左右チャンネルのディ
ジタル楽音信号をそれぞれアナログ楽音信号に変換し、
アンプ６３，６４を介してそれぞれスピーカ６５，６６
に供給する。スピーカ６５，６６は前記供給されたアナ
ログ楽音信号に対応した楽音を発音する。
〜１０−１６から発生された楽音信号は効果付与回路６
１に供給される。この効果付与回路６１には、効果制御
用の操作子が操作されたとき、マスタＣＰＵ４１のステ
ップ１１６の処理により、同操作子の操作に対応したシ
リアル効果制御データSEREFTを伝送路３２を介して供給
され、効果付与回路６１は同制御データSEREFTを記憶保
持している。したがって、効果付与回路６１は前記制御
データSEREFTに応じた効果をボイスユニット１０−１〜
１０−１６から供給された楽音信号に付与し、同効果の
付与されたディジタル楽音信号を左右両チャンネルに分
離してディジタル／アナログ変換器６２に出力する。デ
ィジタル／アナログ変換器６２は左右チャンネルのディ
ジタル楽音信号をそれぞれアナログ楽音信号に変換し、
アンプ６３，６４を介してそれぞれスピーカ６５，６６
に供給する。スピーカ６５，６６は前記供給されたアナ
ログ楽音信号に対応した楽音を発音する。
【００４３】また、上記実施例においては、ボイスパラ
メータVOICE-PMT1〜VOICE-PMTnを変更するために操作パ
ネル５２ａの操作子スイッチを操作したり、磁気ディス
ク５３ａに記憶したボイスパラメータVOICE-PMT1〜VOIC
E-PMTnをディスクドライバ５３を介して入力すると、マ
スタＣＰＵ４１は図７のステップ１１６のその他の処理
を実行してＲＡＭ４３に記憶されているボイスパラメー
タを変更する。
メータVOICE-PMT1〜VOICE-PMTnを変更するために操作パ
ネル５２ａの操作子スイッチを操作したり、磁気ディス
ク５３ａに記憶したボイスパラメータVOICE-PMT1〜VOIC
E-PMTnをディスクドライバ５３を介して入力すると、マ
スタＣＰＵ４１は図７のステップ１１６のその他の処理
を実行してＲＡＭ４３に記憶されているボイスパラメー
タを変更する。
【００４４】以上のように、上記実施例の特徴は、楽音
信号を合成するためのボイスユニット１０−１〜１０−
１６をバスコントローラ２０を介してバス３０にそれぞ
れ接続するとともに、同バス３０にマスタＣＰＵ４１、
プログラムＲＯＭ４２、ＲＡＭ４３、波形ＲＯＭ４４を
接続するようにしてなる。ボイスユニット１０−１〜１
０−１６を、スレーブＣＰＵ１２、演算部１３ｂ及びプ
ログラムメモリ１３ｃからなるＤＳＰ１３、スレーブＲ
ＡＭ１４、並びにＤＳＰ−ＲＡＭ１５で構成し、マスタ
ＣＰＵ４１（及び各スレーブＣＰＵ１２）のプログラム
処理により、プログラムグラムＲＯＭ４２からスレーブ
ＲＡＭ１４にスレーブＣＰＵ１２が実行する制御プログ
ラムを転送し、プログラムＲＯＭ４２からスレーブＲＡ
Ｍ１４を介してＤＳＰ１３のプログラムメモリ１３ｃに
演算部１３ｂにおけるアルゴリズムを規定して楽音信号
を合成するためのＤＳＰプログラムを転送し、波形ＲＯ
Ｍ４４からＤＳＰ−ＲＡＭ１５に波形データを転送し、
ボイスパラメータVOICE-PMT1〜VOICE-PMTn（スレーブエ
レメント制御データSLV-ELM ）をスレーブＲＡＭ１４及
びＤＳＰ−ＲＡＭ１５に転送するようにしている。そし
て、マスタＣＰＵ４１からの発音開始及び停止の指示に
より、各スレーブＣＰＵ１２がＤＳＰ１３に楽音信号の
合成開始及び停止を指示し、ＤＳＰ１３の演算部１３ｂ
が、プログラムメモリ１３ｃに記憶したＤＳＰプログラ
ムにしたがったアルゴリズムにより、波形データWVA及
びスレーブエレメント制御データSLV-ELMに基づく楽音
信号を合成する。
信号を合成するためのボイスユニット１０−１〜１０−
１６をバスコントローラ２０を介してバス３０にそれぞ
れ接続するとともに、同バス３０にマスタＣＰＵ４１、
プログラムＲＯＭ４２、ＲＡＭ４３、波形ＲＯＭ４４を
接続するようにしてなる。ボイスユニット１０−１〜１
０−１６を、スレーブＣＰＵ１２、演算部１３ｂ及びプ
ログラムメモリ１３ｃからなるＤＳＰ１３、スレーブＲ
ＡＭ１４、並びにＤＳＰ−ＲＡＭ１５で構成し、マスタ
ＣＰＵ４１（及び各スレーブＣＰＵ１２）のプログラム
処理により、プログラムグラムＲＯＭ４２からスレーブ
ＲＡＭ１４にスレーブＣＰＵ１２が実行する制御プログ
ラムを転送し、プログラムＲＯＭ４２からスレーブＲＡ
Ｍ１４を介してＤＳＰ１３のプログラムメモリ１３ｃに
演算部１３ｂにおけるアルゴリズムを規定して楽音信号
を合成するためのＤＳＰプログラムを転送し、波形ＲＯ
Ｍ４４からＤＳＰ−ＲＡＭ１５に波形データを転送し、
ボイスパラメータVOICE-PMT1〜VOICE-PMTn（スレーブエ
レメント制御データSLV-ELM ）をスレーブＲＡＭ１４及
びＤＳＰ−ＲＡＭ１５に転送するようにしている。そし
て、マスタＣＰＵ４１からの発音開始及び停止の指示に
より、各スレーブＣＰＵ１２がＤＳＰ１３に楽音信号の
合成開始及び停止を指示し、ＤＳＰ１３の演算部１３ｂ
が、プログラムメモリ１３ｃに記憶したＤＳＰプログラ
ムにしたがったアルゴリズムにより、波形データWVA及
びスレーブエレメント制御データSLV-ELMに基づく楽音
信号を合成する。
【００４５】このように、上記実施例によれば、マスタ
ＣＰＵ４１、プログラムＲＯＭ４２、ＲＡＭ４３及び波
形ＲＯＭ４４で主制御回路部を構成し、主制御回路部が
楽音信号を合成するための制御プログラムとしてのＤＳ
Ｐプログラム、制御データとしてのボイスパラメータVO
ICE-PMT1〜VOICE-PMTn（スレーブエレメント制御データ
SLV-ELM）及び波形データWVAをバス３０を介して複数の
ボイスユニット１０−１〜１０−１６に出力する。ボイ
スユニット１０−１〜１０−１６においては、ＤＳＰ１
３のプログラムメモリ１３ｃ、スレーブＲＡＭ１４及び
ＤＳＰ−ＲＡＭ１５の一部で構成する副記憶手段がスレ
ーブプログラム、ＤＳＰプログラム、スレーブエレメン
ト制御データSLV-ELM及び波形データWVAを記憶し、スレ
ーブプログラムを実行するスレーブＣＰＵ１２の制御の
基に、ＤＳＰ１３の演算部１３ｂ及びＤＳＰ−ＲＡＭ１
５の一部で構成する合成手段が楽音合成用のＤＳＰプロ
グラムを実行して同記憶されたスレーブエレメント制御
データSLV-ELM 及び波形データWVAにより規定される楽
音信号を合成する。
ＣＰＵ４１、プログラムＲＯＭ４２、ＲＡＭ４３及び波
形ＲＯＭ４４で主制御回路部を構成し、主制御回路部が
楽音信号を合成するための制御プログラムとしてのＤＳ
Ｐプログラム、制御データとしてのボイスパラメータVO
ICE-PMT1〜VOICE-PMTn（スレーブエレメント制御データ
SLV-ELM）及び波形データWVAをバス３０を介して複数の
ボイスユニット１０−１〜１０−１６に出力する。ボイ
スユニット１０−１〜１０−１６においては、ＤＳＰ１
３のプログラムメモリ１３ｃ、スレーブＲＡＭ１４及び
ＤＳＰ−ＲＡＭ１５の一部で構成する副記憶手段がスレ
ーブプログラム、ＤＳＰプログラム、スレーブエレメン
ト制御データSLV-ELM及び波形データWVAを記憶し、スレ
ーブプログラムを実行するスレーブＣＰＵ１２の制御の
基に、ＤＳＰ１３の演算部１３ｂ及びＤＳＰ−ＲＡＭ１
５の一部で構成する合成手段が楽音合成用のＤＳＰプロ
グラムを実行して同記憶されたスレーブエレメント制御
データSLV-ELM 及び波形データWVAにより規定される楽
音信号を合成する。
【００４６】なお、上記実施例においては、ＲＡＭ４３
に記憶された各ボイスパラメータVOICE-PMT1〜VOICE-PT
Mnの各制御データELM1〜ELM4をボイスユニット１０−１
〜１０−１６に配分するのみで、楽音の合成を制御する
制御プログラムとしては同一のＤＳＰプログラムをボイ
スユニット１０−１〜１０−１６に記憶させるようにし
た。しかし、プログラムＲＯＭ４２に種々の楽音合成用
のＤＳＰプログラムを記憶しておき、ボイスユニット毎
に異なるＤＳＰプログラムをボイスユニット１０−１〜
１０−１６に供給してＤＳＰ１３のプログラムメモリ１
３ｃに記憶させて、各ＤＳＰ１３にて異なる方式の楽音
合成を行わせるようにしてもよい。
に記憶された各ボイスパラメータVOICE-PMT1〜VOICE-PT
Mnの各制御データELM1〜ELM4をボイスユニット１０−１
〜１０−１６に配分するのみで、楽音の合成を制御する
制御プログラムとしては同一のＤＳＰプログラムをボイ
スユニット１０−１〜１０−１６に記憶させるようにし
た。しかし、プログラムＲＯＭ４２に種々の楽音合成用
のＤＳＰプログラムを記憶しておき、ボイスユニット毎
に異なるＤＳＰプログラムをボイスユニット１０−１〜
１０−１６に供給してＤＳＰ１３のプログラムメモリ１
３ｃに記憶させて、各ＤＳＰ１３にて異なる方式の楽音
合成を行わせるようにしてもよい。
【００４７】また、プログラムＲＯＭ４２及び波形ＲＯ
Ｍ４４をＲＡＭに置き換えて、楽音合成用のＤＳＰプロ
グラム及び波形データを操作子の操作又は磁気ディスク
５３ａからディスクドライブ５３を介した入力により変
更又は修正するようにすることもできる。
Ｍ４４をＲＡＭに置き換えて、楽音合成用のＤＳＰプロ
グラム及び波形データを操作子の操作又は磁気ディスク
５３ａからディスクドライブ５３を介した入力により変
更又は修正するようにすることもできる。
【００４８】また、上記実施例においては、マスタＣＰ
Ｕ４１がボイスユニット１０−１〜１０−１６にプログ
ラム及び制御データを転送する際には、ホールト信号HA
LT1〜HALT16によりスレーブＣＰＵ１２の作動を一旦停
止させて、同データを転送するようにしたが、スレーブ
ＣＰＵ１２の実行サイクル毎にバス３０、バスコントロ
ーラ２０及びスレーブバス１１を短時間解放させてデー
タを転送するサイクルスチールによる転送方法を採用す
るようにしてもよい。
Ｕ４１がボイスユニット１０−１〜１０−１６にプログ
ラム及び制御データを転送する際には、ホールト信号HA
LT1〜HALT16によりスレーブＣＰＵ１２の作動を一旦停
止させて、同データを転送するようにしたが、スレーブ
ＣＰＵ１２の実行サイクル毎にバス３０、バスコントロ
ーラ２０及びスレーブバス１１を短時間解放させてデー
タを転送するサイクルスチールによる転送方法を採用す
るようにしてもよい。
【００４９】また、上記実施例においてはボイスユニッ
ト１０−１〜１０−１６の異常が検出されたとき、異常
を報知することのみ行うようにしたが、図９のステップ
３０８〜３１８の処理によって設定したアライブデータ
ALIVE 中にボイスユニット１０−１〜１０−１６のいず
れかの異常を表すデータ”０”が含まれているとき、同
データ”０”のビットに対応したボイスユニットを使用
しない、すなわち押された鍵及び入力したミディーデー
タの前記異常なボイスユニットに対する割り当てを禁止
して、異常なボイスユニットにおける楽音の合成のみを
避けるようにしてもよい。
ト１０−１〜１０−１６の異常が検出されたとき、異常
を報知することのみ行うようにしたが、図９のステップ
３０８〜３１８の処理によって設定したアライブデータ
ALIVE 中にボイスユニット１０−１〜１０−１６のいず
れかの異常を表すデータ”０”が含まれているとき、同
データ”０”のビットに対応したボイスユニットを使用
しない、すなわち押された鍵及び入力したミディーデー
タの前記異常なボイスユニットに対する割り当てを禁止
して、異常なボイスユニットにおける楽音の合成のみを
避けるようにしてもよい。
【００５０】さらに、上記実施例においては、本発明を
鍵盤を有する電子楽器に適用するようにしたが、パーソ
ナルコンピュータ、ワークステーション等の拡張バスに
複数のボイスユニットをそれぞれ接続して、本発明をマ
ルチメディア用のコンピュータシステムに適用するよう
にしてもよい。
鍵盤を有する電子楽器に適用するようにしたが、パーソ
ナルコンピュータ、ワークステーション等の拡張バスに
複数のボイスユニットをそれぞれ接続して、本発明をマ
ルチメディア用のコンピュータシステムに適用するよう
にしてもよい。
【００５１】
【発明の効果】上述のように、本発明によれば、複数の
ボイスユニットの各合成手段は、主制御回路部から供給
された制御プログラムにしたがって、同供給された制御
データを用いて楽音信号を合成することになるので、す
なわち楽音信号を合成するための方式及び同合成のため
の制御パラメータが種々に変更されるので、各ボイスユ
ニットは楽音信号を自由に合成でき、多種類の音色の楽
音信号を共通のボイスユニットを用いて合成できるよう
になる。
ボイスユニットの各合成手段は、主制御回路部から供給
された制御プログラムにしたがって、同供給された制御
データを用いて楽音信号を合成することになるので、す
なわち楽音信号を合成するための方式及び同合成のため
の制御パラメータが種々に変更されるので、各ボイスユ
ニットは楽音信号を自由に合成でき、多種類の音色の楽
音信号を共通のボイスユニットを用いて合成できるよう
になる。
【図１】 本発明の一実施例を示す楽音信号発生装置を
採用した電子楽器の全体ブロック図である。
採用した電子楽器の全体ブロック図である。
【図２】 図１のボイスユニット及びバスコントローラ
の詳細を示すブロック図である。
の詳細を示すブロック図である。
【図３】 図１のマスタＣＰＵ及び図２のスレーブＣＰ
Ｕのためのアドレスマップである。
Ｕのためのアドレスマップである。
【図４】 図１のマスタＣＰＵ用のＲＡＭのメモリマッ
プである。
プである。
【図５】 図１の波形ＲＯＭのメモリマップである。
【図６】 図２のＤＳＰ−ＲＡＭのメモリマップであ
る。
る。
【図７】 図１のマスタＣＰＵにて実行されるマスタプ
ログラムのフローチャートである。
ログラムのフローチャートである。
【図８】 図７のイニシャライズルーチンの詳細を示す
フローチャートである。
フローチャートである。
【図９】 図７のアライブフラグチェックルーチンの詳
細を示すフローチャートである。
細を示すフローチャートである。
【図１０】図７の音色設定処理ルーチンの詳細を示すフ
ローチャートである。
ローチャートである。
【図１１】図１０の第１データ転送処理ルーチンの詳細
を示すフローチャートである。
を示すフローチャートである。
【図１２】図１０の第２データ転送処理ルーチンの詳細
を示すフローチャートである。
を示すフローチャートである。
【図１３】図１０の第３データ転送処理ルーチンの詳細
を示すフローチャートである。
を示すフローチャートである。
【図１４】図１０の第４データ転送処理ルーチンの詳細
を示すフローチャートである。
を示すフローチャートである。
【図１５】図２のスレーブＣＰＵにて実行されるスレー
ブプログラムのフローチャートである。
ブプログラムのフローチャートである。
【図１６】図１の各ボイスユニットへのエレメント楽音
信号の振り分け状態を説明するための説明図である。
信号の振り分け状態を説明するための説明図である。
１０−１〜１０−１６…ボイスユニット、１１…スレー
ブバス、１２…スレーブＣＰＵ、１３…ディジタル信号
プロセッサ（ＤＳＰ）、１４…スレーブＲＡＭ、１５…
ＤＳＰ−ＲＡＭ、２０…バスコントローラ、２１…アド
レスデコーダ、２２…セレクトラッチ、２３…ホールト
ラッチ、２４−１〜２４−１６…３ステートバッファ、
３０…バス、４１…マスタＣＰＵ、４２…プログラムＲ
ＯＭ、４３…ＲＡＭ、４４…波形ＲＯＭ、５１…鍵スイ
ッチ回路、５２…操作子スイッチ回路。
ブバス、１２…スレーブＣＰＵ、１３…ディジタル信号
プロセッサ（ＤＳＰ）、１４…スレーブＲＡＭ、１５…
ＤＳＰ−ＲＡＭ、２０…バスコントローラ、２１…アド
レスデコーダ、２２…セレクトラッチ、２３…ホールト
ラッチ、２４−１〜２４−１６…３ステートバッファ、
３０…バス、４１…マスタＣＰＵ、４２…プログラムＲ
ＯＭ、４３…ＲＡＭ、４４…波形ＲＯＭ、５１…鍵スイ
ッチ回路、５２…操作子スイッチ回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１０Ｈ 7/02 Ｇ１０Ｋ 15/12
Claims (1)
- 【請求項１】楽音信号を合成するための制御プログラム
及び制御データをバスに出力する主制御回路部と、 前記バスにそれぞれ接続されてなり、前記出力された制
御プログラム及び制御データを記憶可能な副記憶手段
と、前記副記憶手段に記憶された制御プログラムを実行
して同記憶された制御データにより規定される楽音信号
を合成する合成手段とをそれぞれ有してなる複数のボイ
スユニットとを備えたことを特徴とする楽音信号発生装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33234393A JP3444947B2 (ja) | 1993-12-27 | 1993-12-27 | 楽音信号発生装置 |
| US08/363,714 US5604324A (en) | 1993-12-27 | 1994-12-23 | Musical tone signal generating apparatus including a plurality of voice units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33234393A JP3444947B2 (ja) | 1993-12-27 | 1993-12-27 | 楽音信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191671A true JPH07191671A (ja) | 1995-07-28 |
| JP3444947B2 JP3444947B2 (ja) | 2003-09-08 |
Family
ID=18253907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33234393A Expired - Fee Related JP3444947B2 (ja) | 1993-12-27 | 1993-12-27 | 楽音信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5604324A (ja) |
| JP (1) | JP3444947B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009086689A (ja) * | 2009-01-13 | 2009-04-23 | Kawai Musical Instr Mfg Co Ltd | 電子楽器の通信装置 |
| JP2009139778A (ja) * | 2007-12-10 | 2009-06-25 | Canon Inc | 定着装置 |
| JP2010522359A (ja) * | 2007-03-22 | 2010-07-01 | クゥアルコム・インコーポレイテッド | 電子楽器デジタルインターフェースハードウェア命令セット |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69619587T2 (de) | 1995-05-19 | 2002-10-31 | Yamaha Corp | Verfahren und Vorrichtung zur Tonerzeugung |
| DE69704886T2 (de) * | 1996-01-26 | 2002-03-28 | Yamaha Corp | Elektronisches Musiksystem zur Steuerung einer Kette von Tonerzeugern |
| JP3221314B2 (ja) * | 1996-03-05 | 2001-10-22 | ヤマハ株式会社 | 楽音合成装置及び方法 |
| US5717154A (en) * | 1996-03-25 | 1998-02-10 | Advanced Micro Devices, Inc. | Computer system and method for performing wavetable music synthesis which stores wavetable data in system memory employing a high priority I/O bus request mechanism for improved audio fidelity |
| US5841054A (en) * | 1996-04-06 | 1998-11-24 | Yamaha Corporation | Musical tone synthesizing apparatus having competibility of tone color parameters for different systems |
| US6301603B1 (en) | 1998-02-17 | 2001-10-09 | Euphonics Incorporated | Scalable audio processing on a heterogeneous processor array |
| ATE516579T1 (de) * | 1998-12-17 | 2011-07-15 | Sony Computer Entertainment Inc | Vorrichtung und verfahren zur erzeugung von musikdaten |
| JP4614131B2 (ja) * | 2005-09-14 | 2011-01-19 | カシオ計算機株式会社 | 波形発生装置および波形発生プログラム |
| JP4475323B2 (ja) * | 2007-12-14 | 2010-06-09 | カシオ計算機株式会社 | 楽音発生装置、及びプログラム |
| CN103782669A (zh) * | 2011-07-11 | 2014-05-07 | Rpt通信公司 | 移动设备扩展坞 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375919A (en) * | 1976-12-17 | 1978-07-05 | Nippon Gakki Seizo Kk | Electronic instrument |
| FR2382067A1 (fr) * | 1977-02-23 | 1978-09-22 | Thomson Csf | Dispositif de mise en memoire et de selection de jeux dans un instrument de musique et instrument comportant un tel dispositif |
| US5020410A (en) * | 1988-11-24 | 1991-06-04 | Casio Computer Co., Ltd. | Sound generation package and an electronic musical instrument connectable thereto |
| US5200564A (en) * | 1990-06-29 | 1993-04-06 | Casio Computer Co., Ltd. | Digital information processing apparatus with multiple CPUs |
| JP2684899B2 (ja) * | 1991-09-05 | 1997-12-03 | ヤマハ株式会社 | 電子楽器用音源装置 |
| JPH0675575A (ja) * | 1992-08-27 | 1994-03-18 | Kawai Musical Instr Mfg Co Ltd | 電子楽器のキーアサイナ |
-
1993
- 1993-12-27 JP JP33234393A patent/JP3444947B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-23 US US08/363,714 patent/US5604324A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010522359A (ja) * | 2007-03-22 | 2010-07-01 | クゥアルコム・インコーポレイテッド | 電子楽器デジタルインターフェースハードウェア命令セット |
| JP2013152477A (ja) * | 2007-03-22 | 2013-08-08 | Qualcomm Inc | 電子楽器デジタルインターフェースハードウェア命令セット |
| JP2009139778A (ja) * | 2007-12-10 | 2009-06-25 | Canon Inc | 定着装置 |
| JP2009086689A (ja) * | 2009-01-13 | 2009-04-23 | Kawai Musical Instr Mfg Co Ltd | 電子楽器の通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5604324A (en) | 1997-02-18 |
| JP3444947B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444947B2 (ja) | 楽音信号発生装置 | |
| JPH03192296A (ja) | 電子楽器 | |
| JPH04274498A (ja) | 自動演奏装置 | |
| JP2629891B2 (ja) | 楽音信号発生装置 | |
| JP2001265352A (ja) | 楽音信号処理装置 | |
| JP2715677B2 (ja) | 電子楽器 | |
| JP3928725B2 (ja) | 楽音信号発生装置及びレガート処理プログラム | |
| JP3407375B2 (ja) | 自動編曲装置 | |
| JP3452687B2 (ja) | 電子楽器の操作処理装置 | |
| JPH03249699A (ja) | 電子楽器のゆらぎ発生装置 | |
| JP2000293169A (ja) | 楽音生成装置 | |
| JP2616533B2 (ja) | 電子楽器 | |
| JP3561983B2 (ja) | 電子楽器 | |
| JP2596168B2 (ja) | 電子楽器 | |
| JPH0515279B2 (ja) | ||
| JPH0944157A (ja) | 信号処理装置 | |
| JP3046094B2 (ja) | 自動伴奏装置 | |
| JPS6252317B2 (ja) | ||
| JPH0926787A (ja) | 音色制御装置 | |
| JP3622558B2 (ja) | 楽音編集装置及び楽音編集処理プログラムを記録した記録媒体 | |
| JPH0675574A (ja) | 電子楽器の音色制御装置 | |
| JP3392451B2 (ja) | 電子楽器の楽音制御装置 | |
| JPH05249969A (ja) | 電子楽器 | |
| JPH0619468A (ja) | 電子楽器の自動演奏装置 | |
| JPH08185170A (ja) | 楽音発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |