JP2001265352A

JP2001265352A - 楽音信号処理装置

Info

Publication number: JP2001265352A
Application number: JP2000079462A
Authority: JP
Inventors: Kazuhisa Okamura; 和久岡村; Tetsuji Ichiki; 哲二市来
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2000-03-22
Filing date: 2000-03-22
Publication date: 2001-09-28
Anticipated expiration: 2020-03-22
Also published as: US20020043150A1; US6770806B2; JP3661556B2; US6359206B2; US20010025559A1

Abstract

(57)【要約】【課題】楽音信号をパイプライン処理する電子楽器の
消費電力を低減する。【解決手段】読出回路２０２、ＤＳＰ２０５等は、ク
ロック信号φに同期して、サンプリング周期毎に複数チ
ャンネルの楽音信号を合成／処理する。発音チャンネル
クロック制御部２３１およびＤＳＰクロック制御部２３
２は、各サンプリング周期において実際に使用されてい
ない期間だけクロック信号φをマスクするマスク信号Ｓ
a〜Ｓdを出力する。これにより、読出回路２０２、ＤＳ
Ｐ２０５の動作が停止するため、消費電力が低減され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子楽器、アミュ
ーズメント機器等、楽音を発生する装置に用いられる音
源等に関し、特に消費電力を低減させるために用いて好
適な楽音信号処理装置に関する。

【０００２】

【従来の技術】近年、電子楽器等に用いられる音源の性
能が向上し、最大発音チャンネル数や動作クロック周波
数等も増加の一途を辿っている。これは音源用ＬＳＩ等
においては、トランジスタ数が増加することと、単位時
間あたりのトランジスタのスイッチング回数が増加する
こととに他ならず、これらに比例して消費電力が増大す
ることが問題になっている。特に電池駆動の電子楽器で
は、消費電力を削減して充分な動作時間を確保すること
が望まれている。

【０００３】

【発明が解決しようとする課題】ところで、汎用パーソ
ナルコンピュータ用のＣＰＵ等においては、その時々の
処理負荷に応じてクロック周波数を増減する技術が知ら
れている。しかし、かかる技術においてはクロック回路
の構成が複雑になるという問題がある。この発明は上述
した事情に鑑みてなされたものであり、簡単な構成であ
りながら、処理負荷に応じて消費電力を低減できる楽音
信号処理装置を提供することを目的としている。

【０００４】

【課題を解決するための手段】上記課題を解決するため
本発明にあっては、下記構成を具備することを特徴とす
る。なお、括弧内は例示である。請求項１記載の構成に
あっては、クロック信号を発生するクロック回路（１
９）と、該クロック信号に同期して、複数チャンネルの
楽音信号を、これら楽音信号のサンプリング周期内で時
分割処理する処理回路（読出回路２０２、ＤＣＦ２０
６、音量制御回路２０３、ＤＳＰ２０５）と、前記サン
プリング周期に同期して生じる供給期間（図４において
マスク信号Ｓa〜Ｓdが“１”である期間）において前記
処理回路に前記クロック信号を供給し、それ以外の期間
において前記クロック信号の供給を停止するクロック制
御回路（発音チャンネルクロック制御部２３１、ＤＳＰ
クロック制御部２３２）とを具備することを特徴とす
る。さらに、請求項２記載の構成にあっては、請求項１
記載の楽音信号処理装置において、前記供給期間を予め
指定する供給期間指定手段（許容発音チャンネル数設定
部３２、許容ステップ数設定部３３、パネルスイッチ１
３）と、該供給期間内で処理可能な範囲内で前記処理回
路における処理内容を指定する処理内容指定手段（図７
のステップＳＰ３４における許容発音チャンネル数ＣＨ
Ｍによる発音チャンネル数の制限、および、図９におけ
るエフェクト指定の制限）とを有することを特徴とす
る。さらに、請求項３記載の構成にあっては、請求項１
記載の楽音信号処理装置において、前記処理回路におけ
る処理内容を指定する処理内容指定手段（第２実施形態
におけるエフェクト選択画面（図９(a)）、およびステ
ップＳＰ７４におけるチャンネル割当）と、この指定さ
れた処理内容が実行可能になるように前記供給期間を指
定する供給期間指定手段（ステップＳＰ７６，ＳＰ８
７）と、を有することを特徴とする。さらに、請求項４
記載の構成にあっては、請求項２または３記載の楽音信
号処理装置において、前記供給期間指定手段は、同時発
音すべき発音チャンネル数または信号処理に必要なプロ
グラムのステップ数に応じて前記供給期間を指定するこ
とを特徴とする。

【０００５】

【発明の実施の形態】１．第１実施形態１．１．実施形態のハードウエア構成１．１．１．全体構成まず、本発明の第１実施形態の電池駆動の電子楽器につ
いて説明する。図１は、この電子楽器の全体構成を示す
ブロック図である。この図において、符号１０はＣＰＵ
であり、バス（ＣＰＵバスライン）Ｂを介して各部を制
御する。なお、バスＢは、コントロールバス、データバ
スおよびアドレスバスを総称したものである。符号１１
はＲＯＭであり、ＣＰＵ１０において用いられる基本プ
ログラムや、各種データを記憶する。符号１２はＲＡＭ
であり、ＣＰＵ１０の制御において発生する各種のデー
タ等を一時的に記憶する。符号１３はパネルスイッチで
あり、発生すべき楽音の音色を選択するためや、各種状
態を設定するためなどのスイッチ等により構成される。
そして、このパネルスイッチ１３において設定された情
報はバスＢを介してＣＰＵ１０に供給されるようになっ
ている。符号１４は表示部であり、ＣＲＴや液晶表示パ
ネルなどから構成され、パネルスイッチ１３により入力
された情報や、現時点において設定された情報などをＣ
ＰＵ１０の制御の下、表示する。

【０００６】次に、符号１５は演奏操作子であり、鍵
盤、ピッチベンドホイール、ペダル等から構成されてい
る。鍵盤の各鍵には、それぞれキーセンサが設けられ
（図示せず）、演奏者の鍵盤に対する演奏操作を検出し
て、押鍵された鍵の音高を示すキーコードＫＣや、押鍵
・離鍵に対応して楽音の発生・消音を指示するキーオン
ＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するベロシ
ティＶＥＬなどのキー情報をバスＢを介してＣＰＵ１０
に供給する。符号１６は記憶媒体であり、ＦＤＤ（フロ
ッピィ・ディスク・ドライブユニット）や、ＨＤＤ（ハ
ード・ディスク・ドライブユニット）などが該当し、各
種のデータを記録するために用いられる。符号１９はク
ロック回路であり、電子楽器の各部にクロック信号を供
給する。符号２０はＭＩＤＩインターフェースであり、
外部のＭＩＤＩ機器との間でＭＩＤＩ信号のやりとりを
行う。２２は電池駆動による電源部である。

【０００７】さて、符号２００は音源回路であり、発音
を行なうためのチャンネルを時分割で６４チャンネル分
構築して、各発音チャンネルにおいて楽音信号を生成す
るとともに、所定のエフェクトアルゴリズムを構築し
て、エフェクトを付与する。このため、音源回路２００
は、後述するように楽音信号を生成するための回路のほ
かに、エフェクトを付与するためのＤＳＰ（ディジタル
・シグナル・プロセッサ）を内蔵している。符号２５０
は波形メモリであり、基本的な波形データを音色毎に複
数記憶する。なお、符号２６０は外部回路であって、音
源回路２００以外で楽音信号を供給するユニットや、外
部に接続されたエフェクタなどのユニットである。符号
２７０は遅延メモリであり、内蔵されたＤＳＰにおいて
用いられる。そして、音源回路２００による楽音信号
は、ＤＡ変換器１７によりアナログ信号に変換された
後、アンプやスピーカ等から構成されたサウンドシステ
ム１８により、外部に発音されるようになっている。

【０００８】１．１．２．音源回路の楽音信号系統次に、音源回路２００の楽音信号系統について図２を参
照して説明する。この図において符号２０１は制御レジ
スタ＆制御回路であり、バスＢを介したＣＰＵ１０の指
令に基づいて各部を制御するものである。読出回路２０
２は、波形メモリ２５０に記憶された波形データのう
ち、指定された音色の波形データを、キーコードＫＣで
指定された音高になるようにアドレスを操作して読み出
すものである。ＤＣＦ（デジタル・コントロール・フィ
ルタ）２０６は、読み出された波形データに対して各種
のフィルタリング処理を施す。

【０００９】音量制御回路２０３は、ＤＣＦ２０６を介
して供給された波形データを、ベロシティＶＥＬで示さ
れた音の大きさとなるようにその振幅値を制御して、エ
フェクト付与前の音源出力とする。これらの読出回路２
０２、ＤＣＦ２０６および音量制御回路２０３は、時分
割６４チャンネルで動作して、各発音チャンネルにおい
て異なる楽音信号を生成することが可能となっている。
ＣＰＵ１０は、押鍵等の発音指示が発生した時、該６４
チャンネルの１つに発音割り当てを行ない、制御レジス
タ＆制御回路２０１の割り当てたチャンネル領域に該発
音指示に応じた楽音の発生を制御する楽音制御データを
書き込む。書き込まれた楽音制御データに基づいて読出
回路２０２、音量制御回路２０３は、対応する楽音の生
成を行なう。なお、音量制御回路２０３からは、生成さ
れた各チャンネルの楽音が、各サンプリング周期毎に６
４チャンネル時分割された状態で、ミキサ２１０に対し
てそのまま出力される。

【００１０】さて、ミキサ２１０は、音量制御回路２０
３による楽音信号および外部回路２６０からの楽音信号
を入力して、所定の処理を施した後、ＤＳＰ２０５およ
び外部回路２６０に出力するものである。また、ミキサ
２１０は、ＤＳＰに対する出力のうちの任意の出力チャ
ンネルの信号をラインを通じて読出回路２０２に戻す。
読出回路２０２は、戻された信号を波形メモリのＲＡＭ
領域に新たな波形データとして書き込むことが可能であ
る。ここで、ＤＳＰ２０５は、前述したように、楽音信
号にエフェクトを付与するためのものであり、このエフ
ェクト処理結果の出力の一部である４チャンネル分の楽
音信号が図１におけるＤＡ変換器１７に供給されて、こ
の電子楽器の最終的な出力となる。なお、電子楽器の出
力がＤＳＰ２０５の出力としている理由は、この電子楽
器における出力の最終段をイコライザとしているためで
あって、このイコライザを、ＤＳＰ２０５において構築
されるエフェクトブロックの１つとしているからであ
る。

【００１１】ここで、ＤＳＰ２０５における演算方法に
ついて簡単に説明しておく。まず、ＤＳＰ２０５には、
マイクロプログラムが記憶されるプログラムメモリが設
けられている（図示せず）。本実施形態においては、マ
イクロプログラムの最大ステップ数は１０２４であり、
処理対象となる波形データの入力チャンネルの最大数は
１６であり、処理結果の波形データの出力チャンネルの
最大数も１６であることとする。ここで、ＤＳＰ２０５
における「チャンネル（入力チャンネル、出力チャンネ
ル）」とは、読出回路２０２〜音量制御回路２０３にお
ける「チャンネル（発音チャンネル）」とは別異な概念
である。すなわち、発音チャンネルは、演奏操作子１５
やＭＩＤＩインターフェース２０を介してノートオンイ
ベントが供給される度に発生するものである。これに対
してＤＳＰ２０５における入力チャンネルは、ミキサ２
１０からＤＳＰ２０５へ入力する波形データ、例えば、
これらの波形データをパート（音色）毎にミキシングし
た結果を入力するためのチャンネルであり、出力チャン
ネルは、ＤＳＰ２０５で効果付与等の処理を施した波形
データをミキサ２１０に対して出力するためのチャンネ
ルである。このような時分割チャンネルの組み替えを行
う技術に関しては、例えば特開平１１−８５１５５号公
報に詳述されている。

【００１２】さて、各サンプリング周期の開始時におい
ては、ＤＳＰ２０５によってミキサ２１０のミキシング
結果（前回のサンプリング周期において、ミキサ２１０
が各入力チャンネルのために行ったミキシング処理の結
果の波形データ）が順次読み出され、ＤＳＰ２０５の内
部のレジスタに記憶される。ＤＳＰ２０５は、該レジス
タに記憶された各入力チャンネルの波形データに対し
て、マイクロプログラムに基づく信号処理をその第１ス
テップから順次実行する。その信号処理において、波形
データの長時間の遅延が必要な場合には、遅延しようと
する波形データを遅延メモリ２７０に書込むとともに、
遅延時間に対応するサンプリング周期だけ前に該遅延メ
モリ２７０に書込まれた対応する波形データを読み出す
ことにより、該遅延が実現できる。このようにして、最
大１０２４ステップのマイクロプログラムに基づく信号
処理が、最大１６入力チャンネルの波形データに対して
施され、結果として最大１６出力チャンネルの波形デー
タがミキサ２１０に出力される。また、上述したように
所定の４チャンネル分の演算結果は、最終的な楽音信号
として図１におけるＤＡ変換器１７に供給される。

【００１３】ここで、本実施形態におけるエフェクトに
ついて簡単に説明しておく。本実施形態におけるエフェ
クトは、リバーブ、コーラス、バリエーションの３ブロ
ックに大別できる。そして、それぞれのブロックにおい
て１個づつ、例えば図９(a)に示すような様々なエフェ
クトが選択できる。各エフェクトに供給する信号は、前
記１６入力チャンネルの中から自由に設定することがで
きる（複数チャンネルを一つのエフェクトに入力するこ
とも可能）。また、各エフェクト処理の結果の１ないし
複数の出力信号は、前記１６の出力チャンネルおよび前
記ＤＡ変換器１７への４チャンネルの何れかから出力す
るように設定することもできる（一つのエフェクトの出
力を複数のチャンネルへ出力することも可能）。すなわ
ち、各パートの楽音信号毎に、各エフェクトに供給する
信号レベルを設定することができ、また、エフェクト同
士を縦続接続することも可能である。その具体例につい
ては、上述した特開平１１−８５１５５号公報に詳述さ
れている。

【００１４】１．１．３．音源回路のクロック信号系統次に、音源回路２００のクロック信号系統について図３
を参照して説明する。図においてＡＮＤゲート２２１〜
２２４の一入力端には、クロック信号φが供給される。
また、ＡＮＤゲート２２１〜２２４の他入力端には、マ
スク信号Ｓa〜Ｓdが供給される。これにより、読出回路
２０２、ＤＣＦ２０６、音量制御回路２０３およびＤＳ
Ｐ２０５には、対応する各マスク信号Ｓa〜Ｓdが“１”
である期間（供給期間）にのみクロック信号φが供給さ
れる。従って、それ以外の期間にはクロック信号φが供
給されないため、これらの構成要素の動作は停止するこ
とになる。

【００１５】２３１は発音チャンネルクロック制御部で
あり、ＣＰＵ１０からチャンネル制御データを受信する
と、このデータに基づいて上記マスク信号Ｓa〜Ｓcを出
力する。ここで、チャンネル制御データとは、最大６４
発音チャンネルのうち何チャンネルが許容されるかを示
す「０」〜「６４」の数値データである。図４(a)〜(c)
においては、チャンネル制御データが「６４」、「４
８」および「３２」である場合におけるマスク信号Ｓa
〜Ｓcの波形図を示す。

【００１６】同図(a)は、全発音チャンネル（６４）が
有効であるから、マスク信号Ｓa〜Ｓcは常時“１”にな
っている。同図(b)は、４８発音チャンネルが有効であ
るから、マスク信号Ｓa〜Ｓcのデューティ比はほぼ「４
８／６４」に近い値になっている。但し、これらデュー
ティ比は、「４８／６４」よりも若干大きな値になって
いる。これは、読出回路２０２、ＤＣＦ２０６、音量制
御回路２０３がパイプライン処理を行うためであり、最
初に処理される発音チャンネルが当該パイプライン処理
の初段にとりかかってから、最後に処理される発音チャ
ンネルが当該パイプライン処理の最終段を終了するまで
の時間に対応している。例えば、１発音チャンネルに対
する処理を開始してから終了するまでの時間はサンプリ
ング周期の「１／６４」よりも長くなる。

【００１７】また、マスク信号Ｓb, Ｓcの位相はマスク
信号Ｓaよりも少しづつ後れている。これは、上記パイ
プライン処理における時間後れに対応させるためであ
る。同図(c)にあっては、３２チャンネルが有効である
から、同図(b)と同様に、マスク信号Ｓa〜Ｓcのデュー
ティ比は「３２／６４」よりも若干大きな値になってい
る。

【００１８】２３２はＤＳＰクロック制御部であり、Ｃ
ＰＵ１０からＤＳＰ制御データを受信すると、このデー
タに基づいて上記マスク信号Ｓdを出力する。ここで、
ＤＳＰ制御データとは、マイクロプログラムに許容され
るステップ数（最大１０２４）を示す「０」〜「１０２
４」の数値データである。図４(d)〜(f)においては、Ｄ
ＳＰ制御データが「１０２４」、「７６８」および「５
１２」である場合におけるマスク信号Ｓdの波形図を示
す。同図(d)は、全発音ステップ（１０２４）が有効で
あるから、マスク信号Ｓdは常時“１”になっている。
同図(e)、(f)におけるマスク信号Ｓdのデューティ比
は、ＤＳＰ２０５におけるパイプライン処理のために、
各々「７６８／１０２４」および「５１２／１０２４」
よりも若干大きな値になっている。この値は、マイクロ
プログラムの最初に処理されるステップが該パイプライ
ン処理の初段にとりかかってから、最後に処理されるス
テップが該パイプライン処理の最終段を終了するまでの
時間に対応する。

【００１９】図３に戻り、音量制御回路２０３の内部に
は各発音チャンネルにおける現在の音量レベルを記憶す
るＥＧメモリ２０３ａが設けられており、ここには、マ
スクされていないクロック信号φが供給される。これ
は、ＣＰＵ１０が必要に応じて（発音チャンネルの解放
等のため）ＥＧメモリ２０３ａを適宜参照するから、Ｃ
ＰＵ１０によって常時読出し可能な状態にしたものであ
る。また、ミキサ２１０にもマスクされていないクロッ
ク信号φが供給される。これは、ミキサ２１０が発音チ
ャンネルやマイクロプログラムのステップとは異なる時
分割動作を行っているため、チャンネル制御データやＤ
ＳＰ制御データに基づいて単純に動作を停止させること
ができないためである。

【００２０】１．２．実施形態の動作１．２．１．ノートオンイベント処理次に、本実施形態の動作を説明する。まず、電子楽器の
電源を投入すると、電子楽器の動作モードがプレイモー
ドになる。ここで、ユーザが演奏操作子１５の鍵を押下
した場合、あるいはＭＩＤＩインターフェース２０を介
してノートオン信号が供給された場合は、ノートオンイ
ベントが発生し、ＣＰＵ１０において図７に示すプログ
ラムが実行される。

【００２１】図において処理がステップＳＰ３２に進む
と、新たに生じたノートオンイベントのパートナンバ、
ノートナンバおよびベロシティが各々変数ＰＴ、ＮＮお
よびＶＥＬに代入される。次に、処理がステップＳＰ３
４に進むと、変数ＣＨＭに応じたチャンネル数の中で、
当該ノートオンイベントに対する発音チャンネルが割り
当てられる。割り当てられたチャンネル番号は変数ＡＳ
に代入される。

【００２２】ここで、変数ＣＨＭは、許容される発音チ
ャンネル数を示す変数であり、デフォルト状態では、電
子楽器の最大発音チャンネル数ＣＨＭmax（６４）に初
期設定されている。すなわち、ステップＳＰ３４におい
ては、現在発音中のチャンネルが許容発音チャンネル数
ＣＨＭよりも少ない場合には、新たなノートオンイベン
トに対して新たなチャンネルが割り当てられる。一方、
発音中のチャンネル数が許容発音チャンネル数ＣＨＭに
等しい場合は、上述したＥＧメモリ２０３ａの参照によ
り各発音チャンネルの音量レベルを取得して、そのうち
最も音量レベルの低いチャンネルを検出して解放し、そ
の解放されたチャンネルに新たなノートオンイベントが
割り当てられることになる。

【００２３】次に、処理がステップＳＰ３６に進むと、
制御レジスタ＆制御回路２０１内のチャンネル番号ＡＳ
の音源レジスタ（図示せず）に、パートナンバＰＴ、ノ
ートナンバＮＮ、ベロシティＶＥＬに応じた発音パラメ
ータが設定される。次に、処理がステップＳＰ３８に進
むと、該チャンネル番号ＡＳの音源レジスタについて、
発音開始が指示される。これにより、以後、音源回路２
００においては、当該発音チャンネルについて、読出回
路２０２、ＤＣＦ２０６および音量制御回路２０３によ
って楽音波形が合成される。合成された楽音波形には、
必要に応じてＤＳＰ２０５においてエフェクト処理が施
され、サウンドシステム１８を介して発音される。

【００２４】１．２．２．省電力設定画面の表示プレイモードにおいてユーザが所定の操作を行うと、表
示部１４に図５に示す省電力設定画面が表示される。図
において３１はＣＰＵ設定部であり、ＣＰＵ１０の動作
クロックとして「SLOW」，「MIDEUM」または「FAST」の
三候補を表示する。また、３２は許容発音チャンネル数
設定部であり、許容発音数として「３２」，「４８」，
「６４」の三候補を表示する。３３は許容ステップ数設
定部であり、ＤＳＰ２０５のマイクロプログラムの許容
ステップ数として「５１２」，「７６８」，「１０２
４」の三候補を表示する。

【００２５】（１）許容発音チャンネル数入力イベント
処理ここで、ユーザはパネルスイッチ１３を操作することに
より、各設定部における任意の候補を選択することがで
きる。ここで、許容発音チャンネル数設定部３２におい
て許容発音チャンネル数が変更された場合の処理を図６
(a)を参照し説明する。

【００２６】図において処理がステップＳＰ２に進む
と、入力された許容発音チャンネル数が変数ＣＨＭに代
入される。次に、処理がステップＳＰ４に進むと、この
許容発音チャンネル数ＣＨＭは、チャンネル制御データ
と比較して減少したか否かが判定される。ここで「Ｎ
Ｏ」と判定されると、処理はステップＳＰ８に進み、許
容発音チャンネル数ＣＨＭが新たなチャンネル制御デー
タとして音源レジスタに設定される。これにより、発音
チャンネルクロック制御部２３１にあっては、この新た
なチャンネル制御データに基づいてマスク信号Ｓa〜Ｓc
のオン／オフタイミングを設定することになる。

【００２７】一方、ステップＳＰ４において「ＮＯ」と
判定されると、処理はステップＳＰ６に進み、減少する
部分の発音チャンネルが全て消音するまで処理が待機す
る。例えば、チャンネル制御データが「６４」であっ
て、許容発音チャンネル数ＣＨＭが「４８」に変更され
た場合を例として説明する。チャンネル制御データは
「６４」であるから、第４９〜第６４発音チャンネルが
その時点で発音中である可能性がある。

【００２８】ここで、直ちにチャンネル制御データを
「４８」に設定すると、第４９〜第６４発音チャンネル
に対してクロック信号φがマスクされるから、その発音
チャンネルの音量が直ちに「０」になり、ショックノイ
ズが発生する。そこで、ステップＳＰ６においては、か
かる不具合を防止するため、オフにするチャンネルのう
ち発音中の可能性のあるチャンネル（４９〜６４）の音
量レベルを監視し、その全てが所定値（「０」と看做し
得る程度の低いレベル）以下になるまで処理を待機させ
るのである。しかる後に処理はステップＳＰ８に進むか
ら、ショックノイズを発生させることなくチャンネル制
御データを減少させることができる。

【００２９】（２）許容ステップ数入力イベント処理また、ユーザが許容ステップ数を変更した場合の処理を
図６(b)を参照し説明する。図において処理がステップ
ＳＰ１０に進むと、入力された許容ステップ数が変数Ｓ
ＴＭに代入される。次に、処理がステップＳＰ１２に進
むと、「許容ステップ数ＳＴＭがＤＳＰ制御データと比
較して減少し、かつ、一部のエフェクト処理が実行不可
能になった」か否かが判定される。ここで「ＮＯ」と判
定されると、処理はステップＳＰ２０に進み、この許容
ステップ数ＳＴＭが新たなＤＳＰ制御データとして制御
レジスタ＆制御回路２０１内の音源レジスタに設定され
る。これにより、以後、マスク信号Ｓdのオン／オフタ
イミングは、この新たなＤＳＰ制御データに基づいて設
定されることになる。

【００３０】一方、ステップＳＰ１２において「ＹＥ
Ｓ」と判定されると、処理はステップＳＰ１４に進む。
ここでは、実行不能にするエフェクト名とともに、許容
ステップ数の減少を強行するか否かの問合わせが表示部
１４に表示される。例えば、ＤＳＰ制御データが「１０
２４」であって、リバーブとして「HALL1」（ステップ
数３５０）、コーラスとして「CHORUS1」（ステップ数
３５０）、バリエーションとして「ROTARY SPEAKER」
（ステップ数３００）が、同順序でマイクロプログラム
のプログラムメモリの０番地〜１０００番地に格納され
ていたとする。

【００３１】ここで、新たに設定された許容ステップ数
ＳＴＭが「７６８」であったとすると、上記エフェクト
のうちバリエーション「ROTARY SPEAKER」を実行するこ
とは不可能になる。そこで、この場合には、「ステップ
数が足りません。バリエーションROTARY SPEAKERを削除
しますか？」とのメッセージが表示部１４に表示され、
ユーザによる指示が入力されるまで処理が待機する。そ
して、ユーザの指示が入力されると、処理はステップＳ
Ｐ１６に進む。ここでは、ユーザの指示はエフェクトの
削除を強行するものであるか否かが判定される。ここ
で、「ＮＯ」と判定されると、許容ステップ数ＳＴＭは
ＤＳＰ制御データとして反映されることなく、本ルーチ
ンの処理が終了する。

【００３２】一方、ステップＳＰ１６において「ＹＥ
Ｓ」と判定されると、処理はステップＳＰ１８に進み、
実行不能になるエフェクト（ROTARY SPEAKER）の出力が
ダンプされ（徐々に「０」にまで落とされる）、当該マ
イクロプログラムがＤＳＰ２０５のプログラムメモリか
ら削除される。しかる後に処理は上記ステップＳＰ２０
に進み、この許容ステップ数ＳＴＭが新たなＤＳＰ制御
データとして音源レジスタに設定される。

【００３３】１．２．３．エフェクト選択画面の表示（１）メニュー表示更新プレイモードにおいてユーザが所定の操作を行うと、エ
フェクトを指定／変更するためのエフェクト選択メニュ
ー表示更新ルーチン（図８(a)）が呼び出される。図に
おいて処理がステップＳＰ４２に進むと、現在のＤＳＰ
制御データにおける設定ステップ数と、実際にマイクロ
プログラムにおいて使用されているステップ数とが検出
される。次に、処理がステップＳＰ４４に進むと、両者
が減算され、ＤＳＰ制御データの設定ステップ数におけ
る空きステップ数が検出される。

【００３４】次に、処理がステップ４６に進むと、空き
ステップ数と各エフェクトの選択状態に応じて、各エフ
ェクトのメニュー（変更可能なエフェクトの候補）が決
定され、その結果が表示部１４にリスト表示される。こ
の表示内容の一例を図９(a)に示す。同図においてはリ
バーブとして「HALL2」、コーラスとして「CHORUS3」、
バリエーションとして「GATE REVERB」が選択されてい
る（反転表示されている）。そして、その他の選択され
ていない各エフェクトも表示されている。これは、現在
選択されている何れかのエフェクトに代えて、同一ブロ
ックの他のエフェクトを選択可能であることを示す。す
なわち、これは、選択状態を変更したとしても、マイク
ロプログラムの合計ステップ数はＤＳＰ制御データを超
えないことを意味する。

【００３５】（２）エフェクト選択イベント処理エフェクト選択画面（図９(a)）が表示された際に、ユ
ーザがエフェクトの選択操作を行うと、それに応じた選
択切換処理が実行される。その一例として、リバーブの
変更が指示された場合の処理を図８(b)を参照し説明す
る。図において処理がステップＳＰ５２に進むと、新た
に選択されたリバーブの番号が変数REVNに格納される。
次に、処理がステップＳＰ５４に進むと、ＤＳＰ２０５
のリバーブブロックがミュートされる。

【００３６】次に、処理がステップＳＰ５６に進むと、
ＤＳＰ２０５のマイクロプログラムメモリに、該リバー
ブ番号REVNに応じたマイクロプログラムがロードされ
る。次に、処理がステップＳＰ５８に進むと、ＤＳＰ２
０５のリバーブブロックのミュートが解除される。次
に、処理がステップＳＰ６０に進むと、エフェクト選択
メニュー表示更新ルーチン（図８(a)）が再び呼び出さ
れ、リバーブを変更したエフェクト選択画面が表示部１
４に表示される。以上、リバーブエフェクトが変更され
た場合の処理を説明したが、コーラスエフェクト、バリ
エーションエフェクトの場合にも、同様の処理が行わ
れ、表示部１４の表示内容が更新される。また、何れの
ブロックにおいても、「NO EFFECT」が選択された場
合、ステップＳＰ５６においては、当該ブロックのエフ
ェクトのマイクロプログラムが解放される。具体的に
は、当該部分がＮＯＰ（ノーオペレーション）命令で埋
められる。

【００３７】このように、ユーザは、ＤＳＰ制御データ
の許容する範囲内において、自在に各ブロックのエフェ
クトを選択／解放することが可能である。ところで、図
９(a)のエフェクト選択画面は、ＤＳＰ制御データが
「１０２４」（最大ステップ数）であることを想定して
いる。ここで、ＤＳＰ制御データがより少ない数、例え
ば「５１２」であった場合のエフェクト選択画面を同図
(b)に示す。この図においては、既にリバーブ「HALL2」
およびバリエーション「ECHO」が選択されている。そし
て、エフェクト選択画面中、リバーブブロックおよびバ
リエーションブロックにおいては、これらに代えて選択
可能な（合計ステップ数が「５１２」を超えない）エフ
ェクトがリストアップされている。但し、その種類は図
９(a)の場合と比較して少なくなっている。これは、比
較的ステップ数の少ないエフェクトしかロードできない
ためである。

【００３８】また、コーラスブロックについては、「NO
EFFECT」のみが表示されている。これは、既にリバー
ブおよびバリエーションエフェクトが設定されているた
め、何れのコーラスエフェクトも追加できる余地が無い
ことを示す。但し、仮にリバーブまたはバリエーション
の何れかを「NO EFFECT」に設定すると、当該マイクロ
プログラムが解放されるから、その後の空きステップ数
にロード可能なコーラスエフェクトがエフェクト選択画
面に表示されることになる。

【００３９】２．第２実施形態次に、本発明の第２実施形態について説明する。第２実
施形態のハードウエアおよびソフトウエア構成は大略第
１実施形態と同様であるため、以下相違点のみを説明す
る。２．１．実施形態のハードウエア構成本実施形態における音源回路２００のクロック信号系統
を図１０を参照し説明する。図において２３５は発音チ
ャンネルクロック制御部であり、第１実施形態の発音チ
ャンネルクロック制御部２３１に代えて設けられてい
る。発音チャンネルクロック制御部２３５においては、
チャンネル制御データは６４ビットのデータである。

【００４０】ここで各ビットは「０」〜「６４」の発音
チャンネル番号に対応し、ビット値の“１”は発音可、
“０”は発音不可を示す。従って、そのビットパターン
によって、マスク信号Ｓa〜Ｓcが“１”になるクロック
信号φの供給期間は、１サンプリング周期内で飛び飛び
の範囲になり得る。また、２１５は自己節電型ＤＳＰで
あり、第１実施形態のＤＳＰ２０５に代えて設けられて
いる。自己節電型ＤＳＰ２１５には、クロック信号φが
マスクされることなく、そのまま供給される。

【００４１】自己節電型ＤＳＰ２１５の構成を図１１を
参照し説明する。図において５２はカウンタであり、１
サンプリング周期毎にリセットされつつ、クロック信号
φをカウントする。このカウント結果は、マイクロプロ
グラムメモリ５４に対して読出しアドレスとして供給さ
れる。５６は命令解釈部であり、マイクロプログラムメ
モリ５４から読み出された命令コードを解釈し、演算部
６２に対して各種の演算を実行させる。本実施形態にお
いては、命令コードセットの中に「クロック・オン」お
よび「クロック・オフ」という特殊な命令が設けられて
いる。

【００４２】命令解釈部５６は、クロック・オン命令を
検出するとＲＳフリップフロップ５８をセットし、クロ
ック・オフ命令を検出するとＲＳフリップフロップ５８
をリセットする。６０はＡＮＤゲートであり、ＲＳフリ
ップフロップ５８の出力信号Ｑとクロック信号φとのＡ
ＮＤ演算結果を、演算部６２にクロック信号として供給
する。従って、命令解釈部５６において一旦クロック・
オフ命令が検出されると、次にクロック・オン命令が検
出されるまで演算部６２にクロック信号が供給されない
から、演算部６２の動作は停止し、その期間の消費電力
が削減される。

【００４３】２．２．実施形態の動作２．２．１．ノートオンイベント処理本実施形態においては、ノートオンイベントが発生する
と、図７のルーチンに代えて図１２(a)のルーチンが実
行される。図において処理がステップＳＰ７２に進む
と、新たに生じたノートオンイベントのパートナンバ、
ノートナンバおよびベロシティが各々変数ＰＴ、ＮＮお
よびＶＥＬに代入される。次に、処理がステップＳＰ７
４に進むと、全６４チャンネルの中の何れかが該ノート
オンイベントに対して割り当てられる。

【００４４】ここで、割当の規則について説明してお
く。まず、全６４チャンネルが全て発音中である場合
（所定値以上の音量レベルを有する場合）は、その中で
最も音量レベルの低い発音チャンネルが解放され、その
解放された発音チャンネルに該ノートオンイベントが割
り当てられる。一方、レベルが該所定値未満である発音
チャンネルが複数存在する場合は、その中でチャンネル
番号が最も小さい発音チャンネルが割り当てられる。先
に述べたように、読出回路２０２、ＤＣＦ２０６、音量
制御回路２０３がパイプライン処理を行うため、１発音
チャンネルに対する処理を開始してから終了するまでの
時間はサンプリング周期の「１／６４」よりも長くな
る。そこで、なるべくチャンネル番号が小さい発音チャ
ンネルを割り当てることによって各発音チャンネルの処
理を時間軸上で重複させ、マスク信号Ｓa〜Ｓcのデュー
ティ比を下げようとしたものである。

【００４５】次に、処理がステップＳＰ７６に進むと、
第１実施形態と同様に、制御レジスタ＆制御回路２０１
内のチャンネル番号ＡＳの音源レジスタ（図示せず）
に、パートナンバＰＴ、ノートナンバＮＮ、ベロシティ
ＶＥＬに応じた発音パラメータが設定される。その際、
チャンネル制御データの第ＡＳビットが“１”に設定さ
れる。次に、処理がステップＳＰ７８に進むと、該チャ
ンネル番号ＡＳの音源レジスタについて、発音開始が指
示される。これにより、以後、音源回路２００において
は、当該発音チャンネルについて楽音波形が合成され
る。合成された楽音波形は、必要に応じてエフェクト処
理が施され、サウンドシステム１８を介して発音され
る。

【００４６】２．２．２．タイマ割込み処理本実施形態においては、ＣＰＵ１０に対して所定時間
（例えば１秒）毎にタイマ割込みが発生し、その際に図
１２(c)のタイマ割込み処理ルーチンが実行される。図
において処理がステップＳＰ９５に進むと、ＥＧメモリ
２０３ａの内容がサーチされ、音量レベルが所定値未満
の発音チャンネルについて、チャンネル制御データの対
応するビットが“０”に設定される。

【００４７】２．２．３．省電力設定画面の表示プレイモードにおいてユーザが所定の操作を行うと、本
実施形態においても省電力設定画面が表示される。但
し、本実施形態においては、ＣＰＵ設定部３１しか表示
部１４に表示されない。このため、第１実施形態におけ
る図６(a)，(b)に対応する処理は存在しない。

【００４８】２．２．４．エフェクト選択画面の表示（１）メニュー表示更新本実施形態においても、プレイモードにおいてユーザが
所定の操作を行うと、エフェクトを指定／変更するため
のエフェクト選択メニュー表示更新ルーチン（図８
(a)）が呼び出される。但し、本実施形態においては、
第１実施形態における「現在のＤＳＰ制御データにおけ
る設定ステップ数」に代えて、「最大ステップ数（１０
２４）」が用いられる。従って、表示部１４に表示され
る各エフェクトのメニューは常に図９(a)のようにな
り、同図(b)のように限定されたメニューが表示される
ことは無い。

【００４９】（２）エフェクト選択イベント処理本実施形態においても、エフェクト選択画面（図９
(a)）が表示された際に、ユーザがエフェクトの選択操
作を行うと、それに応じた選択切換処理が実行される。
その一例として、リバーブの変更が指示された場合の処
理を図１２(b)を参照し説明する。同図(b)においてステ
ップＳＰ８２〜ＳＰ８６，ＳＰ８８，ＳＰ９０の処理
は、図８(b)におけるステップＳＰ５２〜ＳＰ５６，Ｓ
Ｐ５８，ＳＰ６０の処理と同様である。但し、本実施形
態においては、ステップＳＰ８７の処理が設けられてい
る点で第１実施形態と異なる。

【００５０】ステップＳＰ８７においては、先のステッ
プＳＰ８６においてロードまたは解放されたマイクロプ
ログラムについて、所定ステップ数以上の非動作範囲
（例えばＮＯＰ命令が連続している範囲）が検索され
る。そして、かかる非動作範囲が存在すると、その先頭
のＮＯＰ命令から数ステップ後にクロック・オフ命令が
追加される。「数ステップ後」とした理由は、先頭のＮ
ＯＰ命令の直前の命令に対するパイプライン処理が完全
に終了するまで待機する必要があるためである。さら
に、同様の理由により、ステップＳＰ８７においては、
非動作範囲の終端よりも数ステップ前にクロック・オン
命令が追加される。従って、そのマイクロプログラムが
実行されると、クロック・オフ命令〜クロック・オン命
令間は演算部６２の動作は停止し、その期間の消費電力
が低減される。コーラスエフェクト、バリエーションエ
フェクトが変更／解放された場合も同様である。

【００５１】以上のように、本実施形態においては、ユ
ーザに対して発音チャンネル数や選択可能なエフェクト
に対して全く制限を課すことが無く、その時々の発音チ
ャンネルやエフェクトの状態に応じて自動的にクロック
信号φの供給を停止し、消費電力を低減することができ
る。従って、ユーザは、本来必要な音作りの作業に集中
することができる。

【００５２】３．変形例本発明は上述した実施形態に限定されるものではなく、
例えば以下のように種々の変形が可能である。（１）第１実施形態のエフェクト選択画面においては、
図９(a)，(b)に示すように、その時々の状況に応じて、
選択可能なエフェクトのみがリストアップされた。しか
し、全てのエフェクトをリストアップし、選択不可能な
エフェクトについては表示態様を変更し（例えばぼかし
表示にし）、選択できないようにしてもよい。

【００５３】（２）第１実施形態のエフェクト選択画面
においては、許容ステップ数に応じて、表示するエフェ
クトブロックの数を変更するようにしてもよい。例え
ば、許容ステップ数が「１０２４」である時は全ブロッ
クを表示し、「７６８」の時は２ブロック、「５１２」
の時は１ブロックのみを表示するとよい。許容ステップ
数が「１０２４」未満である時に表示されるブロック
は、システムの既定のブロックであってもよく、ユーザ
が選択した１または２ブロックであってもよい。

【００５４】（３）第２実施形態においては、ＣＰＵ１
０によってチャンネル制御データの各ビットの値が切り
換えられた。しかし、かかる処理は、音源回路２００内
にチャンネル監視回路を設けることにより、音源回路２
００内で実行してもよい。具体的には、チャンネル監視
回路は、ＥＧメモリ２０３ａから各発音チャンネルの音
量レベルを逐次読み出し、各音量レベルが所定値
（「０」と看做し得る程度の低い値）以上であるか否か
を判定する。そして、音量レベルが該所定値以上である
発音チャンネルについては、チャンネル制御データの対
応するビットを“１”に設定し、それ以外の発音チャン
ネルについては対応するビットを“０”に設定するとよ
い。

【００５５】但し、ボリュームペダルのような音量制御
操作子等によって一時的に音量レベルが低下している発
音チャンネルについては、判定対象から除外することが
望ましい。そこで、各チャンネル毎に、判定を除外する
か否かを示す６４ワードの除外データをチャンネル監視
回路に記憶させると好適である。すなわち、除外データ
が「１」である発音チャンネルは音量レベルの判定から
除外され、チャンネル制御データの対応ビットが“０”
になることは無い。一方、除外データが「０」である発
音チャンネルは、音量レベルに応じて対応ビットの値が
設定されることになる。

【００５６】更に、「波形メモリから読み出されるアタ
ック部＆ループ部の波形データを読み出す場合に、アタ
ック部の読み出しが終わるまで除外する」（例えば、除
外データ＝２のとき）、あるいは、「発音ｃｈがノート
オンされた後、ノートオフされるまでの期間は除外す
る」（例えば、除外データ＝３のとき）等の制御を行な
っても良い。

【００５７】（４）第２実施形態においては、マイクロ
プログラム中、ＮＯＰ命令が連続している範囲（すなわ
ちエフェクト処理のために有効に使用されていない範
囲）をＣＰＵ１０が検出し、その結果に応じてクロック
・オン／クロック・オフ命令をマイクロプログラムに追
加した。しかし、クロックのオン／オフは音源回路２０
０内で自動的に実行するようにしてもよい。例えば、図
１１において、命令解釈部５６はＮＯＰ命令が所定数連
続していることを検出すると直ちにＲＳフリップフロッ
プ５８をリセットし、その後は命令の先読みを行って所
定ステップ後にＮＯＰ命令以外の命令が存在することを
検出するとＲＳフリップフロップ５８をセットするよう
に、命令解釈部５６を構成するとよい。

【００５８】（５）近年の電子楽器用のＤＳＰは、複数
のエフェクト処理を並行して実行するマルチＤＳＰとし
て構成されている場合が多い（例えば、特開平１０−１
９８５６０号公報）。この場合、並行して実行される複
数のマイクロプログラムについて、各マイクロプログラ
ム毎に動作クロックを供給するか否かを制御する制御デ
ータを設定すると好適である。すなわち、ＤＳＰのサン
プリング毎の動作において、制御データが「供給する」
となっているマイクロプログラムの実行されている期間
は動作クロックを供給し、「供給しない」となっている
マイクロプログラムの実行期間は動作クロックを供給し
ないようにするとよい。

【００５９】（６）上記各実施形態においては、何れか
のブロックにおいて「NO EFFECT」が選択された場合、
ステップＳＰ５６においては当該ブロックのエフェクト
のマイクロプログラムがＮＯＰ命令で埋められた。しか
し、ＮＯＰ命令で埋める以外にも、様々な方法が適用で
きる。例えば、当該部分のマイクロコードを、実行され
ている他のマイクロコードに対して影響を与えないよう
に構成するとよい。また、当該部分のマイクロコードに
よるデータが、最終的に楽音信号として出力されないよ
うにしてもよい。以上の２つの方法は、マイクロコード
の当該部分について、ＤＳＰ２０５の内部レジスタや遅
延メモリ２７０への書込み動作を行わないように書込み
禁止設定することで容易に実現できる。

【００６０】４．実施態様本発明には、以下のような実施態様がある。 (１)動作クロックに基づいて動作する楽音発生装置にお
いて、複数発音チャンネルの楽音信号を時分割で発生す
る楽音生成部と、前記発音チャンネルの数を制御する制
御データを入力する制御データ入力部と、該制御データ
に基づいて、前記楽音生成部に供給される動作クロック
の一部を阻止するクロック制御部と、発音開始指示に応
じて、該発音開始指示に対応する楽音信号の発音を、前
記発音チャンネルのうち前記制御データに応じて決定さ
れる全部ないし一部の発音チャンネルの何れかに割り当
て、該割り当てた発音チャンネルにて該楽音信号の発生
を開始させる発音制御部とを有することを特徴とする楽
音発生装置。（本構成によれば、時分割で複数の発音チ
ャンネルの楽音信号を生成する楽音発生装置の省電力化
を、従来の楽音発生装置に対して簡単な構成を追加する
だけで実現できる。）

【００６１】(２)動作クロックに基づいてサンプリング
周期毎に複数ステップの動作を行う信号処理装置におい
て、信号処理を行なう信号処理部と、前記信号処理部で
実行する処理のステップ数を入力する制御データ入力部
と、該制御データに基づいて、信号処理部に供給される
動作クロックの一部を阻止するクロック制御部と、制御
データに応じて決定されるステップ数の範囲の中で、前
記信号処理部が実行するプログラムを選択し、前記信号
処理部に設定する処理プログラム選択部とを有すること
を特徴とする信号処理装置。（本構成によれば、サンプ
リング周期毎に複数ステップの動作を行う信号処理装置
の省電力化を、従来の信号処理装置に対して簡単な構成
を追加するだけで実現できる。）

【００６２】(３)動作クロックに基づいて動作する楽音
発生装置において、複数発音チャンネルの楽音信号を時
分割で発生する楽音生成部と、発音開始指示に応じて、
該発音開始指示に対応する楽音信号の発音を、前記複数
発音チャンネルの何れかに割り当て、該割り当てた発音
チャンネルにて該楽音信号の発生を開始させる発音制御
部と前記複数発音チャンネルの各々の音量レベルを検出する
音量検出部と、検出された前記各発音チャンネルの音量
レベルに基づいて、前記各発音チャンネル毎の動作クロ
ックの供給を制御する制御データを発生する制御データ
発生部と、該制御データに基づいて、動作クロックの前
記楽音生成部への供給を制御するクロック制御部とを有
することを特徴とする楽音発生装置。（本構成によれ
ば、各発音チャンネルの音量レベルに基づいて、楽音発
生部への動作クロックの供給を制御しているため、楽音
発生装置の省電力化を最大限に行うことができる。）

【００６３】(４)動作クロックに基づいてサンプリング
周期毎に複数ステップの動作を行う信号処理装置におい
て、信号処理を行う信号処理部と、前記信号処理部が実
行するプログラムを選択し、前記信号処理部に設定する
処理プログラム選択部と、該設定されたプログラムに基
づいて、該プログラム中の有効でないプログラムの範囲
を示す制御データを発生する制御データ発生部と、該制
御データに基づいて、信号処理部に供給される動作クロ
ックの一部を阻止するクロック制御部とを有することを
特徴とする信号処理装置。（本構成によれば、有効なプ
ログラムの実行されている期間に対してのみ動作クロッ
クを供給するようにしているため、信号処理装置の省電
力化を最大限に行うことができる。ここで、「有効なプ
ログラム」とは、そのプログラムに基づいて実行された
信号処理（例えばエフェクト処理）の結果が、感知可能
な音に変換されているようなプログラムである）

【００６４】

【発明の効果】以上説明したように本発明によれば、サ
ンプリング周期に同期して処理回路へのクロック信号の
供給／停止を制御できるから、簡単な構成でありなが
ら、処理負荷に応じて消費電力を低減することができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態の電子楽器のブロック
図である。

【図２】第１実施形態の音源回路２００の楽音信号系
統のブロック図である。

【図３】第１実施形態の音源回路２００のクロック信
号系統のブロック図である。

【図４】第１実施形態の発音チャンネルクロック制御
部２３１およびＤＳＰクロック制御部２３２のタイミン
グチャートである。

【図５】第１実施形態の省電力設定画面の表示例を示
す図である。

【図６】第１実施形態の省電力設定画面におけるイベ
ント処理のフローチャートである。

【図７】第１実施形態のノートオンイベント処理のフ
ローチャートである。

【図８】第１実施形態のエフェクト選択画面における
イベント処理のフローチャートである。

【図９】第１実施形態のエフェクト選択画面の表示例
を示す図である。

【図１０】第２実施形態の音源回路２００のクロック
信号系統のブロック図である。

【図１１】第２実施形態の自己節電型ＤＳＰ２１５の
ブロック図である。

【図１２】第２実施形態の処理プログラムのフローチ
ャートである。

【符号の説明】

１０……ＣＰＵ、１１……ＲＯＭ、１２……ＲＡＭ、１
３……パネルスイッチ、１４……表示部、１５……演奏
操作子、１６……記憶媒体、１７……ＤＡ変換器、１８
……サウンドシステム、１９……クロック回路、２０…
…ＭＩＤＩインターフェース、２２……電源部、３１…
…ＣＰＵ設定部、３２……許容発音チャンネル数設定
部、３３……許容ステップ数設定部、５２……カウン
タ、５４……マイクロプログラムメモリ、５６……命令
解釈部、５８……ＲＳフリップフロップ、６０……ＡＮ
Ｄゲート、６２……演算部、２００……音源回路、２０
１……制御レジスタ＆制御回路、２０２……読出回路、
２０３……音量制御回路、２０３ａ……ＥＧメモリ、２
０５……ＤＳＰ、２０６……ＤＣＦ、２１０……ミキ
サ、２１５……自己節電型ＤＳＰ、２２１〜２２４……
ＡＮＤゲート、２３１……発音チャンネルクロック制御
部、２３２……ＤＳＰクロック制御部、２３５……発音
チャンネルクロック制御部、２５０……波形メモリ、２
６０……外部回路、２７０……遅延メモリ。

Claims

【特許請求の範囲】

【請求項１】クロック信号を発生するクロック回路
と、該クロック信号に同期して、複数チャンネルの楽音信号
を、これら楽音信号のサンプリング周期内で時分割処理
する処理回路と、前記サンプリング周期に同期して生じる供給期間におい
て前記処理回路に前記クロック信号を供給し、それ以外
の期間において前記クロック信号の供給を停止するクロ
ック制御回路とを具備することを特徴とする楽音信号処
理装置。
【請求項２】前記供給期間を予め指定する供給期間指
定手段と、該供給期間内で処理可能な範囲内で前記処理回路におけ
る処理内容を指定する処理内容指定手段とを有すること
を特徴とする請求項１記載の楽音信号処理装置。
【請求項３】前記処理回路における処理内容を指定す
る処理内容指定手段と、この指定された処理内容が実行可能になるように前記供
給期間を指定する供給期間指定手段と、を有することを特徴とする請求項１記載の楽音信号処理
装置。
【請求項４】前記供給期間指定手段は、同時発音すべ
き発音チャンネル数または信号処理に必要なプログラム
のステップ数に応じて前記供給期間を指定することを特
徴とする請求項２または３記載の楽音信号処理装置。