JPH07181969A - コードセグメント置換装置及びそれを用いたリアルタイム信号処理システム並びにオーディオ処理システム - Google Patents

コードセグメント置換装置及びそれを用いたリアルタイム信号処理システム並びにオーディオ処理システム

Info

Publication number
JPH07181969A
JPH07181969A JP6159548A JP15954894A JPH07181969A JP H07181969 A JPH07181969 A JP H07181969A JP 6159548 A JP6159548 A JP 6159548A JP 15954894 A JP15954894 A JP 15954894A JP H07181969 A JPH07181969 A JP H07181969A
Authority
JP
Japan
Prior art keywords
instruction
memory
instructions
nop
code segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6159548A
Other languages
English (en)
Inventor
Jiyon Rinberisu Arekisandaa
ジョン リンベリス アレキサンダー
Watoson Buraian Jiyosefu
ワトソン ブライアン ジョセフ
Efu Otsutonii Jiyoannu
エフ． オットニー ジョアンヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KORUGU KK
Korg Inc
Original Assignee
KORUGU KK
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KORUGU KK, Korg Inc filed Critical KORUGU KK
Publication of JPH07181969A publication Critical patent/JPH07181969A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 【目的】 ボイスプログラムをＭＳＰメモリー１２ｂに
動的に割当てる際にユーザにクリックノイズ、ディレイ
や歪みも感じさせないようにする。 【構成】 動的に、かつ、リアルタイムにボイスプログ
ラムをホストメモリー１１ｂからＭＳＰメモリー１２ｂ
に動的に割当てるべくＮＯＰ制御装置５００を設ける。
そしてＮＯＰ制御装置５００は、ＭＳＰメモリー１２ｂ
においてボイスプログラムを割当てるべきロケーション
に記憶されている命令をマスクすることにより一時的に
メモリー容量を変えて実行不能にする。即ち、ホスト処
理モジュール１１のホストＣＰＵ２０は、鍵盤等により
選択されたボイスプログラムをホストメモリー１１ｂか
らＭＳＰメモリー１２ｂに動的割当てを行い、ＮＯＰ制
御装置５００によりマスクされたメモリーロケーション
に転送する。従って、ＭＳＰメモリー１２ｂ内の他のボ
イスプログラムは、ＮＯＰ制御装置５００によりマスク
されないので、動的割当ての影響を受けることなく実行
され続ける。このようにして、ユーザにクリックノイ
ズ、ディレイや歪みも感じさせないようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリアルタイム処理システ
ムに係り、詳しくは現在実行中のプログラムの処理に影
響を与えることなくリアルタイムで命令メモリーに新し
いプログラムをロードするコードセグメント置換及びそ
れを用いたリアルタイム信号処理システム並びにオーデ
ィオ処理システムに関する。
【０００２】
【従来の技術】従来、ミュージックシンセサイザーで代
表されるオーディオ処理システムでは、多種多様な楽音
合成に用いられている。この様なシステムでは、発生し
ている楽音を耳障りなディレイ等を伴うことなく、リア
ルタイムで切換えることが望まれている。そこで、ミュ
ージックシンセサイザーのアーキテクチャーとして様々
な方式が提案されている。例えば、減算合成、ウエーブ
テーブル合成、ＦＭ合成、加算合成である。これらの合
成方式の概説は、ウォーカー著、「ＫＯＲＧ ＷＡＶＥ
ＳＴＡＴＩＯＮ」ピーター エル．アレキサンダー出
版、ニューベリーパーク カリフォルニア州、１９９０
年の９ページから１２ページに記載されている。一般に
用いられるている合成方式は、仕込まれた波形に基づき
楽音を発生させるものであり、ユーザーの操作（演奏）
にリアルタイムで楽音を発生させるものである。減算合
成方式及びＦＭ合成方式における仕込まれた波形は、単
純なサイン波であったり、或は生楽器から実際に録音し
た音のテーブルデータ等であったりする。通常これらの
テーブルは、パルスコード変調（ＰＣＭ変調）によりフ
ォーマットされ、内部回路に組み込まれたメモリーに格
納されている。
【０００３】この再生技術を用いたミュージックシンセ
サイザーでは、生楽器音を基本波形として楽音合成する
ために幾つかの制限が加わる。例えば、与えられた生楽
器音の波形を用いつつ楽音を変化させるためには、新た
にＰＣＭテーブルを有したサンプリングハードウエアを
追加する必要がある。このため、ミュージックシンセサ
イザー業界は、デジタルシグナルプロセッサ（ＤＳＰ）
上で実行される楽音発生プログラムを用いた楽音合成に
動いている。しかしサンプリングを基本アーキテクチャ
とするＰＣＭ変調を用いたミュージックシンセサイザー
（ＰＣＭミュージックシンセサイザー）を改造するに
は、上述した様にハードウエア回路の追加等が必要にな
る。一方、楽音発生プログラムの制作は、ハードウエア
を改造することができない一般のユーザーであっても容
易に可能である。従って、ＤＳＰを用いたミュージック
シンセサイザー（ＤＳＰミュージックシンセサイザー）
のユーザーは、演奏する楽音の自由度をＰＣＭミュージ
ックシンセサイザーに比べて増すことが可能になる。
【０００４】一般にボイスプログラムと呼ばれる楽音合
成プログラムは、楽器、人の声等の音源を基本として計
算モデルにより構成される。従って、楽音合成プログラ
ムの作成者は、作りたい音源の計算モデルを先に決め、
その後当該モデルを実行するコンピュータプログラムを
作成することになる。楽音合成プログラムの例として
は、米国特許Ｎｏ．４，９８４，２７６におけるジュリ
アス．Ｏ．スミスによる”ＤＩＧＩＴＡＬ ＰＲＯＣＥ
ＳＳＩＮＧ ＵＳＩＮＧ ＷＡＶＥＧＵＩＤＥＮＥＴＷ
ＯＲＫＳ”がある。ミュージックシンセサイザーには、
多数のボイスプログラムが記憶されており、その一部の
ボイスプログラムをリアルタイムで実行するには、所定
のボイスプログラムが選択されなければならず、かつ、
出力に耳障りな音を発生させることなく当該ボイスプロ
グラムを実行しなければならない。このことはボイスプ
ログラムのロードに際し、ディレイ等を伴うことなく実
行できなければならないことを意味している。
【０００５】
【発明が解決しようとする課題】上述した従来の技術に
おいて、リアルタイムでボイスプログラム（以下、適宜
プログラムと略記する）を実行するには、ＤＳＰの命令
を記憶しているＲＡＭに当該プログラムを予めロードし
ておく必要がある。何故なら、プログラムが予めロード
されていない場合には、プログラムを転送をしている
時、ディレイラインの消去操作時、テーブルの更新操作
時或は係数の初期化操作時等において耳に聞こえるクリ
ックノイズが発生する問題が生じるためである。またプ
ログラムが、予めロードされている場合でも、当該プロ
グラムの一部を書換える際に、上述した処理が必要とな
るのでクリックノイズが発生する問題がある。以上の理
由により、上述のＤＳＰ技術によるシステムは、ミュー
ジックシンセサイザーで楽音を発生させながらリアルタ
イムで別のプログラムに置換ることができなかった。従
って、ＤＳＰにおいて予めロードされていないプログラ
ムをリアルタイムで実行するミュージックシンセサイザ
ー及びリアルタイムで信号処理する装置が望まれる。
【０００６】以上のことを具体的に説明する。従来のＤ
ＳＰ技術によるシステムは、ミュージックシンセサイザ
ーで楽音を発生させながらリアルタイムで別のプログラ
ムに置換ることができなかった。これは多くのＤＳＰの
命令語長が、１命令あたり３２ビット以上を持ち、その
命令実行サイクル（命令メモリーの読みだしサイクルに
等しい）は０．１μｓｅｃ（＝１００ｎｓｅｃ）以下で
あることによる。ＤＳＰは一定のサンプリング周期毎に
２５６ワード等の一連の命令を繰り返して実行し、その
演算結果を楽音データとして出力する。これに対して、
ＤＳＰ命令を書換えるために用いられるＣＰＵのデータ
語長と書込みサイクルは、通常８〜３２ビットのデータ
を０．２〜１．０μｓｅｃに１回行える程度の速度であ
る。
【０００７】このことを図８（ａ），（ｂ）を参考にし
て説明する。同図においてＤＳＰの命令語長は８０ビッ
トで、命令実行サイクルは８１．３ｎｓｅｃ、命令数は
２５６ワード、サンプリング周期は２０．８μｓｅｃで
ある。またＣＰＵのデータ語長は１６ビットで書込みサ
イクルは２００ｎｓｅｃである。１命令につき８０ビッ
トあるＤＳＰ命令を１６ビットのデータ語長をもつＣＰ
Ｕが書換えるためには、（８０÷１６＝）５回の書込み
が必要となり、それに要する時間は２００ｎｓｅｃ×５
回＝１μｓｅｃである。ＤＳＰの命令の繰り返し周期で
あるサンプリング周期は２０．８μｓｅｃであるから、
ＣＰＵはサンプリング周期毎にＤＳＰの命令を（２０．
８÷１ ）２０命令しか置換えることができないことが
判る。従って、２０命令以上あるボイスプログラムを置
換えるには複数のサンプリング周期に渡ってＣＰＵから
の置換え操作が必要なことを意味している。ＤＳＰはサ
ンプリング周期毎に２５６ワードの命令を繰り返し実行
することは前にも述べたが、ＤＳＰのプログラムの置換
えが複数のサンプリング周期を必要とするならば、プロ
グラムが新しいものに完全に置換えられるまでの間、Ｄ
ＳＰは不完全な演算結果をサンプリング周期毎に出力す
ることなり、結果として楽音データにノイズが混入する
ことになる。
【０００８】従来、プログラム置換え時のノイズ混入を
防ぐためにいくつかの方法が提案されている。１つはプ
ログラムを置換えている間ＤＳＰの動作を止めておき、
プログラムの置換えが完了した時点でＤＳＰを再起動す
るものである。この方法ではＤＳＰの命令メモリー内に
複数チャネルの処理を行う複数のプログラムが存在して
いるときには、プログラムを１つだけ書換える際にも全
チャネルのプログラムが停止するという問題があった。
【０００９】また別の提案としては、ＤＳＰの命令メモ
リーを２組持って、１つはＤＳＰ内部の命令読みだしに
用い、もう１つをＣＰＵからのプログラム置換えに用い
る案である。この方法を使えば、ＣＰＵが一方のメモリ
ーに対してプログラムを置換えている間も、ＤＳＰはも
う一方の命令メモリーを読みだしているのでＤＳＰを止
める必要はなく、ＣＰＵが置換えを終了した時点でこの
２つのメモリーの役割をセレクタ等で切り換えてしまえ
ば、瞬時にプログラムの置換えがおこなえる。しかしこ
の方法では命令メモリー容量が２倍必要でハードウエア
規模が大きくなる欠点がある。本発明は上記に鑑みて、
ＤＳＰで実行するプログラムの置換えに際して、ＤＳＰ
の動作を停止させなくとも命令メモリー上にある複数の
プログラムの内の１つを置換えることができ、かつ少な
いハードウエアで実現可能なコードセグメント置換装置
及びそれを用いたリアルタイム信号処理システムを提供
することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、処理装置が実行する命令のセグメントを置換えてな
るコードセグメント置換装置において、前記処理装置に
接続されると共に、所定のシーケンスで前記命令を出力
する複数のメモリーロケーションを備えたメモリーシス
テムと、該メモリーシステム及び前記処理装置に接続さ
れると共に、前記命令のセグメントをストアーしている
メモリーロケーションのセットにおけるサブセットから
の命令に応じたデータを変更することで前記処理装置を
割込み禁止にするＮＯＰ制御装置と、前記メモリーシス
テム及び前記ＮＯＰ制御装置に接続されると共に、新し
い命令が命令のセグメントを置換えるべく所定のサブセ
ットに書込まれる際に通るメモリーインターフェースと
を有してなる、ことを特徴とする。
【００１１】またリアルタイム信号処理システムとして
は、所定の命令のセグメントを置換えるコードセグメン
ト置換装置を有するリアルタイム信号処理システムにお
いて、アドレス指定された多数のメモリーロケーション
を持ち、また各アドレスに対する命令のセグメントを保
持し、さらにアドレスに応答して命令のシーケンスを出
力すると共に、前記リアルタイム信号処理システムに接
続された命令メモリーと、該命令メモリーから出力され
る命令のシーケンスを識別すべくアドレスのシーケンス
を出力する命令メモリーに接続されたシーケンサーと、
前記リアルタイム信号処理システム、前記命令メモリー
及び前記シーケンサーに接続されると共に、所定のアド
レスのグループに対する命令のセグメントを置換える命
令により作動するＮＯＰ制御装置と、前記命令メモリー
及び前記ＮＯＰ制御装置に接続されて、新しい命令が所
定の命令のセグメントを置換えるべく所定のアドレスの
グループにおける命令メモリーに書込む際に通過するホ
ストインターフェースとを有してなる、ことを特徴とす
る
【００１２】さらにオーディオ処理システムとしては、
複数のオーディオプログラムを実行するオーディオ信号
処理システムにおいて、前記オーディオ信号処理システ
ムが、アドレス指定可能なメモリーロケーションのセッ
トに複数のオーディオプログラムの命令を記憶した命令
メモリーと、置換え命令に対応するメモリーのメモリー
ロケーションのセットにおけるのサブセットに記憶され
た命令の実行を置換えるメモリーに接続されたＮＯＰ制
御装置と、オーディオ信号処理システムに接続され、付
加的オーディオプログラムをストアーするホストメモリ
ー及び置換え命令を出力し、命令メモリーのメモリーロ
ケーションのセットにおけるのサブセットにホストメモ
リーから置換えしたオーディオプログラムをダウンロー
ドするのに作動するホスト処理装置を有してなる、こと
を特徴とする。
【００１３】
【作用】上記構成に基づき、メモリーロケーションのセ
ットを持ち、このメモリーロケーションから命令のシー
ケンスが出力されるメモリーを有する信号処理装置に対
する一群の命令を置換えるコードセグメント置換装置を
設ける。ＮＯＰ制御装置は、所定のサブセットを識別す
る置換え命令に応じたメモリーロケーションのセットで
ある所定のサブセットからの命令に応じて処理装置によ
って割込み禁止が書込まれ、又は命令の実行を禁止する
メモリーに接続されている。メモリーインターフェース
はメモリーと、所定のサブセットに書込まる命令を新し
い命令に置換えるＮＯＰ制御装置とに接続されている。
信号処理装置は、そのプログラムによって生成されたイ
ベントのタイミング、プログラム間の相互関係及びプロ
グラムと外部からの制御とのリアルタイムな連動といっ
たメモリー内で実行されているプログラムの間で適正な
関係を保ちながら、中断されることなくプログラムの命
令を全て実行し続ける。
【００１４】上述したように、置換え命令は置換えるべ
きメモリーロケーションのセットの所定のサブセットを
認識する識別子を有している。本発明の特徴は、この識
別子がメモリー中の所定のサブセットのスタートアドレ
ス及び当該サブセットの長さを示すカウント値により構
成されていることである。ＮＯＰ制御装置の入力は、ス
タートアドレスを保持するためのスタートレジスターと
カウント値を保持するためにカウントレジスターを有し
ている。加えて本発明は、処理装置はメモリーにおける
命令に一連のアドレスを与えるメモリーと接続されたシ
ーケンサーを有し、ＮＯＰ制御装置は、シーケンサー、
スタートレジスター及びメモリーロケーションの所定の
サブセットからのシーケンスによる割込み命令に対して
動作するカウントレジスターとに接続された置換えロジ
ックを有している。置換えロジックは、スタートアドレ
スが出力されている間、命令サイクルで開始する命令サ
イクルのカウントするためのクロック発生器に接続され
たカウンターを有している。このシーケンサーは、メモ
リーにアドレスを与える命令サイクルに応答するロジッ
クを有し、このカウンターは命令サイクルがカウント値
に等しくなるまでカウントしている間、オペレーション
しないことを示すＮＯＰフラグを出力するカウントロジ
ックを有している。置換えロジックは、ＮＯＰ命令を持
つメモリーにおける所定のサブセットの命令に一致する
シーケンスの命令によって書込みや読取りも不可能とす
るためのＮＯＰフラグに応答する回路を有する。メモリ
ーインターフェースは、メモリーにアクセスするホスト
のマネージメントのための待ち状態発生器と処理装置に
よりマネージメントされている内部レジスターを有して
いる。置換えられた命令により書込みに加えて読取りも
不能とすることにより、ホストは処理装置内のデータパ
スの競合により割込み禁止命令により禁止されていない
ので、レジスターやメモリーに自由にアクセスできる。
【００１５】本発明は、リアルタイムに複数のプログラ
ムを実行するリアルタイム処理システムとしても特徴づ
けられる。命令メモリーは当該複数のプロラムを保持
し、リアルタイム処理システムに対する一連の命令を与
えるリアルタイム処理システムに接続されている。シー
ケンサーは、命令メモリーに接続され、命令メモリーか
らの一連の命令に対応したアドレスを与えるように動作
する。ＮＯＰ制御装置は、命令メモリーに接続され、命
令に応じたアドレスの所定なグループから置換え命令を
実行する。ホストインターフェースは、命令メモリー
と、新しい命令がアドレスの所定のグループから命令の
セグメントを置換えるために命令メモリーにロードされ
る際に用いられるＮＯＰ制御装置に接続されている。ま
た本発明は、リアルタイムに複数のプログラムを実行し
て楽音を発生するオーディオ処理装置としても特徴づけ
られる。ホストの処理装置モジュールは、オーディオ処
理装置に接続されており、加えてオーディオプログラム
を記憶しているホストメモリーを有して、楽音の出力の
際に認識することができる中断を伴うことなくリアルタ
イムでホストメモリーからオーディオプログラムによっ
てメモリーのメモリーロケーションのセットの所定のサ
ブセットを上書きするように作動する。
【００１６】本発明は、キーボード、モデュレーション
制御装置及び標準的なＭＩＤＩ入力等からのリアルタイ
ムな制御信号に応じて音楽信号を発生するために非常に
高速演算することが可能な独特な能力を備えたシンセサ
イザー／オーディオ処理システムを用いたデジタル信号
処理に好適である。このシステムは、ＤＳＰを用いたミ
ュージックシンセサイザーで、ボイスプログラムがデジ
タル信号処理のアルゴリズムを変えるように要求されて
いる間でも、ボイスプログラムのリアルタイムな実行を
可能としている。
【００１７】
【実施例】実施例の詳細な説明に入る前に、ミュージッ
クシンセサイザーで代表されるオーディオ処理システム
２の処理概要を簡単に述べる。なお本発明は、例えばミ
キサー、エフェクターなどのリアルタイム信号処理シス
テムにも適用可能である。一般に信号処理装置５は、複
数の楽音の要素を組合わせることにより個性のある独立
した楽音を構成する。本発明に係る信号処理装置５にお
いても同様であり、要素の楽音はボイスプログラムとし
て予めホストメモリーに多数記憶しており、ホスト処理
モジュールの制御の下、楽音信号処理モジュールで所望
の楽音を発生するボイスプログラムとして構成されてい
る。このボイスプログラムを実行すると、予め設定され
た楽音が演奏されるが、ユーザーは鍵盤を押す等により
楽音を変えて独自の演奏を行う。
【００１８】従って、押された鍵盤等の内容により、実
行中のボイスプログラムを変更する必要がある。なお、
ボイスプログラムは多数のコードからなるので、実行中
のボイスプログラムの変更とは、その要素となっている
ボイスプログラムを変更する場合ばかりでなく、特定の
コード又はコードの集まり（コードセグメント）を置換
えることをいう。しかし、実行中のボイスプログラムの
一部を単に置換えたのでは、演奏中に置換え中のコード
も実行されることになるので楽音にクリックノイズ等が
発生してしまう。そこで本発明では、置換えるべきコー
ドが実行されない様にマスクする。これにより演奏中の
プログラムには、その部分はあたかも存在しないかの様
に処理され、コードを置換えてもクリックノイズ等の問
題が発生しない。以下これらについて詳細に説明する。
その際、「ボイスプログラム」、「コード」或は「命
令」は適宜を同意語として用いる場合がある。
【００１９】図１は本発明に係る動的ボイス割当てを行
う信号処理装置５の構成を示す概略ブロックである。図
１における信号処理装置５は、入力装置１０、ホスト処
理モジュール１１及び楽音信号処理モジュール（ＭＳＰ
モジュール）１２を有している。ホスト処理モジュール
１１は、ホストＣＰＵ２０、動的ボイス割当てのリソー
スを含む動的ボイス割当て１１ａ及び楽音の要素である
ボイスプログラムを多数記憶しているホストメモリー１
１ｂからなり、またＭＳＰモジュール１２は、ＮＯＰ制
御装置５００、動的ボイス割当てのリソースやディレイ
ラインマネージメントロジックを持つ動的ボイス割当て
１２ａ及び複数の楽音要素のボイスプログラムからなる
実行用のボイスプログラムを記憶しているＭＳＰメモリ
ー１２ｂとからなっている。
【００２０】ＭＳＰモジュール１２からのアナログ信号
の楽音データは、リアルタイムで増幅器２１により増幅
され、ライン１３を介してスピーカー１４、１５に出力
される。なお、楽音データとしてアナログ信号に限定さ
れるものではなく、ディジタル信号や他の形の信号でも
よく、さらにそれが規格化されているか否かは問わな
い。入力装置１０としては鍵盤があり、その他ライン１
６を介して入力される楽器の標準規格であるＭＩＤＩ信
号が入力可能となっている。さらにライン１７からアナ
ログ信号を入力し、これをディジタル信号に変換して用
いることも可能である。
【００２１】ホスト処理モジュール１１のホストメモリ
ー１１ｂには、複数のコードにより構成された楽音の要
素となるボイスプログラムが多数記憶され、入力装置１
０やライン１６からの入力信号に応じてＭＳＰモジュー
ル１２に当該ボイスプログラムを動的に割当てている。
動的に割当てられたボイスプログラムは、ＭＳＰメモリ
ー１２ｂに記憶され、また当該ボイスプログラムを実行
するための命令、ディレイラインマネージメントロジッ
ク、テーブル及び係数が、動的ボイス割当てのメモリー
リソースを利用して記憶されている。なおホスト処理モ
ジュール１１及びＭＳＰモジュール１２に設けられた動
的ボイス割当て１１ａ、１２ａのためのリソースは、入
力装置１０やライン１６からのＭＩＤＩ信号等に応じて
ホストメモリー１１ｂに記憶されているボイスプログラ
ムをＭＳＰメモリー１２ｂに動的に割当てたり、或は割
当ての解除を行うために用いられる。
【００２２】ＭＳＰモジュール１２は、多数のボイスプ
ログラムを同時に処理するために、データをオーディオ
レイトでデジタル出力する複数のチャネル（例えば、３
２チャネル）を持っている。そして当該チャネルからの
出力は、他のチャネルからの出力と加算され、Ｄ／Ａコ
ンバータでアナログ信号に変換されてライン１３を介し
スピーカ１４，１５に出力される。各チャネルの動作
は、ＭＳＰモジュール１２に接続されたインストラクシ
ョンメモリーに記憶されている命令により制御される。
従って新しいボイスプログラムをいずれかのチャネルに
割当てる場合には、そのボイスプログラムの命令、係
数、テーブル及びディレイラインデータをインストラク
ションメモリーに転送しなければならない。この際、割
当てが行われるボイスプログラムが使用していたディレ
イラインをクリアすると共に係数を上書きし、また既存
の命令をマスクする等の処理を行うことによりクリック
ノイズを発生させないようにしている。
【００２３】一方見方を変えれば、個々のチャネルは、
対応しているボイスプログラムの出力結果とみなすこと
が可能である。この場合例えば、３２チャネルの信号処
理装置５では、３２個のボイスプログラムがボイスプロ
グラムのグループに割当てられ、これらが所定時間で実
行されることになる。従って、動的ボイス割当てを行う
ためには、ホストメモリー１１ｂに記憶されている１つ
のボイスプログラムをＭＳＰメモリー１２ｂにリアルタ
イムで、かつ、楽音信号にクリックノイズを発生するこ
となく転送しなければならない。ここでリアルタイムと
は、入力装置１０を操作するユーザーの聴覚に対応した
ものである。即ち、例えばユーザーが任意の鍵盤を押す
ことにより、当該鍵盤に対応したボイスプログラムが選
択されてＭＳＰメモリー１２ｂに割当てられるが、この
際当該割当てによる楽音信号の遅延や歪み等をユーザー
に気付かれないように処理するという意味である。
【００２４】ＮＯＰ制御装置５００は、動的に、かつ、
リアルタイムにボイスプログラムをホストメモリー１１
ｂからＭＳＰメモリー１２ｂに割当てるのに用いられ
る。またＮＯＰ制御装置５００は、ＭＳＰメモリー１２
ｂにおいてボイスプログラムを割当てるべきロケーショ
ンに記憶されている命令をマスクすることにより一時的
にメモリー容量を変えて実行不能にする。即ち、ホスト
処理モジュール１１のホストＣＰＵ２０は、鍵盤等によ
り選択されたボイスプログラムをホストメモリー１１ｂ
からＭＳＰメモリー１２ｂに動的割当てを行い、ＮＯＰ
制御装置５００によりマスクされたメモリーロケーショ
ンに転送する。従って、ＭＳＰメモリー１２ｂ内の他の
ボイスプログラムは、ＮＯＰ制御装置５００によりマス
クされないので、動的割当ての影響を受けることなく実
行され続ける。このようにして、ユーザには楽音発生中
にいかなるディレイや歪みも感じさせることがない。
【００２５】図１に示される様にＭＳＰモジュール１２
で実行されるボイスプログラムは、ホスト処理モジュー
ル１１によってプログラミングされ、複数のＭＳＰモジ
ュール１２によるマルチティンバー楽音合成を行う。図
１における信号処理装置５の好適なアーキテクチャーを
図２に示す。ＭＳＰモジュール１２、ホストＣＰＵイン
ターフェース２００、ローカルＲＡＭインターフェイス
２０１、高速オーディオバス（ＨＳＡＢ）インターフェ
イス２０２等の特別なインターフェイスを持っている。
ホストＣＰＵインターフェース２００は、ＭＳＰモジュ
ール１２の全てのロケーションにアクセスを可能にし、
ホスト処理モジュール１１は、ＭＳＰモジュール１２内
部の全てのコンフィギュレーションレジスター、ステイ
タスレジスター及びデータレジスターに対して読込み又
は書込みが可能となっている。またＭＳＰモジュール１
２には、３２個の割込みリソースのどれが処理を要求し
ているかを判断するための少なくとも２つの割込みレジ
スターを持つ条件割込み・外部ＬＥＤインターフェイス
２０３が設けられている。
【００２６】ローカルＲＡＭインターフェイス２０１
は、１６メガワード（１ワード＝２４ビット）までのＤ
ＲＡＭをサポートし、このＤＲＡＭにはディレイライン
が割当てられる。ＨＳＡＢインターフェイス２０２は、
複数のＭＳＰモジュール１２の間で１２８チャネルのデ
ータ通信を可能にし、またより高い処理能力を実現する
ための、複数のＭＳＰモジュール１２によるアルゴリズ
ム展開が可能となっている。
【００２７】ＭＳＰモジュール１２は、２つの基本的内
部バスであるＸバス２０４及びＹバス２０５を有してい
る。主な信号処理のリソースには、２４ビット＊２４ビ
ットの乗算器と５６ビットアキュムレーター（以下、Ｍ
ＡＣ２０６と称す）及び算術論理器（以下、ＡＬＵと称
す）２０７がある。後で詳しく述べる様に、ＭＡＣ２０
６とＡＬＵ２０７は入力ラッチ、シフター、リミッタ
ー、マルチプレクサーを共有している。またＭＳＰモジ
ュール１２は、Ｘメモリー２０８及びＹメモリー２０９
の２つの内部メモリーを持ち、Ｘメモリー２０８とＹメ
モリー２０９は、それぞれ２５６ワード（１ワード＝２
４ビット）のシングルポートＳＲＡＭからなっている。
Ｘメモリー２０８はリニアにアドレス指定され、一方Ｙ
メモリー２０９はリニアとサーキュラーとにして分割ア
ドレス指定が可能となっている。ＨＳＡＢインターフェ
イス２０２は、６４ワード（１ワード＝２４ビット）の
ＳＲＡＭを有している。
【００２８】ＨＳＡＢインターフェイス２０２は、ＭＳ
Ｐモジュール１２が当該ＨＳＡＢインターフェイス２０
２の１２８チャネルのどのチャネルを使用するかを示す
マッピングレジスターを有し、ホスト処理モジュール１
１がこれをプログラムする。またＭＳＰモジュール１２
は、Ｘメモリー２０８、Ｙメモリー２０９及び外部ＲＡ
Ｍ領域に対しＲＡＭインターファース２０１を介して間
接的にアドレス指定を行う際に用いられると共に、ディ
レイラインに当該ディレイラインの長さパラメータを出
力する際にも用いられるインデックスレジスター２１０
を有している。その他ＭＳＰモジュール１２は、Ｘバス
２０４、Ｙバス２０５に接続されているノイズ発生装置
２１１及びＳ／Ｔレジスター２１２、ホストＣＰＵイン
ターフェイス２００と接続されたバスライン５０１によ
って読込み、書込み可能なマイクロコードストアー２１
３と、このマイクロコードストア２１３に接続されてい
るプリフェッチバッファー２１４を有している。さらに
ＭＳＰモジュール１２は、内蔵のクロック・タイミング
制御ブロック２１５を有している。
【００２９】ＭＡＣ２０６とＡＬＵ２０７へのデータパ
スには、Ｘバス２０４と接続されているＸ入力レジスタ
ー２１６及びＹバス２０５と接続されているＹ入力レジ
スター２１７があり、Ｘ入力レジスター２１６とＹ入力
レジスター２１７の出力は、それぞれシフター／リミッ
ター２１８，２１９に送られ、当該シフター／リミッタ
ー２１８，２１９の出力は、５入力１出力（５対１）の
マルチプレクサー２２０，２２１の入力の１つにそれぞ
れ送られる。この他、５対１のマルチプレクサー２２
０，２２１には、Ｓ／Ｔレジスター２１２、ＡＬＵ２０
７及びＭＡＣ２０６からの信号が入力する。ＭＡＣ２０
６からの信号は、シフター／リミッター２４０を介して
５対１マルチプレクサー２２０に入力され、またＡＬＵ
２０７からの信号は、シフター／リミッター２４１を介
して５対１マルチプレクサー２２１に入力される。そし
て５対１マルチプレクサー２２０，２２１からの信号
は、入力ラッチ２２３，２２４及びＡＬＵ２０７にそれ
ぞれ送られる。
【００３０】入力ラッチ２２３，２２４の出力は、ＭＡ
Ｃ２０６、ラッチ２２４、シフター２２５及びセレクタ
ー２２６に順次出力されてＭＡＣ２０６にフィードバッ
クされる。一方ラッチ２２４の下位側ビットは、ラウン
ダー２２７を介してＸバス２０４、Ｙバス２０５及びコ
ンパレーター２２８に送られる。なお、コンパレーター
２２８には、Ｓ／Ｔレジスター２１２からの信号も入力
する。ＡＬＵ２０７には、５対１マルチプレクサー２２
０，２２１からの信号の他に、Ｓ／Ｔレジスター２１２
及びインデックスレジスター２１０からの信号が入力す
る。そしてＡＬＵ２０７は、出力ライン２２９にインデ
ックス値、出力ライン２３０に論理演算結果、出力ライ
ン２３１に制御信号を出力する。出力ライン２３０に出
力された論理演算結果はラッチ２３２に送られ、ラッチ
２３２からの出力は出力ライン２３３，２３４によって
Ｘバス２０４、Ｙバス２０５に送られる。またラッチ２
３２のＸ端子からの出力は、コンパレーター２２８に送
られる。
【００３１】コンパレーター２２８からの出力信号、出
力ライン２３５を介するＭＡＣ２０６からの制御信号及
び出力ライン２３１を介するＡＬＵ２０７からの制御信
号は、条件割込み・外部ＬＥＤインターフェイス２０３
に入力される。ＭＳＰモジュール１２では、Ｘバス２０
４とＹバス２０５によりデーターストレージと処理ブロ
ック間のオペランド転送が行われる。これらのバスは論
理的には連続的なものであるが、ゲートトランジスター
によってメインレジスターバンク、ＡＬＵ、ＭＡＣバス
から、Ｉ／Ｏ機能のいくつかは分離されている。ＭＳＰ
モジュール１２等の動作タイミングは、オーディオのサ
ンプルレートにより決められ、ＭＳＰモジュール１２は
４８ＫＨｚのサンプルレートで実行する様に設計されて
いる。そして５１２ステップのマイクロコードが１サン
プル時間内で実行可能になっている。各命令サイクルで
Ｘバス２０４及びＹバス２０５を介して所定のレジスタ
にアクセスでき、かつ、ＭＡＣ２０６又はＡＬＵ２０７
どちらかの演算が可能になっている。なおＡＬＵ２０７
とＭＡＣ２０６は分離しているので、それぞれ独立して
データ処理が可能となっており、またこれらはＸバス２
０４、Ｙバス２０５及び入力マルチプレクサーを共有す
るので、ＭＡＣ２０６又はＡＬＵ２０７のいずれか一方
だけが１つの命令によりスタートする様になっている。
【００３２】マイクロコードは、レジスターブロック、
ＨＳＡＢインターフェイス２０２、ＲＡＭ等の間のデー
タの動きを制御する。マイクロコードデコーダー（不図
示）には、ノーマルデコードとスペシャルデコードがあ
り、ノーマルデコードでは、ＡＬＵ２０７又はＭＡＣ２
０６の１命令による動作と同期してＸバス２０４とＹバ
ス２０５を介していずれかのレジスターにアクセスとで
きるようになっている。スペシャルデコードは、条件割
込み・ＬＥＤインターフェース２０３に対する”ＣＯＮ
ＤＩＴＩＯＮＡＬ ＩＮＴＥＲＲＵＰＴ”と”ＬＥＤ”
のオプコードを実行する。スペシャルデコードに対する
命令が実行されると、この命令をデコードするためにイ
ンプットセレクト或はアドレスのフィールドが使用さ
れ、レジスターのアクセスは同一の命令に対しては実行
できない様になっている。
【００３３】ＡＬＵ２０７は１命令で１回の演算を行
い、ＭＡＣ２０６は２命令で１回の演算を行い、これら
は共に互いのデータを入力できる様に構成されているの
で、常に演算結果をレジスターやＲＡＭに書込む必要が
ない。書込みは、別々の命令を実行する際に行われる。
Ｘバス２０４又はＹバス２０５が、アイドル状態となる
命令は（例えば、ディレイラインコンフィグレーション
レジスターファイルへの書込み等）、インターフェイス
２００を介してホスト処理モジュール１１からアクセス
された時に用いられる。クロック、タイミング制御ブロ
ック２１５は、一般にライン５５５を介して命令の処理
サイクルを管理すると共に、マイクロコードのアドレス
を与え、現在のオペレーションモードに従ってこれを更
新する。ＭＳＰモジュール１２はホルト、単一ステップ
或はフリーラン動作が可能となっており、ホスト処理モ
ジュール１１からスタート信号を受けてもＨＳＡＢイン
ターフェイス２０２からの同期パルスを受け取るまでス
タートしないようになっている。
【００３４】ＭＳＰモジュール１２が通常動作をしてい
る際にも、ホスト処理モジュール１１は、ＲＡＭロケー
ションやＸバス２０４及びＹバス２０５をアクセスする
必要がある。しかしＲＡＭのアクセスには、ＭＳＰモジ
ュール１２の１命令以上の時間を要し、かつＭＳＰモジ
ュール１２の内部サイクルは、ホストＣＰＵ２０の処理
サイクルより短いので、ＭＳＰモジュール１２はホスト
ＣＰＵ２０がいつアクセスできるかを判断する必要があ
る。このためＭＳＰモジュール１２は、６命令分のプリ
フェッチバッファ２１４を持っている。このプリフェッ
チバッファ２１４の６命令を埋めるために、ホストＣＰ
Ｕ２０は「０」番地のマイクロコードをダウンロードし
てから”ＲＵＮ／ＨＡＬＴ”ビットを設定するまで少な
くとも２０μＳ間待つ必要がある。この時間を利用して
プリフェッチバッファ２１４は、新しい命令に更新さ
れ、そして次の同期パルスにより実行が開始される。な
おこの動作は単一ステップ動作の時も同じである。
【００３５】ＭＳＰモジュール１２のボイスプログラム
カウンター（ＰＣ）は、９ビットの同期カウンターで、
詳しくは９ビット及び８ビットの２つのカウンターであ
る。９ビットのメインカウンターは、どのマイクロコー
ドステップが実行されているかを示し、単一ステップの
実行トリガーとして用いられると共に、どの命令が実行
されているかを正確に知る必要のある場合に用いられ
る。一方、８ビットのカウンターは、プリフェッチバッ
ファ２１４に読込まれるマイクロコードＲＡＭのアドレ
スを発生する。ＭＳＰモジュール１２が停止状態の時、
ＭＳＰモジュール１２はＸバス２０４、Ｙバス２０５に
アクセスをしないので、ホストＣＰＵ２０は待つことな
くＭＳＰモジュール１２の内部レジスターにアクセスす
ることが可能になる。またホストＣＰＵ２０は、”ＲＵ
Ｎ／ＨＡＬＴ”ビット或は単一ステップを設定する前
に、全てのアクセスを終了している必要がある。このた
め例えば、ホストＤＭＡＲＡＭのアクセスが開始して、
もしＭＳＰモジュール１２の”ＲＵＮ／ＨＡＬＴ”ビッ
トがこのアクセスが終わる前に設定された場合、ＭＳＰ
モジュール１２の実行結果とＤＭＡの実行結果は不定と
なってしまう。
【００３６】またホストＣＰＵインターフェイス２００
は、ローカルＲＡＭインターフェース２０１、ＨＳＡＢ
インターフェース２０１と同様に、割込み、制御レジス
ター及びＭＳＰモジュール１２の全ての内部レジスター
を設定するための重要なインターフェイスで、このため
Ｘバス２０４、Ｙバス２０５に対してＡＬＵ２０７や他
の内部ブロックと競合する場合が生じる。そこでホスト
ＣＰＵインターフェイス２００は、現在行っているアク
セス動作が終了するまでホスト処理モジュール１１にウ
ェイトステートを挿入することが可能である。例えば、
ＡＬＵ２０７がＸメモリー２０８に書込みを行っている
時は、この書き込みが終了するまでホスト処理モジュー
ル１１にウエイトステイトが挿入されることになる。
【００３７】システム集積回路（ＳＩＣ：周知のチップ
を用いてもよい）ＳＩＣからライン５５１に出力される
一般的な制御信号は、プリフェッチバッファ２１４から
の命令により順次マイクロデコーダー５５０に入力され
る。このライン５５１に出力される制御信号には、ライ
ン５５２に出力される読込可能信号とライン５５３に出
力される書込可能信号との一組の信号が含まれ、これら
はＳＩＣに設けられているラッチやレジスター或はＲＡ
Ｍインターフェースに送られる。ＮＯＰ制御装置５００
は、ホストＣＰＵインターフェース２００と接続されて
いる。従って、マイクロコードストア２１３に記憶され
ているマイクロコードの一部を実行を禁止にする場合
は、ホストＣＰＵインターフェース２００からライン５
０２を介してその旨の命令（以下、マスキング命令と称
す）を受取ることができる。そしてマイクロコードデコ
ーダ５５０にマイクロコードが読み込まれると、マスキ
ング命令に基づき、該当するマイクロコードの実行を禁
止にすべくライン５０３を介してＮＯＰフラグをマイク
ロコードデコーダ５５０に出力する。
【００３８】より好ましい信号処理装置においては、当
該命令はＳＩＣに設けられたストレージロケーションや
メモリーアレイに対しマイクロコードデコーダ５５０か
らライン５５３に出力された書込可能信号を実行を禁止
にする。従って、ライン５０２に出力された信号により
特徴付けらた命令により、処理装置によって管理されて
いるメモリーの割当て量を変えることができない様にな
る。またＭＳＰモジュール１２において、ライン５０３
に出力されたＮＯＰフラグは、マイクロコードデコーダ
５５０内の回路によってライン５５２に出力されるべき
読込可能信号を出力できない様にする。このことはＸバ
ス２０４とＹバス２０５を介しての読込まれた該当する
命令が実行できなくなることを意味している。そこでホ
ストＣＰＵ２０は、信号処理装置の動作に影響を与える
ことなくＲＡＭにアクセスするため、ホストＣＰＵイン
ターフェース２００（ライン５５６によって示されたよ
うにマイクロコードデコーダ５５０に接続されている）
を介してＸバス２０４とＹバス２０５を利用している。
【００３９】ＲＡＭのアクセスはＳＩＣによって管理さ
れたローカルＲＡＭインターフェース２０１やインデッ
クスレジスター２１０等により行われる。これらのアク
セスは、係数、Ｉ／Ｏコンフィグレーション及びテーブ
ルといった、新しいボイスプログラムのパラメーターを
ダウンロードするの重要であり、またこのアクセスはマ
イクロコードストア２１３への命令をダウンロードしな
ければならない時に用いられる。以上のようにマイクロ
コードデコーダ５５０は、コンフィグレーション情報を
記憶し、或は制御する回路を有し、Ｘバス２０４やＹバ
ス２０５に対し障害を伴うことなく禁止にされた命令の
実行中にホストＣＰＵ２０によって更新される。
【００４０】図３はマイクロコードストア２１３内のメ
モリーロケーションのセットを示す概略的構成図であ
る。図に示される様に、例えば、マイクロコードストア
２１３のメモリーロケーションは、第１ボイスプログラ
ムＰＲＧ１を記憶している第１サブセット、第２ボイス
プログラムＰＲＧ２を記憶している第２サブセット、第
３ボイスプログラムＰＲＧ３を記憶している第３サブセ
ット、第４ボイスプログラムＰＲＧ４を記憶している第
４サブセット及び第５ボイスプログラムＰＲＧ５を記憶
している第５サブセットを有している。各サブセットに
用いられるメモリーロケーションの長さは、実行するボ
イスプログラム応じて変えることができる。しかしなが
ら、図３に説明されたように、その大きさは任意に設定
することができる。
【００４１】概念的には、インストラクションポインタ
ー３００は、マイクロコードストアー２１３の現在実行
中の命令をアドレスシングする。このインストラクショ
ンポインター３００は、マイクロコードストア２１３内
をアドレスし、ループに沿って開始点に帰還する。図２
に示す実施例において、このループは分岐せず、それ故
インストラクションポインター３００は他の命令をアド
レッシングする時間が予測でき、従って予測時間には該
当する命令が実行される。
【００４２】マイクロコードストア２１３内のマイクロ
コードを置換えるため、ＮＯＰ制御装置５００は図３に
示すようにコラム３０１に沿ってＮＯＰフラグを出力す
る。ＮＯＰ制御装置５００は、マイクロコードストア２
１３におけるメモリーロケーションの所定のサブセット
をＮＯＰのスタート値（開始値）とする。そしてインス
トラクションポインター３００が、ＮＯＰスタート値に
達するとＮＯＰフラグはコラム３０１に示されるように
なる。ＮＯＰフラグをカウントしたカウント値は命令の
数を示し、これはＮＯＰ制御装置５００に”長さ”とし
て記憶される。そしてカウントが完了すると、ＮＯＰフ
ラグはコラム３０１に示されたように解除される。
【００４３】ＮＯＰフラグが出力されていない場合は、
命令は通常通り実行され、ＮＯＰフラグが出力される
と、命令はＳＩＣからの書込可能信号を禁止にすること
によって無視される。これにより命令がレジスター値を
変えたり、ＮＯＰフラグが出力されている間に任意のレ
ジスター値を変えたり、或はローカルＲＡＭインターフ
ェース２０１を介してＲＡＭにアクセスすることができ
なくなる。加えて、読込可能信号は、Ｘバス２０４とＹ
バス２０５に接続されているメモリーロケーションにホ
ストＣＰＵ２０がアクセスすることによる、他とのＸバ
ス２０４とＹバス２０５の競合を避けるため禁止にされ
る。これはホストＣＰＵ２０に、予測できるロケーショ
ンで選択されたボイスプログラムを実行できなくした
り、予想できる結果をそのロケーションに新たな命令を
書込むことができるようにしている。例えば、もしイン
ストラクションポインター３００が置換えられているロ
ケーション内にたまたま設定されたとしても、このよう
な方法でマイクロコードストアー２１３に書込まれた命
令は早まって実行されたりしない。新しいボイスプログ
ラム全体がダウンロードされ、他の初期化機能がホスト
ＣＰＵ２０によって完了された後で、ＮＯＰ制御装置５
００は信号を受けてＮＯＰフラグを解放し、その後イン
ストラクションポインター３００は、コードの一群を置
換えて通常通り実行する。
【００４４】マイクロコードストア２１３とプリフェッ
チバッファ２１４は別々のＩ／Ｏを持つシングルポート
ＳＲＡＭにより構成されている。１ステップが４０ビッ
トで５１２ステップのマイクロコードを、１ワードが８
０ビットで２５６ワードと記憶する。マイクロコードは
現在の実行情報を持ち、３ワード（６命令）でプリフェ
ッチされ、マイクロコードデコーダ５５０によって読ま
れる。これによって、ＭＳＰモジュール１２はいつ内部
バスやＲＡＭアクセスをホストＣＰＵ２０がアクセスで
きるかを決める事ができる。ホストＣＰＵ２０は、８０
ビット長のマイクロコードをダウンロードする。これは
１ワード１６ビットの書込みを５回必要とする。ワード
の構成配置は、マイクロコードポインターレジスターで
の設定による。ここには２つのポインターがある。１つ
はシステムインテグレーションＳＩＣ（ＳＩＣ）がマイ
クロコードをダウンロードする時のもので、１つはホス
トＣＰＵ２０がマイクロコードを直接アクセスする時に
用いられる。マイクロコードはＭＳＰモジュール１２が
動作中でもホストＣＰＵ２０がメモリーロケーションを
アクセスできるように、２命令を１ワードとしてストア
ーしている。これにより、常に新しいマイクロコードを
ダウンロードできる、十分な時間を確保している。
【００４５】マイクロコードは前方向のみのダウンロー
ドが可能になっている。ＭＳＰモジュール１２におい
て、マイクロコードのダウンロードはＭＳＰモジュール
１２が停止時にも動作時にも行うことができる。ＮＯＰ
スタートとＮＯＰカウントレジスターはマイクロコード
の１部分を変更する必要があるとき、そしてＭＳＰモジ
ュール１２がマイクロコードの１部分を変更中にも動作
し続ける場合に使用される。待ち状態にある時、マイク
ロコードデコーダ５５０は、ホストＣＰＵインターフェ
ース２００におけるホスト待ち状態のための信号をライ
ン５５６に出力する。これらの信号はホストＣＰＵイン
ターフェース２００で実行する次の命令がＸバス２０４
とＹバス２０５のどちらを使用するかを示している。Ｍ
ＳＰモジュール１２が動作中であり、他のコードセグメ
ントが実行中である間、ＮＯＰ制御装置５００はホスト
処理モジュール１１にマイクロコードのある部分を置換
えることを許可する。新しいマイクロコードが割当てら
れたロケーションは、最初のアドレスロケーションを保
持するＮＯＰスタートレジスターにより決定され、当該
ロケーションのアドレスはＮＯＰカウントレジスターの
値によって決定される。
【００４６】ホスト処理装置モジュールは、ＮＯＰスタ
ート及びカウントレジスターをダウンロードし、ホスト
メモリーからマイクロコードの転送を始める命令を出力
する。ＭＳＰモジュール１２は当該ＭＳＰモジュール１
２に対するインストラクションカウンターがスタートレ
ジスターに等しくなるまでマイクロコード命令を実行し
続ける。このことはＮＯＰカウントレジスターの中身を
ＮＯＰカウンターにダウンロードさせることになる。そ
のＮＯＰカウンターはそれが「０」に達するまで命令サ
イクル毎にデクリメントされる。ＮＯＰカウンターは現
在の命令の実行を禁止にするＮＯＰフラグを出力する。
ＮＯＰフラグは、例えばＮＯＰカウンターが「０」の値
でなくても、その後の命令ごとに発生される。ホスト処
理装置モジュールはＭＳＰモジュール１２がＮＯＰサイ
クルにある間新しいマイクロコードをダウンロードす
る。そして一旦新しいマイクロコードがダウンロードさ
れると、ホスト処理装置はＮＯＰ制御装置５００のＮＯ
Ｐ機能を不能にし、新しいコードセグメントの実行を可
能にするためにＮＯＰカウントレジスターに「０」を書
込む。
【００４７】図４はＮＯＰ制御装置５００の実行を説明
するブロック図である。上述したように、ＭＳＰのクロ
ック・タイミング制御ブロック２１５は、インストラク
ションシーケンサー４００としてまとめられたロジック
を含んでいる。そのインストラクションシーケンサー４
００は８ビットのプリフェッチカウンター４０１と９ビ
ットのプログラムカウンター４０２を有する。そのプリ
フェッチカウンター４０１はマイクロコードストア２１
３にアドレスを出力する。マイクロコードストア２１３
の出力は６命令のプリフェッチキュー４０３に送られ
る。またプログラムカウンター４０２は次にデコードす
る特定のインストラクションを示す９ビットのアドレス
である。このようにしてプログラムカウンター４０２
は、インストラクションクロックによって計時され、プ
リフェッチキュー４０３も同じインストラクションクロ
ックによって計時される。またマイクロコードストア２
１３の各ロケーションは２つの命令を持つのでプリフェ
ッチカウンター４０１は２つに分割された命令クロック
によって計時される。
【００４８】プリフェッチキュウー４０３の出力は、マ
イクロコードデコーダ５５０に出力される。マイクロコ
ードデコーダ５５０は特定の命令に応じてＭＳＰの各部
へ制御信号を供給する。上述したように、その制御信号
はライン５５２に出力される読込み可能信号ＲＥ（Ｓ）
であり、またライン５５３に出力される書込可能信号Ｗ
Ｅ（Ｓ）である。また、マイクロコードデコーダ５５０
は、ホストＣＰＵインターフェース２００に次の命令が
Ｘバス２０４とＹバス２０５を使用するか否かを意味す
る待ち状態生成器４０４からの信号をライン５５６に出
力する。
【００４９】またマイクロコードデコーダ５５０は、入
力としてライン５０３からＮＯＰフラグを受取り、この
ＮＯＰフラグは、主にＮＯＰカウンター４０５によって
動作するロジックによって生成される。ＮＯＰカウンタ
ー４０５には、コンパレーター４０７の出力がライン４
０６を介して入力される。コンパレーター４０７には、
プログラムカウンター４０２の出力とＮＯＰスタートレ
ジスター４０８の出力が入力される。ＮＯＰスタートレ
ジスター４０８は９ビットの読込み／書込み可能なレジ
スターであり、ＮＯＰ命令によって無視され、また置換
えられた最初のマイクロコード命令のアドレスを含んで
いる。もしＮＯＰカウントレジスター４１０の値が
「０」に等しいならば、その時はＮＯＰ機能はディスエ
ーブルとなり、このＮＯＰレジスター４１０の値は意味
を持たなくなる。従ってＮＯＰレジスター４１０は、ホ
ストＣＰＵインターフェース２００に対していかなる待
ち状態も発生させない。ＮＯＰ制御装置５００は、ライ
ン４０９に１０ビットのデータを出力し、ＮＯＰカウン
トレジスター４１０がこの出力を制御する。ＮＯＰカウ
ントレジスター４１０は１０ビットの読込み／書込み可
能なレジスターであり、ＮＯＰ命令によって無視され、
または置換えられたマイクロコード命令の数を記憶して
いる。もしこのＮＯＰカウントレジスター４１０の値が
「０」に等しいならば、ＮＯＰ制御装置５００はディス
エーブルになるであろう。従ってＮＯＰカウントレジス
ター４１０はホストＣＰＵインターフェース２００に対
していかなる待ち状態も発生させない。
【００５０】またＮＯＰカウンター４０５は、ライン５
０３を介してＮＯＰフラグを受取るデコーダに接続され
ており、入力をカウントすることが可能になっている。
ＮＯＰカウンター４０５の出力はゼロデテクター４１１
に出力される。ゼロデテクター４１１の出力はライン５
０３にＮＯＰフラグを出力する。このようにして、ＮＯ
Ｐフラグが「０」以外の時、ＮＯＰカウンター４０５は
動作可能となる。
【００５１】プログラムカウンター４０２が、ＮＯＰス
タートレジスター４０８の値と一致するアドレスを出力
する時、ＮＯＰカウンター４０５はライン４０６を介し
ダウンロード信号を受け取る。これはＮＯＰカウントレ
ジスター４１０からの信号をＮＯＰカウンター４０５に
ダウンロードさせるようにする。この時、ＮＯＰカウン
ター４０５の出力は「０」ではなくなり、ＮＯＰフラグ
はＮＯＰカウンター４０５を動作可能にする。各命令の
クロックサイクルにおいて、ＮＯＰカウンター４０５は
１ずつデクリメントされる。ＮＯＰカウントレジスター
４１０が示す命令の数までデクリメントされた時、それ
の出力は「０」になり、ＮＯＰフラグは解除される。こ
の処理はＮＯＰカウントレジスター４１０に全て「０」
が書込まれて処理が禁止されるまでマイクロコードスト
ア２１３のアドレス空間を介するインストラクションシ
ーケンサー４００のループとして続く。
【００５２】図５は概念的に本発明に係るＮＯＰ制御装
置５００他の実施例を示したものである。マイクロコー
ドストア６１３のコードセグメントを置換えるため、ホ
スト処理モジュール１１は上述したようにＮＯＰスター
トレジスター６０４とＮＯＰカウントレジスター６０６
にアドレスを書込まれる。ＭＳＰモジュール１２はマイ
クロコードストア６１３からの命令を実行する。インス
トラクションシーケンサー６０２は命令をアクセスする
ためにバス５０１を介してマイクロコードストア６１３
にアドレスを出力し、マイクロコードストア６１３はバ
ス６１４を介してアドレスされたロケーションからセレ
クター６１５に命令を出力する。またセレクター６１５
の他の入力は、ライン６１８を介して入力されるＮＯＰ
命令である。セレクター６１５は、ライン６２３に出力
されるＮＯＰフラグによって制御され、その結果ＮＯＰ
フラグが入力されない限りバス６１４からの命令はデコ
ーダ６５０を通過する。デコーダ６５０はデコードされ
た命令を必要に応じてライン６５１にデコード信号とし
て出力する。
【００５３】マイクロコードストアー６１３の命令は、
インストラクションシーケンサー６０２により与えられ
るアドレスがスタートレジスタ６０４のアドレスと同じ
になるまで実行される。インストラクションシーケンサ
ー６０２やスタートレジスター６０４は、それぞれライ
ン６０３及びライン６０５によりコンパレータ６１０と
接続されている。これらが一致したときコンパレータ６
１０はカウンター６２０のカウント可能信号（ＣＥ）６
１１を出力する。もしカウンターレジスター６０６の値
が「０」でないならば、カウンター６２０はＮＯＰフラ
グをライン６２３に出力する。カウント値に等しい時
間、ＮＯＰ命令によってマスクされた命令の置換えに関
する他の方法は、スタートアドレスの命令に”アイドル
状態”のループに分岐させることである。ホスト処理モ
ジュール１１はバス６５２を介してホストメモリー１１
ｂ内のマイクロコードをマイクロコードストア６１３に
ダウンロードする。ローディングが完了した後、ホスト
処理モジュール１１はＮＯＰ制御装置５００をディスエ
ーブルにするためカウントレジスター６０６に「０」を
書込み、マイクロコードストア６１３の新しいマイクロ
コードセグメントの実行を可能にする。
【００５４】図６と図７は本発明に従って、ＮＯＰ制御
装置５００の他の実施例を示している。図６の実施例に
おいては、信号処理装置はインストラクションメモリー
７００、インストラクションシーケンサー７０１及びデ
コーダ７０２を有している。インストラクションメモリ
ー７００からの命令は、信号処理装置により発生し、ラ
イン７０３を介して制御信号に応じてインストラクショ
ンシーケンサー７０１によって読み込まれる。一連の命
令はライン７０４を介してデコーダ７ ２に出力され
る。デコーダ７０２は命令に応じて信号処理装置の操作
を制御するために一組の制御信号をライン７０５に出力
する。ホストシステム７０６は信号処理装置に接続さ
れ、ライン７０７を介して実行すべき特定のボイスプロ
グラムのためインストラクションメモリー７００に命令
を出力する。
【００５５】前述したように、ホストシステム７０６
は、無視されている命令のサブセットが、置換えられた
命令のボイスプログラムに含まれるインストラクション
メモリー７００における命令のサブセットの実行を信号
処理装置が無視すべく命令を出力する。このようにして
図６において、インストラクションメモリー７００は命
令の第１サブセット７０８、第２サブセット７０９、第
３サブセット７１０、第４サブセット７１１、第５サブ
セット７１２に分割されている。ある特定の命令のサブ
セット、例えば第４サブセット７１１を無視するため、
ホストシステム７０６は命令を出力する。本実施例にお
ける命令はライン７０７を介して特別な命令（ＮＯＰ
〈Ｎ〉命令と呼ばれる）を命令の第４サブセット７１１
のための第１命令のロケーションへの書込む。パラメー
ターＮは無視された命令の数を示し、図６において番号
７２０によって示されたように命令の第４サブセット７
１１内のＮ命令に一致する。ＮＯＰ〈Ｎ〉命令はデコー
ダ７０２に送られ、デコーダ７０２内のＮＯＰカウンタ
ー７１３はＮ値をダウンロードする。読込みと書込み
は、上述した様に命令の第４サブセット７１１からのＮ
命令で説明したように、デコーダ７０２によって不能に
される。この実施例において、新しいボイスプログラム
が命令の第４サブセット７１１にダウンロードされる
時、ホストシステム７０６は、図６におけるダウンロー
ド開始矢印から命令の第４サブセット７１１をその終よ
りダウンロードする。
【００５６】図７は他の実施例を示している。図７の回
路構成は図６と類似している。この実施例において、ホ
ストシステム７０６によって命令のサブセット（例えば
７１１）を無視するために出力せられた命令は、それぞ
れＮＯＰ開始のためのＮＯＰスタート、ＮＯＰ停止のた
めのＮＯＰストップと呼ばれるペアになった特別な命令
を持っている。デコーダ７０２はＮＯＰスタート命令を
受けると、デコーダ７０２内のＮＯＰステイトラッチ７
１４はセットされる。このＮＯＰステイトラッチ７１４
の状態は、デコーダ７０２がＮＯＰストップ命令を受け
るまで持続される。その後、ＮＯＰステイトラッチ７１
４はリセットされる。ＮＯＰステイトラッチ７１４がセ
ットされている間、デコーダ７０２は、上述したように
ライン７０４に出力された命令に応じて信号処理装置に
よる読込みも書込みも禁止される。
【００５７】図７の実施例において、ホストシステム７
０６からのダウンロードに必要なことは、まず第一に置
換えられるボイスプログラムの長さＮを決定すること
と、メモリーの次のロケーション（ボイスプログラムの
始点からＮ＋１にオフセットされている）にＮＯＰスト
ップ命令を書込むことです。次の処理はＮＯＰスタート
命令を、置換えさせるサブセットを第一ロケーションに
書込むことである。新しいボイスプログラムのダウンロ
ードは、図７のダウンロード開始矢印に示されるよう
に、ＮＯＰストップ命令の少なくとも一つ前のロケーシ
ョンから始まる。ダウンロードされた新しいボイスプロ
グラムの最後の命令はＮＯＰスタート命令に上書きされ
る。ＮＯＰストップ命令は、インストラクションメモリ
ー７００から後になって除去すればよい。或はインスト
ラクションメモリー７００の内部を予めいくつかのセグ
メントに仕切っておくためにＮＯＰストップ命令を配置
しておいてもよい。
【００５８】
【効果】現在実行中のコードを置換える際に、該当する
メモリーロケーションのセットをＮＯＰ装置によりマス
クし、その後マスクしたメモリーロケーション上にコー
ドの置換えを行うので実行中のコードをリアルタイムで
置換えが可能になった。これにより置換えによるクリッ
クノイズや信号の遅延等がユーザに気づかれることがな
くなった。
【図面の簡単な説明】
【図１】本発明に係る信号処理装置の概略ブロック図で
ある。
【図２】ＮＯＰ制御装置のブロック図である。
【図３】マイクロコードストアーにおけるメモリーロケ
ーションを示す図である。
【図４】図２のＮＯＰ制御装置の回路図である。
【図５】図２のＮＰＯ制御装置の他の実施例の回路図で
ある。
【図６】図２のＮＰＯ制御装置の他の実施例の回路図で
ある。
【図７】図２のＮＰＯ制御装置の他の実施例の回路図で
ある。
【図８】従来技術におけるＤＳＰ及びＣＰＵでの処理時
間を説明する図で、（ａ）はＤＳＰ及びＣＰＵのサイク
ル時間のタイミングを示し、（ｂ）は処理信号のビット
数に着目したブロック図である。
【符号の説明】
２ オーディオ処理システム ５ 信号処理装置 １０ 入力装置 １１ ホスト処理モジュール １１ａ 動的ボイス割り当て １１ｂ ホストメモリ １２ 楽音信号処理モジュール（ＭＳＰモジュール） １２ａ 動的ボイス割り当て １２ｂ ＭＳＰメモリ ２０ ホストＣＰＵ ２００ ホストＣＰＵインターフェース ２０１ ローカルＲＡＭインターフェース ２０２ ＨＳＡＢインターフェイス ２０３ 条件割込み・外部ＬＥＤインターフェイス ２０４ Ｘバス ２０５ Ｙバス ２０６ ＭＡＣ ２０７ ＡＬＵ ２０８ Ｘメモリー ２０９ Ｙメモリー ２１０ インデックスレジスター ２１１ ノイズ発生装置 ２１２ Ｓ／Ｔレジスター ２１３ マイクロコードストアー ２１４ プリフェッチバッファー ２１５ クロック・タイミング制御ブロック ２１６ Ｘ入力レジスター ２１７ Ｙ入力レジスター ２１８ シフター／リミッター ２１９ シフター／リミッター ２２０ マルチプレクサー ２２１ マルチプレクサー ２２３ 入力ラッチ ２２４ 入力ラッチ ２２５ シフター ２２６ セレクター ２２７ ラウンダー ２２８ コンパレーター ２２９ 出力ライン ２３０ 出力ライン ２３１ 出力ライン ２３２ ラッチ ２３３ 出力ライン ２３４ 出力ライン ２３５ 出力ライン ２４０ シフター／リミッター ２４１ シフター／リミッター ３００ インストラクションポインタ− ３０１ コラム ４００ インストラクションシ−ケンサ− ４０１ プリフェッチカウンタ− ４０２ プログラムカウンタ− ４０３ プリフェッチキュ− ４０４ 待ち状態生成器 ４０５ ＮＯＰカウンタ− ４０６ ライン ４０７ コンパレ−タ− ４０８ ＮＯＰスタ−トレジスタ− ４０９ ライン ４１０ ＮＯＰカウントレジスタ− ４１１ ゼロデテクタ− ５００ ＮＯＰ制御装置 ５０１ バス ５０２ ライン ５０３ ライン ５５０ マイクロコードデコ−ダ− ５５１ ライン ５５２ ライン ５５３ ライン ５５６ ライン ６０２ インストラクションシ−ケンサ− ６０４ ＮＯＰスタ−トレジスタ− ６０６ ＮＯＰカウントレジスタ− ６１３ マイクロコ−ドストア ６１４ バス ６１５ セレクタ− ６１８ ライン ６２３ ライン ６５０ デコ−ダ− ６５１ ライン ６５２ バス ７００ インストラクションメモリ ７０１ インストラクションシ−ケンサ− ７０２ デコ−ダ− ７０３ ライン ７０４ ライン ７０６ ホストシステム ７０７ ライン ７０８ 第１サブセット ７０９ 第２サブセット ７１０ 第３サブセット ７１１ 第４サブセット ７１２ 第５サブセット ７１４ ＮＯＰステイトラッチ
フロントページの続き (72)発明者 ジョアンヌ エフ． オットニー アメリカ合衆国、カリフォーニア州 94024、サンタ クララ、ロス アルトス、 ベリー アベニュー 710

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 処理装置が実行する命令のセグメントを
    置換えてなるコードセグメント置換装置において、 前記処理装置に接続されると共に、所定のシーケンスで
    前記命令を出力する複数のメモリーロケーションを備え
    たメモリーシステムと、 該メモリーシステム及び前記処理装置に接続されると共
    に、前記命令のセグメントをストアーしているメモリー
    ロケーションのセットにおけるサブセットからの命令に
    応じたデータを変更することで前記処理装置を割込み禁
    止にするＮＯＰ制御装置と、 前記メモリーシステム及び前記ＮＯＰ制御装置に接続さ
    れると共に、新しい命令が命令のセグメントを置換える
    べく所定のサブセットに書込まれる際に通るメモリーイ
    ンターフェースとを有してなる、 ことを特徴とするコードセグメント置換装置。
  2. 【請求項２】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーを有し、 前記ＮＯＰ制御装置が、所定のサブセットからの命令に
    応じて、前記処理装置による実行結果の書込みを禁止す
    る前記デコーダーに接続された回路を有してなる、 請求項１記載のコードセグメント置換装置及びそれを用
    いたリアルタイム信号処理システム並びにオーディオ処
    理システム。
  3. 【請求項３】 前記デコーダーが、所定のシーケンスの
    命令に応じてデータの読込みを制御し、かつ、 前記ＮＯＰ制御装置が、所定のサブセットからの命令に
    対応してデータの読込を禁止する前記デコーダーに接続
    された回路を有してなる、 請求項２記載のコードセグメント置換装置
  4. 【請求項４】 前記ＮＯＰ制御装置が、所定のシーケン
    スの命令を受信すると共に、ノンオペレーション命令
    （ＮＯＰ命令）を持つメモリーロケーションのセットに
    おけるサブセットからの前記置換え命令により作動する
    回路を有してなる、 請求項１記載のコードセグメント置換装置。
  5. 【請求項５】 前記ＮＯＰ制御装置の出力する前記コマ
    ンドが、メモリーロケーションのセットにおけるのサブ
    セットを認識する識別子を有してなる、 請求項１記載のコードセグメント置換装置。
  6. 【請求項６】 前記識別子が、前記メモリーの所定のサ
    ブセットのスタートアドレス及び、所定のサブセットの
    長さを示すカウント値を有して、スタートアドレスを保
    持するためにスタートレジスターと、カウント値を保持
    するためにカウントレジスターに入力されてなる、 請求項５記載のコードセグメント置換装置。
  7. 【請求項７】 前記メモリーシステムが、メモリーロケ
    ーションのセットにおける前記命令に対するアドレスの
    シーケンスを出力するシーケンサーを有し、 前記ＮＯＰ制御装置が、前記シーケンサーに接続された
    置換えロジック及び、メモリーロケーションの所定のサ
    ブセットからの命令に応じて割込み禁止を書込むべく応
    答するカウントレジスターを有してなる、 請求項６記載のコードセグメント置換装置。
  8. 【請求項８】 前記命令サイクルを発生するために作動
    するクロック発生器を有し、かつ、 前記ＮＯＰ制御装置が前記クロック発生器に接続される
    と共に、スタートアドレスが前記シーケンサからのアド
    レスと一致した際に、当該アドレスに対応する命令サイ
    クルにより当該命令サイクルのカウントを始めるカウン
    ターを有してなる、 請求項７記載のコードセグメント置換装置。
  9. 【請求項９】 前記カウンターが、前記命令サイクルを
    カウントする間は、ＮＯＰフラグを出力するカウントロ
    ジックを有し、かつ、 置換えロジックが、所定のサブセットからの命令に応じ
    て書込みを禁止すべくＮＯＰフラグを出力させる回路を
    有してなる、 請求項８記載のコードセグメント置換装置。
  10. 【請求項１０】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーと、所定の命令か
    らなるコマンドを有し、 前記ＮＯＰ制御装置が、所定のサブセットからの命令に
    応じて、前記処理装置による実行結果の書込みを禁止す
    る前記デコーダーに接続された回路を有してなる、 請求項１記載のコードセグメント置換装置。
  11. 【請求項１１】 前記コマンドが、置換えるべき命令の
    数を示すパラメーターを有してなる、 請求項１０記載のコードセグメント置換装置。
  12. 【請求項１２】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーと、前記コマンド
    が、所定のサブセットの始まりを指示する第１命令及び
    終わりを指示する第２命令とを持ち、 前記デコーダーが、所定のサブセットから置換え命令に
    応じて出力される前記第１命令及び第２命令とにより作
    動する回路に接続されてなる、 請求項１記載のコードセグメント置換装置。
  13. 【請求項１３】 前記処理装置が、命令の実行中に使用
    されると共に、メモリーインターフェースを介してアク
    セス可能な付加的メモリーリソースを有し、 前記ＮＯＰ制御装置が、前記メモリーインターフェース
    を介して前記付加的メモリーリソースにアクセス際のパ
    フォーマンスを改善すべく前記付加的メモリーリソース
    の容量を縮小する回路を有してなる、 請求項１記載のコードセグメント置換装置。
  14. 【請求項１４】 所定の命令のセグメントを置換えるコ
    ードセグメント置換装置を有するリアルタイム信号処理
    システムにおいて、 アドレス指定された多数のメモリーロケーションを持
    ち、また各アドレスに対する命令のセグメントを保持
    し、さらにアドレスに応答して命令のシーケンスを出力
    すると共に、前記リアルタイム信号処理システムに接続
    された命令メモリーと、 該命令メモリーから出力される命令のシーケンスを識別
    すべくアドレスのシーケンスを出力する命令メモリーに
    接続されたシーケンサーと、 前記リアルタイム信号処理システム、前記命令メモリー
    及び前記シーケンサーに接続されると共に、所定のアド
    レスのグループに対する命令のセグメントを置換える命
    令により作動するＮＯＰ制御装置と、 前記命令メモリー及び前記ＮＯＰ制御装置に接続され
    て、新しい命令が所定の命令のセグメントを置換えるべ
    く所定のアドレスのグループにおける命令メモリーに書
    込む際に通過するホストインターフェースとを有してな
    る、 ことを特徴とするコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  15. 【請求項１５】 前記ＮＯＰ制御装置の出力する前記コ
    マンドが、所定のアドレスのグループを認識する識別子
    を有してなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  16. 【請求項１６】 前記識別子が、前記命令メモリーの所
    定のアドレスのグループにおけるスタートアドレス及び
    当該グループの命令の数に対応したカウント値を有し、 前記ＮＯＰ制御装置が、前記スタートアドレスを保持す
    るスタートレジスター及びカウント値を保持するカウン
    トレジスターとを有し、 前記スタートレジスター、前記シーケンサー及び前記カ
    ウントレジスターに接続されると共に、前記スタートア
    ドレスと前記シーケンサーにより与えられるアドレス及
    び前記所定のアドレスのグループに対応して命令メモリ
    ーにより出力される置換命令のカウント値とを備える置
    換えロジックを有してなる、 請求項１５記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  17. 【請求項１７】 前記置換えロジックが、前記命令メモ
    リーにおける命令のアドレスが前記スタートアドレスに
    等しいときスタート信号を出力するコンパレータを有し
    てなる、 請求項１６記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  18. 【請求項１８】 前記命令サイクルを発生するクロック
    を有し、 前記置換えロジックが、前記クロック及び前記コンパレ
    ータに接続されると共に、スタート信号に応じて命令サ
    イクルの数をカウントするカウンターとを有してなる、 請求項１７記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  19. 【請求項１９】 前記カウンターが、カウントされた命
    令サイクルのカウント値が、カウントレジスターのカウ
    ント値に等しくなるまで置換え信号を出力するカウント
    ロジックを有して、前記置換えロジックが置き換え信号
    により作動してなる、 請求項１８記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  20. 【請求項２０】 実行結果の書込み可能な前記リアルタ
    イム信号処理システムが、当該リアルタイム処理システ
    ムによる実行を制御をする所定のシーケンスの命令をデ
    コードするデコーダーを有し、 前記ＮＯＰ制御装置が、所定のアドレスのグループに対
    応する命令に応じて、前記処理装置による実行結果の書
    込みを禁止する前記デコーダーに接続された回路を有し
    てなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  21. 【請求項２１】 前記デコーダーが、所定のシーケンス
    の命令に応じてデータの読込みを制御し、かつ、 前記ＮＯＰ制御装置が、所定のアドレスのグループに対
    する命令に対応してデータの読込を禁止する前記デコー
    ダーに接続された回路を有してなる、 請求項２０記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  22. 【請求項２２】 前記ＮＯＰ制御装置が、所定のシーケ
    ンスの命令を受信すると共に、ノンオペレーション命令
    （ＮＯＰ命令）を持つメモリーロケーションのセットに
    おけるサブセットからの前記置換え命令により作動する
    回路を有してなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  23. 【請求項２３】 前記ＮＯＰ制御装置の出力する前記コ
    マンドが、メモリーロケーションのセットにおけるのサ
    ブセットを認識する識別子を有してなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  24. 【請求項２４】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーを有し、 前記ＮＯＰ制御装置が、所定のアドレスのグループに対
    する命令に応じて、前記処理装置による実行結果の書込
    みを禁止する前記デコーダーに接続された回路を有して
    なる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  25. 【請求項２５】 前記コマンドが、置換えるべき命令の
    数を示すパラメーターを有してなる、 請求項２４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  26. 【請求項２６】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーと、前記コマンド
    が、所定のサブセットの始まりを指示する第１命令及び
    終わりを指示する第２命令とを持ち、 前記デコーダーが、所定のアドレスのグループに対する
    置換え命令に応じて出力される前記第１命令及び第２命
    令とにより作動する回路に接続されてなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  27. 【請求項２７】 前記処理装置が、命令の実行中に使用
    されると共に、メモリーインターフェースを介してアク
    セス可能な付加的メモリーリソースを有し、 前記ＮＯＰ制御装置が、前記メモリーインターフェース
    を介して前記付加的メモリーリソースにアクセス際のパ
    フォーマンスを改善すべく前記付加的メモリーリソース
    の容量を縮小する回路を有してなる、 請求項１４記載のコードセグメント置換装置及びそれを
    用いたリアルタイム信号処理システム。
  28. 【請求項２８】 複数のオーディオプログラムを実行す
    るオーディオ信号処理システムにおいて、 前記オーディオ信号処理システムが、アドレス指定可能
    なメモリーロケーションのセットに複数のオーディオプ
    ログラムの命令を記憶た命令メモリーと、 置換え命令に対応するメモリーのメモリーロケーション
    のセットにおけるのサブセットに記憶された命令の実行
    を置換えるメモリーに接続されたＮＯＰ制御装置と、 オーディオ信号処理システムに接続され、付加的オーデ
    ィオプログラムをストアーするホストメモリー及び置換
    え命令を出力し、命令メモリーのメモリーロケーション
    のセットにおけるのサブセットにホストメモリーから置
    換えしたオーディオプログラムをダウンロードするのに
    作動するホスト処理装置を有してなる、 ことを特徴とするコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  29. 【請求項２９】 実行結果の書込み可能な前記処理装置
    が、当該処理装置による実行を制御をする所定のシーケ
    ンスの命令をデコードするデコーダーを有し、 前記ＮＯＰ制御装置が、所定のアドレスのグループに対
    し命令に応じて、前記処理装置による実行結果の書込み
    を禁止する前記デコーダーに接続された回路を有してな
    る、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  30. 【請求項３０】 前記デコーダーが、所定のシーケンス
    の命令に応じてデータの読込みを制御し、かつ、 前記ＮＯＰ制御装置が、アドレス化可能なメモリーロケ
    ーションのセットにおけるのサブセットからの命令に対
    応してデータの読込を禁止する前記デコーダーに接続さ
    れた回路を有してなる、 請求項２９記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  31. 【請求項３１】 置換え命令が、置換えるべき命令を記
    憶しているメモリーのメモリーロケーションのセットに
    おけるのサブセットを識別する識別子を有してなる、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  32. 【請求項３２】 オーディオ信号処理システムが、実行
    のための複数のオーディオプログラムの命令にアクセス
    するために命令メモリーにアドレスを出力するシーケン
    サーと、 前記ＮＯＰ制御装置が、メモリーのメモリーロケーショ
    ンのセットにおけるのサブセットの命令を置換えるため
    の識別子に対応するシーケンサーに接続されたロジック
    とを有してなる、 請求項３１記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  33. 【請求項３３】 前記識別子が所定のサブセットのスタ
    ートアドレスとメモリーの所定のサブセットの長さを示
    すカウント値とを有し、 前記ロジックが、前記スタートアドレスを保持するスタ
    ートレジスターと、 前記シーケンサー及び該シーケンサーによって与えられ
    るアドレスが前記スタートレジスターのアドレスと等し
    くなったことを示す信号により作動する前記スタートレ
    ジスターに接続されたコンパレーターとを有し、 前記カウントレジスターが、カウント値を保持すると共
    に、前記コンパレーターと、該コンパレーターからの信
    号及びメモリーロケーションのセットにおけるのサブセ
    ットからの置換え命令に対するカウント値により作動す
    るカウントレジスターに接続された置換えロジックとを
    有してなる、 請求項３２記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  34. 【請求項３４】 置換えロジックがメモリーロケーショ
    ンのセットにおけるのサブセットの命令をカウントする
    前記コンパレーターから信号により作 するコンパレー
    ターに接続されたカウンターを有してなる、 請求項３３記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  35. 【請求項３５】 前記ＮＯＰ制御装置が、ノンオペレー
    ション命令（ＮＯＰ命令）を記憶するメモリーロケーシ
    ョンのセットにおけるのサブセットからの出力される命
    令を置換えるべくロジックを有してなる、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  36. 【請求項３６】 処理装置が、実行結果の書込みむ処理
    装置による実行を制御する所定のシーケンスの命令をデ
    コードするデーコーダーを有し、 前記置換え命令が所定の命令を有し、 前記ＮＯＰ制御装置が、所定のサブセットからの命令を
    置換えるための所定の命令により作動するデコーダーに
    接続された回路を有してなる、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  37. 【請求項３７】 前記所定の命令が、置換えるべき命令
    の数を示すパラメーターを有してなる、 請求項３６記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  38. 【請求項３８】 処理装置が実行結果の書込み可能な処
    理装置による実行を制御するための所定のシーケンスの
    命令をデコードするデコーダーを有し、 置換え命令が、所定のサブセットの始まりを示す所定の
    第１命令と、所定のサブセットの終わりを示す所定の第
    ２命令とを有し、 前記デコーダーが、所定のサブセットからの命令を置換
    えるための所定の第１命令及び第２命令とにより作動す
    るデコーダーに接続された回路を有してなる、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
  39. 【請求項３９】 処理装置が、命令の実行中に用いると
    共にホスト処理装置によってアクセス可能な付加的メモ
    リーリソースを有し、 前記ＮＯＰ制御装置が、ホスト処理装置を介して付加的
    メモリーリソースのアクセスのパフォーマンスを改善す
    べく付加的メモリーリソースの容量を縮小する回路を有
    してなる、 請求項２８記載のコードセグメント置換装置及びそれを
    用いたオーディオ処理システム。
JP6159548A 1993-06-29 1994-06-17 コードセグメント置換装置及びそれを用いたリアルタイム信号処理システム並びにオーディオ処理システム Pending JPH07181969A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/084,801 US5852729A (en) 1993-06-29 1993-06-29 Code segment replacement apparatus and real time signal processor using same
US08/084,801 1993-06-29

Publications (1)

Publication Number Publication Date
JPH07181969A true JPH07181969A (ja) 1995-07-21

Family

ID=22187291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6159548A Pending JPH07181969A (ja) 1993-06-29 1994-06-17 コードセグメント置換装置及びそれを用いたリアルタイム信号処理システム並びにオーディオ処理システム

Country Status (2)

Country Link
US (1) US5852729A (ja)
JP (1) JPH07181969A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7140005B2 (en) * 1998-12-21 2006-11-21 Intel Corporation Method and apparatus to test an instruction sequence
US7340392B2 (en) * 2002-06-06 2008-03-04 International Business Machines Corporation Multiple sound fragments processing and load balancing
US7788097B2 (en) * 2002-06-06 2010-08-31 Nuance Communications, Inc. Multiple sound fragments processing and load balancing
US7415601B2 (en) * 2002-06-28 2008-08-19 Motorola, Inc. Method and apparatus for elimination of prolog and epilog instructions in a vector processor using data validity tags and sink counters
US7366352B2 (en) * 2003-03-20 2008-04-29 International Business Machines Corporation Method and apparatus for performing fast closest match in pattern recognition
US7475393B2 (en) * 2003-08-29 2009-01-06 Motorola, Inc. Method and apparatus for parallel computations with incomplete input operands
US7290122B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Dataflow graph compression for power reduction in a vector processor
US7502029B2 (en) * 2006-01-17 2009-03-10 Silicon Integrated Systems Corp. Instruction folding mechanism, method for performing the same and pixel processing system employing the same
US8230198B2 (en) * 2006-08-02 2012-07-24 Sandisk Il Ltd. System for synchronous code retrieval from an asynchronous source
US8037468B2 (en) * 2006-08-02 2011-10-11 Sandisk Il Ltd. Methods for synchronous code retrieval from an asynchronous source
US7689402B2 (en) * 2006-11-17 2010-03-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for retrieving application-specific code using memory access capabilities of a host processor
US8049611B2 (en) 2007-06-13 2011-11-01 Eingot Llc Location mechanism for mobile device
US7945768B2 (en) * 2008-06-05 2011-05-17 Motorola Mobility, Inc. Method and apparatus for nested instruction looping using implicit predicates
US9639359B2 (en) * 2013-05-21 2017-05-02 Advanced Micro Devices, Inc. Thermal-aware compiler for parallel instruction execution in processors
US9785441B2 (en) * 2014-05-29 2017-10-10 Mill Computing, Inc. Computer processor employing instructions with elided nop operations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654817A (en) * 1984-07-27 1987-03-31 Allied Corporation Real time controller
US4991217A (en) * 1984-11-30 1991-02-05 Ibm Corporation Dual processor speech recognition system with dedicated data acquisition bus
US5201054A (en) * 1987-12-23 1993-04-06 Amdahl Corporation Apparatus and method for controlling the transfer of digital information between service processors memories in a computer
US5109504A (en) * 1989-12-29 1992-04-28 Texas Instruments Incorporated Graphics program adaptor
US5142481A (en) * 1990-03-02 1992-08-25 Milliken Research Corporation Process and apparatus allowing the real-time distribution of data for control of a patterning process
US5165091A (en) * 1991-03-20 1992-11-17 Nec America Inc. Firmware download from a remote terminal to an optical network terminal in a digital loop carrier system
US5261072A (en) * 1991-10-31 1993-11-09 Tandy Corporation Compact disk data transfer system using cache memory

Also Published As

Publication number Publication date
US5852729A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
JP2838645B2 (ja) 動的ボイス割当をおこなうオープンアーキテクチャー構成のミュージックシンセサイザー
JP3203701B2 (ja) コードセグメントのリンク方法とそのシステム及びコードセグメントのダイナミックリンク方法
JPH07181969A (ja) コードセグメント置換装置及びそれを用いたリアルタイム信号処理システム並びにオーディオ処理システム
EP0241946A2 (en) Information processing system
US5657476A (en) Signal processor with delay line management logic
JP3163984B2 (ja) 楽音発生装置
US10474387B2 (en) Musical sound generation device, musical sound generation method, storage medium, and electronic musical instrument
US6601160B2 (en) Dynamically reconfigurable data space
JP4036233B2 (ja) 楽音発生装置および楽音発生方法、並びに該方法に係るプログラムを記憶した記憶媒体
US6359206B2 (en) Tone signal processing apparatus with intermittent clock supply
JP3152198B2 (ja) 楽音発生方法および楽音発生装置
US6032235A (en) Memory initialization circuit
JP3497810B2 (ja) 多重可変アドレスマッピング回路
JPH09185371A (ja) 楽音生成装置
JPH07168562A (ja) ディレイラインマネージメントロジックを有する信号処理装置及びそれを用いた楽音処理装置
JP3050779B2 (ja) 信号処理装置
KR960016401B1 (ko) 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로
JP2576618B2 (ja) 処理装置
JP2000293169A (ja) 楽音生成装置
EP1010275A1 (en) Audio effects processor having decoupled instruction execution and audio data sequencing
JP2003196087A (ja) マイクロコントローラのメモリアドレッシング方法及びページマッピング装置
JPH03204695A (ja) 楽音合成装置
JPH06110453A (ja) 効果付加装置
JP3230413B2 (ja) 信号処理装置および信号処理装置のマイクロプログラム書き換え方法
JP3005987B2 (ja) デジタル信号処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041006