JP3843996B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP3843996B2 JP3843996B2 JP2005020985A JP2005020985A JP3843996B2 JP 3843996 B2 JP3843996 B2 JP 3843996B2 JP 2005020985 A JP2005020985 A JP 2005020985A JP 2005020985 A JP2005020985 A JP 2005020985A JP 3843996 B2 JP3843996 B2 JP 3843996B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal processing
- clock
- control data
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
- Electrophonic Musical Instruments (AREA)
- Power Sources (AREA)
Description
この発明は上述した事情に鑑みてなされたものであり、簡単な構成でありながら、処理負荷に応じて消費電力を低減できる信号処理装置を提供することを目的としている。
請求項1記載の信号処理装置にあっては、動作クロックに基づいてサンプリング周期毎に複数ステップの信号処理を行なう信号処理部(205)と、前記信号処理部で前記サンプリング周期毎に実行する処理の最大ステップ数を決定する制御データを入力する制御データ入力部(13,SP10)と、該制御データに基づいて、各サンプリング周期の期間のうちの、前記信号処理部が前記制御データにより決定される前記最大ステップ分の処理のうち最初のステップの処理を開始してから最後のステップの処理を終了するまでの期間を除く阻止期間において前記動作クロックの前記信号処理部(205)への供給を阻止するクロック制御部(232)と、前記制御データに応じて決定された最大ステップ数の範囲の中で、前記信号処理部が実行するプログラムを選択し、前記信号処理部に設定する処理プログラム選択部(13,14)とを有することを特徴とする。
さらに、請求項2記載の構成にあっては、請求項1記載の信号処理装置において、前記制御データとして、従前の制御データよりも小さい最大ステップ数に対応する新たな制御データが前記制御データ入力部において入力されると、前記処理プログラム選択部により前記信号処理部に設定されていたプログラムが、該新たな制御データに対応する最大ステップ数以下で実行可能か否かを判定する判定部(10,SP12)と、該判定部において実行可能ではないと判定されると、前記クロック制御部が新たな制御データに基づいて前記阻止期間を変更する前に、前記信号処理部に設定されていたプログラムの一部によって生成される出力信号を減衰させる減衰制御部(10,SP18)とを有することを特徴とする。
さらに、請求項3記載の構成にあっては、請求項1記載の信号処理装置において、前記処理プログラム選択部は、前記最大ステップ数の範囲内で未だ使用されていないステップ数によって実行可能なプログラムを表示する表示部(14)と、前記表示部に表示されたプログラムの中から所望のプログラムを選択する選択操作を受け付ける操作受付部(13)とを有することを特徴とする。
また、請求項4記載の信号処理装置にあっては、複数ステップのプログラムを記憶する記憶部(54)と、動作クロックに基づいて、サンプリング周期毎に、前記記憶部の記憶するプログラムの各命令を順次読み出して解釈し、その解釈結果を出力する命令解釈部(56)と、動作クロックに基づいて、サンプリング周期毎に、前記命令解釈部(56)から供給される解釈結果に従い、入力信号に対して複数ステップの信号処理を施して出力する信号処理部(62)と、前記信号処理部が実行するプログラムを選択し、前記記憶部(54)に設定する処理プログラム選択部(13,14)とを有する信号処理装置において、前記記憶部(54)の記憶する前記プログラムには、前記信号処理部(62)に対して前記動作クロックの供給を阻止するクロック・オフ命令と、前記信号処理部(62)に対して前記動作クロックの供給を指示するクロック・オン命令とが含まれており、前記処理プログラム選択部(13,14)により前記信号処理部(62)に設定されたプログラムに基づき、前記信号処理部(62)の出力信号に反映されない所定ステップ数以上のプログラムの範囲に対応して、前記信号処理部に対して前記クロック・オン命令と前記クロック・オフ命令とを設定するクロック命令設定部(10,SP87)と、前記命令解釈部(56)が前記クロック・オフ命令を読み出したとき、前記信号処理部(62)への前記動作クロックの供給を阻止するよう制御するとともに、前記命令解釈部(56)が前記クロック・オン命令を読み出したとき、前記信号処理部(62)への前記動作クロックの供給を開始するよう制御するクロック制御部(58,60)とを有することを特徴とする。
また、出力信号に反映されないプログラムの範囲を示す制御データを発生し、該制御データに基づいて、信号処理部に供給される動作クロックの一部を阻止する構成によれば、実質的に出力信号に関与しているステップが実行されている期間に対してのみ動作クロックを供給することができるため、信号処理装置の省電力化を最大限かつ自動的に行うことができる。
1.1.実施形態のハードウエア構成
1.1.1.全体構成
まず、本発明の第1実施形態の電池駆動の電子楽器について説明する。図1は、この電子楽器の全体構成を示すブロック図である。この図において、符号10はCPUであり、バス(CPUバスライン)Bを介して各部を制御する。なお、バスBは、コントロールバス、データバスおよびアドレスバスを総称したものである。符号11はROMであり、CPU10において用いられる基本プログラムや、各種データを記憶する。符号12はRAMであり、CPU10の制御において発生する各種のデータ等を一時的に記憶する。符号13はパネルスイッチであり、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。そして、このパネルスイッチ13において設定された情報はバスBを介してCPU10に供給されるようになっている。符号14は表示部であり、CRTや液晶表示パネルなどから構成され、パネルスイッチ13により入力された情報や、現時点において設定された情報などをCPU10の制御の下、表示する。
次に、音源回路200の楽音信号系統について図2を参照して説明する。この図において符号201は制御レジスタ&制御回路であり、バスBを介したCPU10の指令に基づいて各部を制御するものである。読出回路202は、波形メモリ250に記憶された波形データのうち、指定された音色の波形データを、キーコードKCで指定された音高になるようにアドレスを操作して読み出すものである。DCF(デジタル・コントロール・フィルタ)206は、読み出された波形データに対して各種のフィルタリング処理を施す。
次に、音源回路200のクロック信号系統について図3を参照して説明する。
図においてANDゲート221〜224の一入力端には、クロック信号φが供給される。また、ANDゲート221〜224の他入力端には、マスク信号Sa〜Sdが供給される。これにより、読出回路202、DCF206、音量制御回路203およびDSP205には、対応する各マスク信号Sa〜Sdが“1”である期間(供給期間)にのみクロック信号φが供給される。従って、それ以外の期間にはクロック信号φが供給されないため、これらの構成要素の動作は停止することになる。
1.2.1.ノートオンイベント処理
次に、本実施形態の動作を説明する。まず、電子楽器の電源を投入すると、電子楽器の動作モードがプレイモードになる。ここで、ユーザが演奏操作子15の鍵を押下した場合、あるいはMIDIインターフェース20を介してノートオン信号が供給された場合は、ノートオンイベントが発生し、CPU10において図7に示すプログラムが実行される。
プレイモードにおいてユーザが所定の操作を行うと、表示部14に図5に示す省電力設定画面が表示される。図において31はCPU設定部であり、CPU10の動作クロックとして「SLOW」,「MIDEUM」または「FAST」の三候補を表示する。また、32は許容発音チャンネル数設定部であり、許容発音数として「32」,「48」,「64」の三候補を表示する。33は許容ステップ数設定部であり、DSP205のマイクロプログラムの許容ステップ数として「512」,「768」,「1024」の三候補を表示する。
ここで、ユーザはパネルスイッチ13を操作することにより、各設定部における任意の候補を選択することができる。ここで、許容発音チャンネル数設定部32において許容発音チャンネル数が変更された場合の処理を図6(a)を参照し説明する。
また、ユーザが許容ステップ数を変更した場合の処理を図6(b)を参照し説明する。図において処理がステップSP10に進むと、入力された許容ステップ数が変数STMに代入される。次に、処理がステップSP12に進むと、「許容ステップ数STMがDSP制御データと比較して減少し、かつ、一部のエフェクト処理が実行不可能になった」か否かが判定される。ここで「NO」と判定されると、処理はステップSP20に進み、この許容ステップ数STMが新たなDSP制御データとして制御レジスタ&制御回路201内の音源レジスタに設定される。これにより、以後、マスク信号Sdのオン/オフタイミングは、この新たなDSP制御データに基づいて設定されることになる。
(1)メニュー表示更新
プレイモードにおいてユーザが所定の操作を行うと、エフェクトを指定/変更するためのエフェクト選択メニュー表示更新ルーチン(図8(a))が呼び出される。図において処理がステップSP42に進むと、現在のDSP制御データにおける設定ステップ数と、実際にマイクロプログラムにおいて使用されているステップ数とが検出される。次に、処理がステップSP44に進むと、両者が減算され、DSP制御データの設定ステップ数における空きステップ数が検出される。
エフェクト選択画面(図9(a))が表示された際に、ユーザがエフェクトの選択操作を行うと、それに応じた選択切換処理が実行される。その一例として、リバーブの変更が指示された場合の処理を図8(b)を参照し説明する。図において処理がステップSP52に進むと、新たに選択されたリバーブの番号が変数REVNに格納される。次に、処理がステップSP54に進むと、DSP205のリバーブブロックがミュートされる。
次に、本発明の第2実施形態について説明する。第2実施形態のハードウエアおよびソフトウエア構成は大略第1実施形態と同様であるため、以下相違点のみを説明する。
本実施形態における音源回路200のクロック信号系統を図10を参照し説明する。
図において235は発音チャンネルクロック制御部であり、第1実施形態の発音チャンネルクロック制御部231に代えて設けられている。発音チャンネルクロック制御部235においては、チャンネル制御データは64ビットのデータである。
2.2.1.ノートオンイベント処理
本実施形態においては、ノートオンイベントが発生すると、図7のルーチンに代えて図12(a)のルーチンが実行される。図において処理がステップSP72に進むと、新たに生じたノートオンイベントのパートナンバ、ノートナンバおよびベロシティが各々変数PT、NNおよびVELに代入される。次に、処理がステップSP74に進むと、全64チャンネルの中の何れかが該ノートオンイベントに対して割り当てられる。
本実施形態においては、CPU10に対して所定時間(例えば1秒)毎にタイマ割込みが発生し、その際に図12(c)のタイマ割込み処理ルーチンが実行される。図において処理がステップSP95に進むと、EGメモリ203aの内容がサーチされ、音量レベルが所定値未満の発音チャンネルについて、チャンネル制御データの対応するビットが“0”に設定される。
プレイモードにおいてユーザが所定の操作を行うと、本実施形態においても省電力設定画面が表示される。但し、本実施形態においては、CPU設定部31しか表示部14に表示されない。このため、第1実施形態における図6(a),(b)に対応する処理は存在しない。
(1)メニュー表示更新
本実施形態においても、プレイモードにおいてユーザが所定の操作を行うと、エフェクトを指定/変更するためのエフェクト選択メニュー表示更新ルーチン(図8(a))が呼び出される。但し、本実施形態においては、第1実施形態における「現在のDSP制御データにおける設定ステップ数」に代えて、「最大ステップ数(1024)」が用いられる。従って、表示部14に表示される各エフェクトのメニューは常に図9(a)のようになり、同図(b)のように限定されたメニューが表示されることは無い。
本実施形態においても、エフェクト選択画面(図9(a))が表示された際に、ユーザがエフェクトの選択操作を行うと、それに応じた選択切換処理が実行される。その一例として、リバーブの変更が指示された場合の処理を図12(b)を参照し説明する。同図(b)においてステップSP82〜SP86,SP88,SP90の処理は、図8(b)におけるステップSP52〜SP56,SP58,SP60の処理と同様である。但し、本実施形態においては、ステップSP87の処理が設けられている点で第1実施形態と異なる。
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
(1)第1実施形態のエフェクト選択画面においては、図9(a),(b)に示すように、その時々の状況に応じて、選択可能なエフェクトのみがリストアップされた。しかし、全てのエフェクトをリストアップし、選択不可能なエフェクトについては表示態様を変更し(例えばぼかし表示にし)、選択できないようにしてもよい。
本発明には、以下のような実施態様がある。
(1)動作クロックに基づいて動作する楽音発生装置において、
複数発音チャンネルの楽音信号を時分割で発生する楽音生成部と、
前記発音チャンネルの数を制御する制御データを入力する制御データ入力部と、
該制御データに基づいて、前記楽音生成部に供給される動作クロックの一部を阻止するクロック制御部と、
発音開始指示に応じて、該発音開始指示に対応する楽音信号の発音を、前記発音チャンネルのうち前記制御データに応じて決定される全部ないし一部の発音チャンネルの何れかに割り当て、該割り当てた発音チャンネルにて該楽音信号の発生を開始させる発音制御部と
を有することを特徴とする楽音発生装置。
(本構成によれば、時分割で複数の発音チャンネルの楽音信号を生成する楽音発生装置の省電力化を、従来の楽音発生装置に対して簡単な構成を追加するだけで実現できる。)
信号処理を行なう信号処理部と、
前記信号処理部で実行する処理のステップ数を入力する制御データ入力部と、
該制御データに基づいて、信号処理部に供給される動作クロックの一部を阻止するクロック制御部と、
制御データに応じて決定されるステップ数の範囲の中で、前記信号処理部が実行するプログラムを選択し、前記信号処理部に設定する処理プログラム選択部と
を有することを特徴とする信号処理装置。
(本構成によれば、サンプリング周期毎に複数ステップの動作を行う信号処理装置の省電力化を、従来の信号処理装置に対して簡単な構成を追加するだけで実現できる。)
複数発音チャンネルの楽音信号を時分割で発生する楽音生成部と、
発音開始指示に応じて、該発音開始指示に対応する楽音信号の発音を、前記複数発音チャンネルの何れかに割り当て、該割り当てた発音チャンネルにて該楽音信号の発生を開始させる発音制御部と
前記複数発音チャンネルの各々の音量レベルを検出する音量検出部と、
検出された前記各発音チャンネルの音量レベルに基づいて、前記各発音チャンネル毎の動作クロックの供給を制御する制御データを発生する制御データ発生部と、
該制御データに基づいて、動作クロックの前記楽音生成部への供給を制御するクロック制御部と
を有することを特徴とする楽音発生装置。
(本構成によれば、各発音チャンネルの音量レベルに基づいて、楽音発生部への動作クロックの供給を制御しているため、楽音発生装置の省電力化を最大限に行うことができる。)
信号処理を行う信号処理部と、
前記信号処理部が実行するプログラムを選択し、前記信号処理部に設定する処理プログラム選択部と、
該設定されたプログラムに基づいて、該プログラム中の有効でないプログラムの範囲を示す制御データを発生する制御データ発生部と、
該制御データに基づいて、信号処理部に供給される動作クロックの一部を阻止するクロック制御部と
を有することを特徴とする信号処理装置。
(本構成によれば、有効なプログラムの実行されている期間に対してのみ動作クロックを供給するようにしているため、信号処理装置の省電力化を最大限に行うことができる。ここで、「有効なプログラム」とは、そのプログラムに基づいて実行された信号処理(例えばエフェクト処理)の結果が、感知可能な音に変換されているようなプログラムである)
Claims (4)
- 動作クロックに基づいてサンプリング周期毎に複数ステップの信号処理を行なう信号処理部と、
前記信号処理部で前記サンプリング周期毎に実行する処理の最大ステップ数を決定する制御データを入力する制御データ入力部と、
該制御データに基づいて、各サンプリング周期の期間のうちの、前記信号処理部が前記制御データにより決定される前記最大ステップ分の処理のうち最初のステップの処理を開始してから最後のステップの処理を終了するまでの期間を除く阻止期間において前記動作クロックの前記信号処理部への供給を阻止するクロック制御部と、
前記制御データに応じて決定された最大ステップ数の範囲の中で、前記信号処理部が実行するプログラムを選択し、前記信号処理部に設定する処理プログラム選択部と
を有することを特徴とする信号処理装置。 - 前記制御データとして、従前の制御データよりも小さい最大ステップ数に対応する新たな制御データが前記制御データ入力部において入力されると、前記処理プログラム選択部により前記信号処理部に設定されていたプログラムが、該新たな制御データに対応する最大ステップ数以下で実行可能か否かを判定する判定部と、
該判定部において実行可能ではないと判定されると、前記クロック制御部が新たな制御データに基づいて前記阻止期間を変更する前に、前記信号処理部に設定されていたプログラムの一部によって生成される出力信号を減衰させる減衰制御部と
を有することを特徴とする請求項1記載の信号処理装置。 - 前記処理プログラム選択部は、
前記最大ステップ数の範囲内で未だ使用されていないステップ数によって実行可能なプログラムを表示する表示部と、
前記表示部に表示されたプログラムの中から所望のプログラムを選択する選択操作を受け付ける操作受付部と
を有することを特徴とする請求項1記載の信号処理装置。 - 複数ステップのプログラムを記憶する記憶部と、
動作クロックに基づいて、サンプリング周期毎に、前記記憶部の記憶するプログラムの各命令を順次読み出して解釈し、その解釈結果を出力する命令解釈部と、
動作クロックに基づいて、サンプリング周期毎に、前記命令解釈部から供給される解釈結果に従い、入力信号に対して複数ステップの信号処理を施して出力する信号処理部と、
前記信号処理部が実行するプログラムを選択し、前記記憶部に設定する処理プログラム選択部と
を有する信号処理装置において、
前記記憶部の記憶する前記プログラムには、前記信号処理部に対して前記動作クロックの供給を阻止するクロック・オフ命令と、前記信号処理部に対して前記動作クロックの供給を指示するクロック・オン命令とが含まれており、
前記処理プログラム選択部により前記信号処理部に設定されたプログラムに基づき、前記信号処理部の出力信号に反映されない所定ステップ数以上のプログラムの範囲に対応して、前記信号処理部に対して前記クロック・オン命令と前記クロック・オフ命令とを設定するクロック命令設定部と、
前記命令解釈部が前記クロック・オフ命令を読み出したとき、前記信号処理部への前記動作クロックの供給を阻止するよう制御するとともに、前記命令解釈部が前記クロック・オン命令を読み出したとき、前記信号処理部への前記動作クロックの供給を開始するよう制御するクロック制御部と
を有することを特徴とする信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020985A JP3843996B2 (ja) | 2005-01-28 | 2005-01-28 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020985A JP3843996B2 (ja) | 2005-01-28 | 2005-01-28 | 信号処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000079462A Division JP3661556B2 (ja) | 2000-03-22 | 2000-03-22 | 楽音信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005215683A JP2005215683A (ja) | 2005-08-11 |
JP3843996B2 true JP3843996B2 (ja) | 2006-11-08 |
Family
ID=34909637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005020985A Expired - Fee Related JP3843996B2 (ja) | 2005-01-28 | 2005-01-28 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3843996B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6277345B2 (ja) * | 2016-05-04 | 2018-02-14 | 株式会社メイモ | 情報処理装置および情報処理プログラム |
-
2005
- 2005-01-28 JP JP2005020985A patent/JP3843996B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005215683A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3661556B2 (ja) | 楽音信号処理装置 | |
US20140093105A1 (en) | Technique for generating audio data for loop reproduction on the basis of performance data | |
JP4329685B2 (ja) | 音源制御装置、プログラムおよび音源の制御方法 | |
JPH0883066A (ja) | 電子楽器 | |
JP3843996B2 (ja) | 信号処理装置 | |
JP3843997B2 (ja) | 楽音発生装置 | |
US8383924B2 (en) | Musical tone signal generating apparatus | |
JPH10320194A (ja) | 効果付与装置および記録媒体 | |
US20080163744A1 (en) | Musical sound generator | |
JP3322209B2 (ja) | コンピュータソフトウェアを用いた音源システムおよび記憶媒体 | |
JP4106798B2 (ja) | 音源装置 | |
JP3740717B2 (ja) | 音源装置及び楽音生成方法 | |
JP3003559B2 (ja) | 楽音生成方法 | |
JP2009230610A (ja) | 命令処理装置及び命令処理方法。 | |
JP3257400B2 (ja) | エフェクト装置 | |
JP3223757B2 (ja) | 楽音波形発生方法 | |
USRE40364E1 (en) | Tone signal processing apparatus with intermittent clock supply | |
JP3632744B2 (ja) | 音生成方法 | |
JPH10288987A (ja) | 電子楽器及び楽音制御データ発生装置 | |
JP3508139B2 (ja) | デジタル信号処理プロセッサ | |
JP4186855B2 (ja) | 楽音制御装置及びプログラム | |
JPH0926787A (ja) | 音色制御装置 | |
JP3627590B2 (ja) | 音生成方法 | |
JP3758041B2 (ja) | 楽音制御データ発生装置 | |
JP5167878B2 (ja) | 電子音楽装置及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3843996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |