JPH0944157A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数のプログラムを実行するＤＳＰにおい
て、データを記憶するメモリの割当てを行う。 【構成】プログラムを記憶するプログラムメモリと、該
プログラムが使用するメモリ領域を含む記憶手段と、該
メモリ領域の変更を指示する指示手段と、該指示手段の
指示にしたがって、メモリ領域を変更するメモリ領域可
変手段を備える。また、演奏情報を出力する演奏情報発
生手段と、該演奏情報に従って楽音発生または楽音処理
のためのプログラムを選択する選択手段と、該選択され
たプログラムにしたがって楽音発生または楽音処理を行
う演算手段と、該選択されたプログラムが使用するメモ
リ領域を割り当てる割当手段とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、信号処理に関
し、特に楽音発生や楽音処理を行うものであり、効率的
なメモリ使用を行い、かつ動的なプログラムの選択、メ
モリの割当を行うものに関する。

【０００２】

【従来の技術】従来、音声や楽音に各種効果を付与する
目的、または音声や楽音を発生させる目的で信号処理装
置（Digital Signal Processor 以下ＤＳＰと略す）が
用いられている。最近では１サンプリング周期内で複数
の処理を行うことが一般的になってきている。

【０００３】

【発明が解決しようとする課題】ＬＳＩ技術の進歩によ
りさらに大きな信号処理ができるようになり、１サンプ
リング周期内で処理できるプログラム量が増大している
が、これを単に複雑な処理を行うのではなく、複数の異
なるプログラムを演奏情報に応じて臨機応変に使用でき
るＤＳＰが求められている。

【０００４】この発明は以上のような要請に答えるもの
であって、複数の異なる処理を演奏情報などによって選
択できるＤＳＰを提供することである。

【０００５】また、プログラムが使用するデータを遅延
する目的で使用するメモリについて以下のような問題が
ある。複数の処理を１サンプリング周期で処理すると、
遅延用のメモリに確保される各処理に必要とされる領域
を複数用意しなければならない。そして通常はその確保
される領域は固定されているので、決まった領域を確保
していた。ところが、その固定された領域は起こりうる
最大の領域であるので、通常は使わない領域が多く、メ
モリを有効に活用しているとはいえなかった。例えば、
処理の１つとして入力信号に遅延を与えるディレイとい
うエフェクタがある。パラメータとしてディレイ量を与
えると入力信号がそのディレイ量に応じて変化する。デ
ィレイ量は例えば0.1〜5000m秒という範囲で可変でき
る。この場合、ディレイのために確保されるメモリは最
大のディレイ量の5000ｍ秒に対応した領域を確保してい
た。ところが、実際は最大のディレイ量を設定すること
はまれであり、通常はそれよりかなり少ないディレイ量
で使われることが多い。その場合は、確保されたほとん
どのメモリは使われないことになる。

【０００６】複数の処理を行う場合は、使われないメモ
リが存在する一方で、他方ではメモリをたくさん使いた
い処理がある場合も起こりうる。また、発音しようとす
る周波数に応じて遅延時間などが異なる場合がある。そ
の場合でも確保されるメモリ量は周波数に関係なく一定
量確保され、使用されないメモリが存在していた。この
発明はこのような問題も解決するものであり、プログラ
ムが使用するメモリ領域を動的に移動してメモリを効率
よく使用できるようにした。

【０００７】また、プログラムが使用する遅延メモリは
新たに異なる処理のために使用されるときはクリアされ
ていなければならないが、この発明ではプログラムの実
行に影響されず、迅速にクリアする方法も提供する。

【０００８】

【課題を解決するための手段】これら課題を解決するた
めに、請求項１記載の信号処理装置によれば、プログラ
ムを記憶するプログラムメモリと、該プログラムが使用
するメモリ領域を含む記憶手段と、該メモリ領域の変更
を指示する指示手段と、該指示手段の指示にしたがっ
て、メモリ領域を変更するメモリ領域可変手段を備え、
前記プログラムメモリからよみだされたプログラムの指
示に従って該変更されたメモリ領域を使用して信号処理
を行うようにしている。

【０００９】また請求項２記載の信号処理装置によれ
ば、演奏情報を出力する演奏情報発生手段と、該演奏情
報に従って楽音発生または楽音処理のためのプログラム
を選択する選択手段と、該選択されたプログラムにした
がって楽音発生または楽音処理を行う演算手段と、該選
択されたプログラムが使用するメモリ領域を割り当てる
割当手段とを備え、前記選択されたプログラムは前記演
算手段を用いて演算処理を行い、その演算結果を前記割
り当てられたメモリ領域に記憶させ、読出すことによっ
て楽音発生または楽音処理を指示するようにしている。

【００１０】また請求項３記載の信号処理装置によれ
ば、信号処理のためのプログラムを記憶するプログラム
メモリと、該記憶されたプログラムが使用する複数のメ
モリ領域を含むメモリ手段と、前記複数のメモリ領域の
うち、少なくとも１つのメモリ領域をクリアするための
指示を行うクリア指示手段と、クリア指示されたメモリ
領域を前記プログラムが前記メモリ手段を使用しないタ
イミングでクリアを行うクリア手段とを備えている。

【００１１】また請求項４記載の信号処理装置によれ
ば、演奏情報を出力する演奏情報発生手段と、異なるア
ルゴリズムに基づくプログラムを複数記憶するプログラ
ム記憶手段と、該演奏情報に従って楽音発生または楽音
処理のためのプログラムを前記複数記憶されたプログラ
ムの中から選択する選択手段と、前記選択手段で選択さ
れたプログラムを前記プログラム記憶手段から読み出す
プログラム読出し手段と、前記プログラム読出し手段に
よって読み出されたプログラムに応じて演算を行う演算
手段とを備え、前記選択されたプログラムによって異な
る演算処理を行い、楽音発生または楽音処理を行うよう
にしている。

【００１２】

【発明の実施の形態】図３はこの発明にかかる信号処理
装置を備えた電子楽器の回路構成を示すもので、この電
子楽器では、楽音発生、効果付与などがマイクロコンピ
ュータによって制御されるようになっている。アドレス
・データバス４６には、ＣＰＵ（中央処理装置）５０、
ＲＡＭ４９、ＲＯＭ４８、鍵盤４７、ＬＣＤ４０、操作
子４１、音源４２、ＤＳＰ４３などが接続されている。
鍵盤４７は、多数の鍵を有するもので、各鍵盤を操作す
ると、その操作が鍵操作情報として検出されるようにな
っている。演奏情報入力手段としては、鍵盤４７の他
に、ＭＩＤＩ規格に基づく演奏情報受信装置をアドレス
・データバス４６に接続し、他のＭＩＤＩ機器から演奏
情報を入力するようにしてもよい。ＣＰＵ５０は、ＲＯ
Ｍ４８に記憶されているプログラムに従って楽音発生、
効果付与などのための各種処理を実行するものである。
楽音発生に関して、ＣＰＵ５０は、鍵盤４７で押鍵され
た鍵を検出する処理、押鍵された鍵に関する音高情報及
びキーオン信号を音源４２に供給してディジタル楽音信
号を発生させる処理などを行う。

【００１３】音源４２は、各々ディジタル楽音信号や励
振波形信号を発生するための複数の楽音チャンネルを有
するもので、これらのチャンネルからの楽音信号は分割
的にＤＳＰ４３に供給される。鍵盤４７で複数の鍵が同
時に押されると、これらの鍵に対応する音高情報及びキ
ーオン信号が複数の楽音発生チャンネルに供給され、各
々楽音発生チャンネルから楽音信号が同時的に発生され
る。音源４２で発生された楽音信号または励振波形信号
はＤＳＰ４３に送られ、各種効果付与のための処理や、
楽音生成のための処理を行う。外部ＲＡＭ３３はＤＳＰ
４３の内部に記憶されるマイクロプログラムの指示に応
じてデータの書込み、読出しのために使用される。ＤＳ
Ｐ４３と外部ＲＡＭ３３の詳しい動作については後述す
る。ＤＳＰ４３で処理された楽音信号はＤＡＣ４４に出
力される。ＤＡＣ４４ではデジタル／アナログ変換を行
い、変換されたアナログ信号はサウンドシステム４５に
送られる。サウンドシステム４５は増幅器とスピーカか
ら構成され、アナログ信号を所定のレベルまで増幅した
あと、スピーカにより音響エネルギーとして放音され
る。

【００１４】図２は、この発明にかかる信号処理装置の
動作を説明するための図であり、ＤＳＰ４３の内部に備
えられるマイクプログラムメモリに記憶された複数のプ
ログラムのそれぞれが使用する外部ＲＡＭ３３の領域が
示されている。図ではマイクロプログラムメモリには５
つのプログラムが記憶されている。この６つのプログラ
ムはＣＰＵ５０の指示により、ＲＯＭ４８に記憶されて
いる多数のプログラムのうちから６つを選択してマイク
ロプログラムメモリに転送される。この実施例ではＤＳ
Ｐ４３が１サンプリング周期で実行できるプログラムス
テップ数を５１２とするが、マイクロプログラムメモリ
は５１２ステップ以上記憶する容量でもよい。これは、
瞬時にプログラムを割り当てるために割り当てる可能性
のあるプログラムをあらかじめロードしておく必要があ
るからである。

【００１５】実際に実行されるプログラムはマイクロプ
ログラムメモリに転送されたプログラムのうち、プログ
ラムステップの合計が５１２以下になるように選択され
る。さらに、同じプログラムを１サンプリング周期中で
何度も指定し実行してもよい。また、プログラムの実行
順序も自由に変更できる。どのような組み合わせでもか
まわないが、この実施例では１サンプリング周期で実行
できるプログラムの数は４つまでとする。

【００１６】図２に示されるマイクロプログラムメモリ
のうち、網掛け表示されているプログラムは実行される
プログラムであり、これ等のプログラムが使用する外部
ＲＡＭの領域が矢印によって示されている。外部ＲＡＭ
３３の領域は５つに分けられ、そのうち領域１はプログ
ラム１が、領域２はプログラム４が、領域４はプログラ
ム２が、領域５はプログラム６が使用していることを示
している。また、領域３はどのプログラムによっても使
用されておらず、空き領域であることが示されている。

【００１７】これらの領域はさまざまな状況に応じて、
大きさを変更することができる。また、どのプログラム
がどの領域を使用するかは自由に設定することができ、
プログラムによって使用されている領域の場所を変更す
ることも可能である。例えば、プログラム１がディレイ
エフェクトプログラムの場合、操作子４１によって設定
された、またはあらかじめ決められたディレイ量に応じ
て領域１の大きさを動的に変化させることが可能とな
る。また、フィードバックループを含むアルゴリズムの
音源プログラムがプログラム４に記憶されている場合、
例えば鍵盤４７からの新たな押鍵に対応して今までの使
用していた領域２を、クリアされている領域３に動的に
アサインすることができるようになる。

【００１８】図１は、この発明の信号処理装置の内部構
成を説明するための図である。１はアドレスカウンタで
あり、カウンタ２、比較器３、エリアサイズレジスタ
４、ボトムアドレスレジスタ５、加算器６から構成され
ている。アドレスカウンタ１は複数あり、その数は１サ
ンプリング周期に実行できるプログラムの数に等しい。
この実際に動作するプログラムをチャンネルと呼ぶこと
にする。この実施例では最大で４つのチャンネルがあ
り、サンプリング周期の頭からチャンネルＡ、チャンネ
ルＢ、チャンネルＣ、チャンネルＤが順次実行される。

【００１９】各チャンネルに割り当てられるプログラム
はマイクロプログラムメモリに記憶されているプログラ
ムの中から自由に選択できる。図４には各チャンネルに
割り当てられたプログラムが１サンプリング周期内で順
次実行される様子が示されている。チャンネルＡにはプ
ログラム１、チャンネルＢにはプログラム４、チャンネ
ルＣにはプログラム２がわりあてられていることから、
割り当てられるプログラムの順番はマイクロプログラム
メモリに記憶される順番と関係ないことがわかる。 ま
た、チャンネルＤにはプログラム６が割り当てられてい
るが、このプログラム６を既にチャンネルＢで実行され
たプログラム４を割り当ててもよい。

【００２０】このように、順番と回数は自由に割り当て
られるが、各チャンネルに割り当てたプログラムの合計
ステップは１サンプリング周期で実行できる総ステップ
数をこえる事ができないので、割当には注意を要する。
またステップの合計は総ステップ数以下でも、プログラ
ムが最後まで実行されないうちに次のチャンネルに割り
当てられたプログラムが実行されないようにしなければ
ならない。これは、ＣＰＵが管理することで解決され
る。

【００２１】図１にもどって説明を続ける。カウンタ２
には、図４に示すようなサンプリング周期に一致した周
期をもつφ０のクロックが供給されているので、カウン
タ２はサンプリング周期毎に１づつ計数する。その出力
は加算器６に２の補数表現として供給される一方、比較
器３にも供給される。比較器３にはエリアサイズレジス
タ４から複数の領域のうちの１つの領域の大きさが供給
されている。そして、カウンタ２の出力がエリアサイズ
と一致するとカウンタ２をリセットするリセット信号を
出力する。したがって、カウンタ２はエリアサイズに一
致する値を出力するとすぐに０になるので、実質的にカ
ウンタ２は０からエリアサイズー１の間で計数動作を繰
り返す。

【００２２】加算器６にはカウンタ２の出力とボトムア
ドレスレジスタ５から各領域のボトムアドレスが供給さ
れ、それらを加算するが、カウンタ２の出力は２の補数
表現として供給されているので、実質的にボトムアドレ
スからカウンタ２の出力を減算してセレクタ７に出力す
る。複数のアドレスカウンタ１には各チャンネルに割り
当てられたプログラムの使用する外部ＲＡＭ３３におけ
る領域を決定するためのエリアサイズ、ボトムアドレス
がインターフェース３４を介してＣＰＵ５０からそれぞ
れ書き込まれる。

【００２３】各アドレスカウンタ１の出力はセレクタ７
に供給され、割り当てられたプログラムの動作中に選択
されるようにセレクト信号が制御される。セレクト信号
はカウンタ８から供給される。カウンタ８には１サンプ
リング周期の先頭で立ち上がるクロックφ０がリセット
信号として供給されており、カウンタ８は１サンプリン
グ周期の先頭で０を出力する。次に、プログラムカウン
タ１０にはやはりクロックφ０がリセット信号として供
給されているため、サンプリング周期の先頭で０にな
る。プログラムカウンタ１０には１プログラムステップ
の実行時間に対応する周期のクロックφ１が供給されて
いる。マイクロプログラムの総ステップ数を５１２とす
ると、クロックφ１はサンプリング周期の１／５１２の
周期のクロックである。

【００２４】プログラムカウンタ１０の出力は比較器１
１、１２、１３のほか、アドレスレジスタ１８やマイク
ロプログラムメモリ部２９などにも供給される。比較器
１１〜１３にはそれぞれ、トップステップレジスタ１
４、１５、１６からそれぞれのチャンネルに割り当てら
れたプログラムが実行を開始する先頭ステップが供給さ
れる。この実施例では、１サンプリング周期で実行する
プログラムの数は４つとしているが、トップステップレ
ジスタは３つである。これは、最初のチャンネルＡの先
頭ステップは０であり、クロックφ０でカウンタ８をリ
セットすることから、チャンネルＡのトップステップレ
ジスタは必要ないからである。

【００２５】トップステップレジスタ１４、１５、１６
にはインターフェース３４を介してＣＰＵ５０からチャ
ンネルＢ、Ｃ、Ｄに割り当てられたプログラムが実行を
開始する先頭ステップが書き込まれる。これによって、
各チャンネルの境界も自由に設定されることがわかる。
これは割り当てるプログラムサイズを制約せず、効率的
にＤＳＰを使用するために必要である。プログラムカウ
ンタ１０の出力が各チャンネルに割り当てられたプログ
ラムの開始ステップと一致すると、比較器１１、１２、
１３のいずれかが一致信号を出力し、オア回路９を介し
てカウンタ８に供給される。従って、カウンタ８は各チ
ャンネルの境界で計数し、セレクタ７はこの計数結果に
応じて各チャンネルに対応した複数のアドレスカウンタ
１の出力を順次切り替えていく。これによって、各チャ
ンネルに割り当てられたプログラムが使用する外部ＲＡ
Ｍ３３の領域のアドレスが実行されるチャンネルに応じ
て切り替えられていく。

【００２６】セレクタ７で選択された各チャンネルに対
応するアドレスカウンタ１の出力は加算器１７におい
て、アドレスレジスタ1８の出力値に加算される。アド
レスレジスタ１８はマイクロプログラムの総ステップ数
５１２に対応するアドレスをもち、プログラムカウンタ
１０の出力値をアドレスとして読み出される。この読出
しのタイミングは、マイクロプログラムメモリ２９の読
出しと同期して行われる。アドレスレジスタ１８に記憶
されるアドレスは外部ＲＡＭ３３をアクセスするための
のアドレスであり、複数に分割された外部ＲＡＭ３３の
領域の先頭アドレスを０とした相対アドレスで記憶され
る。アドレスレジスタ１８の出力を加算器１７において
アドレスカウンタ１からの出力と加算することにより、
実際のアドレスである絶対アドレスとなって外部ＲＡＭ
３３をアドレッシングする。

【００２７】演算部３０は乗算部と加算部からなり、乗
算に必要な係数を供給する係数レジスタを備え、マイク
ロプログラムメモリ２９からの制御信号にしたがって、
所定の演算をおこない、その演算結果を必要に応じてセ
レクタ３１を介して、外部ＲＡＭ３３に記憶させ、所定
時間経過後読出してさらに演算させることで複雑な信号
処理を行う。最終的な出力はＤＡＣ２４に送られる。

【００２８】マイクロプログラム部２９はマイクロプロ
グラムメモリを備え、インターフェース３４を介してＣ
ＰＵ５０からマイクロプログラムが書き込まれ、プログ
ラムカウンタ１０の出力に応じて順次マイクロプログラ
ムを出力するが、その詳細は図５に示される。この図
で、プログラムカウンタ１０からトップステップレジス
タ１６までは図１のものと同一であるので説明を省略す
る。オア回路１０８にはオア回路９の出力とクロックφ
０が供給され、その出力はカウンタ１０７にリセット信
号として供給されているので、カウンタ１０７は各チャ
ンネルの先頭でリセットされ、クロックφ１により計数
して、出力を加算器１０１に供給する。

【００２９】一方、プログラムトップアドレスレジスタ
１０３〜１０６はチャンネルに対応して４つ設けられ、
ＣＰＵからインターフェース３４を介して各チャンネル
に割り当てられるべきマイクロプログラムメモリ１００
に記憶されたプログラムの先頭アドレスを書込まれ、セ
レクタ１０２に出力するようになっている。図２を参照
して説明すると、プログラムトップアドレスレジスタ１
０３にはプログラム１の先頭アドレスが、同１０４には
プログラム４の先頭アドレスが、同１０５にはプログラ
ム２の先頭アドレスが、同１０６にはプログラム６の先
頭アドレスが書き込まれる。

【００３０】カウンタ８は、各チャンネルの実行タイム
スロットに応じて、０、１、２、３と出力するので、セ
レクタ１０２は各チャンネルＡ、Ｂ、Ｃ、Ｄに割り当て
られたプログラムの先頭アドレスを順次選択して加算器
１０１に出力する。加算器１０１は選択された先頭アド
レスとカウンタ１０７の出力を加算してマイクロプログ
ラムメモリ１００に供給する。マイクロプログラムメモ
リ１００はカウンタ１０７から与えられた出力をアドレ
スとしてマイクロプログラムを読出す。読み出されたマ
イクロプログラムは演算部３０をはじめ、ＤＳＰ４３の
各部、外部ＲＡＭ３３に制御信号として供給され、信号
処理を行う。

【００３１】図１に戻って説明する。マイクロプログラ
ムメモリ部２９から負論理の外部ＲＡＭ３３への書込
み、または読出し信号が出力されているときはアンド回
路２８の出力は”０”になるので、アンド回路２６の出
力も”０”であり、セレクタ３２には”０”が供給され
る。この時、セレクタ３２は加算器１７の出力を外部Ｒ
ＡＭ３３にアドレスとして供給する。また、セレクタ３
１にもアンド回路２６の出力”０”が供給されるのでセ
レクタ３１は演算部３０の信号線を選択する。この結
果、演算部３０と外部ＲＡＭのデータ端子が結ばれる。

【００３２】アンド回路２６の出力はセレクタ２７にも
セレクト信号として供給されているので、アンド回路２
６の出力が”０”のときはマイクロプログラムメモリ部
２９から出力されるライトイネーブル信号を外部ＲＡＭ
３３のライトイネーブル端子に供給する。この結果、マ
イクロプログラムが外部ＲＡＭに対して読み出しまたは
書込みを行っているときはデータ端子は演算部と、アド
レス端子は各チャンネルに割り当てられたプログラムに
対応するアドレス出力と接続されるので通常の外部ＲＡ
Ｍに対する読出し、書込みを行う事になる。なお、外部
ＲＡＭ３３のアウトプットイネーブル端子には直接マイ
クロプログラムメモリからのアウトプットイネーブル信
号が供給される。

【００３３】一方、マイクロプログラムメモリ部２９の
外部ＲＡＭ３３への書込みまたは読出し信号を出力しな
いときは、アンド回路２８の出力は”１”となり、アン
ド回路２０と２６に与えられる。アンド回路２０にはク
ロックφ１も供給されており、外部ＲＡＭ３３へのアク
セスがない間、１ステップ毎にカウンタ１９を計数させ
るクロックを出力する。カウンタ１９にはインターフェ
ース３４を介してＣＰＵ５０からリセット信号が与えら
れる。

【００３４】カウンタ１９の出力は加算器２１に与えら
れ、加算器２１では、スタートアドレスレジスタ２２か
ら外部ＲＡＭ３３の消去したい特定の領域の先頭アドレ
スであるスタートアドレスと加算される。加算器２１
は、外部ＲＡＭ３３が使われていない期間を利用して、
消去したい外部ＲＡＭのエリアのスタートアドレスから
順次、消去するアドレスを出力する。その出力は、セレ
クタ３２に供給され、アンド回路２６の出力が”１”の
ときに外部ＲＡＭ３３をアクセスするアドレスとして選
択される。アンド回路２６の出力はセレクタ２７、３２
にも選択信号として供給されていて、出力値が”１”の
とき、それぞれ”０”を選択するようになっているの
で、外部ＲＡＭ３３に対して書き込み指示となりデー
タ”０”を加算器２１の出力に対応する外部ＲＡＭ３３
のアドレスに書込むことになる。

【００３５】加算器２１の出力は比較器２３にも与えら
れ、加算器３６の出力と比較され、一致したときにフリ
ップフロップ２５にリセット信号として出力する。加算
器３６ではエンドアドレスレジスタ２４から供給される
エンドアドレスと”１”を加算する。フリップフロップ
２５にはインターフェース３４を介してＣＰＵ５０から
セット信号が送られ、セットされる。セットされたフリ
ップフロップ２５はアンド回路２６に”１”を出力し、
比較器２３が一致信号を出力するとリセットされる。リ
セットされたフリップフロップ２５は”０”を出力し
て、アンド回路２６の出力を”０”にするので、セレク
タ２７、３１、３３はそれぞれ、マイクロプログラムメ
モリ２９からのライトイネーブル信号、加算器１７から
の出力、演算部３０からの出力信号を選択するようにな
る。また、加算器２１の出力はインターフェース３４を
介してＣＰＵ５０にも送られ、クリアが完了したことを
知らせる。

【００３６】ＣＰＵ５０はクリアしたい外部ＲＡＭ３３
の領域の先頭アドレスをスタートアドレスとして、スタ
ートアドレスレジスタ２２に書込む。また、その領域の
最後のアドレスをエンドアドレスとしてエンドアドレス
レジスタ２４に書込む。その後、カウンタ１９とフリッ
プフロップ２５にそれぞれ、リセット、セット信号を送
ることによってマイクロプログラムメモリが外部ＲＡＭ
３３をアクセスしない期間スタートアドレスからエンド
アドレスまで順次”０”を書込み続け、加算器２１の出
力がエンドアドレス＋１のアドレスとなった時点で、ク
リアを終了し、インターフェース３４を介してＣＰＵ５
０にクリア終了フラグとして送られる。ＣＰＵ５０はク
リア終了フラグを読みとるとクリア済み領域として記憶
し、クリア済み領域を必要とする割当に備える。また、
他にクリアが必要な領域が有れば、同様にしてクリアを
実行する。

【００３７】このような構成をとることにより、外部Ｒ
ＡＭ３３をマイクロプログラムが使用しない期間に任意
の領域を消去することができるので、マイクロプログラ
ムを実行したままでクリアを行うことができ、クリアの
ためにマイクロプログラムの処理を中断することがな
い。このため、クリア領域をダイナミックにアサインす
る用途に特に適した構成となる。

【００３８】次にこの信号処理装置を利用した応用例に
ついて説明する。図６は図３に示した電子楽器の動作を
説明するためのメインフローチャートである。最初に電
源が投入されるとステップ６０にて初期設定を行い、各
部レジスタのクリア、初期値ロード等が行われる。特に
ＤＳＰ４３については、デフォルトで定められているプ
ログラムとそのプログラムに対応する係数とアドレスを
ＲＯＭ４８から読出し、それぞれマイクロプログラムメ
モリ２９、演算部３０内の係数レジスタ、アドレスレジ
スタ１８に転送される。

【００３９】初期設定を終了するとステップ６１の割当
処理を実行する。この処理はサブルーチンとなってお
り、図７のフローチャートに対応するプログラムを実行
する。最初にステップ７０にてノートオンのイベントが
起こったかどうかが判断される。これは鍵盤３７にてい
づれかの鍵盤が押下されたことを検出するか、または図
示せぬ外部のＭＩＤＩ機器からのノートオンイベントを
受け取ったときに「ｙｅｓ」となってステップ７１に進
む。

【００４０】ステップ７１ではＤＳＰ４３の４つのチャ
ンネルのうち、割り当てられていないチャンネルがある
かどうか判断する。ここでいう割当とは発音していな
い、または実質的に出力に関与していないチャンネルの
ことである。そのチャンネルに割り当てられているプロ
グラムは動作はしているが、出力が絞られている。判断
が「ｙｅｓ」のときは使われていないチャンネルがある
ので、ステップ７２に進み、音色、キーコードなどの楽
音パラメータによって割り当てるプログラムを決定し、
空きチャンネルに対応するプログラムトップアドレスレ
ジスタに割り当てるプログラムの先頭アドレスを書込
む。

【００４１】ステップ７１で「ｎｏ」の判断となったと
きは、ステップ７３に進み、最も音量の小さいチャンネ
ルをダンプ処理して発音を停止する。それによって強制
的に空きチャンネルを作り出す。ステップ７４では、空
きチャンネルのプログラムステップ数と決定されたプロ
グラムのステップ数を比較し、空きチャンネルのプログ
ラム数が等しいか大きい時は、割当が可能なため、判断
が「ｙｅｓ」となりステップ７５に進む。判断が「ｎ
ｏ」のときは、空きチャンネルに割り当てる事ができな
いため、ステップ７６に進み、再度プログラムを決定す
る。具体的には置換可能なプログラムサイズの小さなも
のにする。

【００４２】ステップ７５では音色、キーコード、遅延
時間などのパラメータによって外部メモリの使用サイズ
を決定し、クリア済みの領域に割り当てる。これは、空
きチャンネルに対応するアドレスカウンタ１内のエリア
サイズレジスタに領域のサイズ、ボトムアドレスレジス
タにボトムアドレスを書込むことで実行される。ステッ
プ７７では割り当てられたプログラムに対するアドレス
データ、係数データをアドレスレジスタ１８、演算部３
０内の係数レジスタの、割り当てるチャンネルに対応す
る領域に転送する。

【００４３】ステップ７８では、音源４２の対応するチ
ャンネルに発音指示を行い、発音させる。音源４２とＤ
ＳＰ４３のチャンネルは説明を簡単にするため、それぞ
れ一致させているものとする。またＤＳＰ４３の対応す
るチャンネルにも発音指示を送る。これは具体的には係
数の補間を開始させたり、エンベロープの発生を開始さ
せるものであるが、これはプログラムのアルゴリズムに
依存する事項なため詳しくは説明しない。

【００４４】ステップ８０では、使われていなく、かつ
クリアされていない外部ＲＡＭの領域をクリアするため
に、その領域のスタートアドレス、エンドアドレスをス
タートアドレスレジスタ２２、エンドアドレスレジスタ
２４に書込む。その処理が終了すると、メインルーチン
に戻る。

【００４５】ステップ７０にてノートオンイベントがな
いと判断された場合は、ステップ７８に進み、ノートオ
フイベントがあるかどうか判断される。ノートオフがあ
るとステップ７９に進み、ノートオフされたキーコード
で発音中の音源チャンネル、ＤＳＰチャンネルに対して
キーオフ処理を行う。

【００４６】ステップ８２では、キーオフによって生じ
た空きチャンネルの一つ前のチャンネルが使用されてい
て、その一つ前に割り当てられているプログラムの大き
さが以前に割り当てられていたプログラムより小さいと
きには、使用されていないプログラムステップが存在す
るので、空きチャンネルに対応するトップステップレジ
スタを書き換えて、使用されないプログラムステップが
生じないようにする。これは、空きチャンネルが持つプ
ログラムステップをなるべく大きくして、大きなプログ
ラムが割り当てられるときに対処するためである。その
後、ステップ７６の処理を行う。ステップ７８でノート
オフイベントがないと判断されたときはメインルーチン
に戻る。

【００４７】メインルーチンに戻って、ステップ６２を
実行する。このステップも図８に示すサブルーチンとな
っている。ステップ９０ではディレイ時間が変更された
かどうか判断される。ここで、操作子４１や図示しない
外部ＭＩＤＩ機器からのパラメータチェンジメッセージ
などで遅延時間が変更された場合にはステップ９１にて
遅延時間に応じた必要な外部ＲＡＭの領域を決定する。
さらにステップ９２にてその領域が実際に割当可能かを
判断する。これは、領域を小さくする場合は割当は可能
だが、大きくする場合は使われていない外部ＲＡＭの領
域がない場合が考えられるからである。割当できない場
合にはステップ９０に戻り、再度遅延時間の変更を待
つ。この際、エラーメッセージをＬＣＤ４０に表示して
遅延時間の変更を演奏者に促すのがよい。

【００４８】ステップ９２にて、割当が可能な場合には
ステップ９３にて、ステップ９１にて決定された領域に
対応するエリアサイズ、ボトムアドレスをそのエフェク
トが割り当てられているチャンネルに対応するエリアサ
イズレジスタ４、ボトムアドレスレジスタ５に転送す
る。ステップ９４では、領域を縮小した場合に生じるク
リアが必要な領域のスタートアドレス、エンドアドレス
をスタートアドレスレジスタ２２、エンドアドレスレジ
スタ２４に書込み、カウンタ１９をリセット、フリップ
フロップ２５をセットしてクリアを開始させる。その
後、メインルーチンに戻る。ステップ９０で遅延時間が
変更されないと判断された場合もメインルーチンに戻
る。

【００４９】メインルーチンに戻って、ステップ６３で
はインターフェース３５にアクセスしてクリア終了フラ
グを読出し、ステップ６４にてクリアが終了したかどう
か判断する。クリアが終了した場合には、ステップ６５
にて空き領域を記憶し、次回の割当に備える。また、他
にクリアが必要な領域がある場合には再度クリアの指示
を行う。その処理が終了するとステップ６６にてその他
の処理を行いステップ６１に戻る。また、ステップ６４
にてクリアが終了していないと判断したときはステップ
６６に進みその他の処理を行う。このようにステップ６
１〜６６を繰り返し実行することで、クリア終了フラグ
を定期的に読出すので、クリア終了の時刻を常に認識で
きる。

【００５０】

【発明の効果】以上説明したようにこの信号処理装置
は、プログラムが使用するメモリ領域を変更できるの
で、メモリを効率に使用できる。また演奏情報によっ
て、楽音発生または楽音処理のためのプログラムを選択
し、選択されたプログラムに応じた楽音発生または楽音
処理を実行できるので、その時点、時点で異なる演奏情
報に適した楽音処理を行うことができる。またクリアが
必要なメモリ領域を、プログラムがメモリを使用しない
タイミングでクリアを行うようにしたので、プログラム
の実行に関係なくクリアが行えるという効果がある。

【図面の簡単な説明】

【図１】この発明の信号処理装置のブロック図である。

【図２】マイクロプログラムメモリと外部ＲＡＭに記憶
される内容を説明する図である。

【図３】この発明の信号処理装置を含む電子楽器のブロ
ック図である。

【図４】この発明の信号処理装置の動作を説明するため
のタイムチャートである。

【図５】この発明の信号処理装置のマイクロプログラム
メモリ部のブロック図である。

【図６】この発明の信号処理装置を応用した電子楽器の
フローチャートである。

【図７】割当処理のフローチャートである。

【図８】エフェクト処理のフローチャートである。

【符号の説明】

１：アドレスカウンタ ３：比較器 ４：エリアサイズ
レジスタ ５：ボトムアドレスレジスタ ６：加算器
７：セレクタ ８：カウンタ １０：プログラムカウン
タ １１〜１３：比較器 １４〜１６：トップステップ
レジスタ １８：アドレスレジスタ ２２：スタートア
ドレスレジスタ ２４：エンドアドレスレジスタ ２
５：フリップフロップ ２６：アンド回路２９：マイク
ロプログラムメモリ部 ３０：演算部 ３３：外部ＲＡ
Ｍ

Claims (4)

【特許請求の範囲】
1. 【請求項１】プログラムを記憶するプログラムメモリ
   と、 該プログラムが使用するメモリ領域を含む記憶手段と、 該メモリ領域の変更を指示する指示手段と、 該指示手段の指示にしたがって、メモリ領域を変更する
   メモリ領域可変手段を備え、前記プログラムメモリから
   よみだされたプログラムの指示に従って該変更されたメ
   モリ領域を使用して信号処理を行う信号処理装置。
2. 【請求項２】演奏情報を出力する演奏情報発生手段と、 該演奏情報に従って楽音発生または楽音処理のためのプ
   ログラムを選択する選択手段と、 該選択されたプログラムにしたがって楽音発生または楽
   音処理を行う演算手段と、 該選択されたプログラムが使用するメモリ領域を割り当
   てる割当手段とを備え、前記選択されたプログラムは前
   記演算手段を用いて演算処理を行い、その演算結果を前
   記割り当てられたメモリ領域に記憶させ、読出すことに
   よって楽音発生または楽音処理を指示することを特徴と
   する信号処理装置。
3. 【請求項３】信号処理のためのプログラムを記憶するプ
   ログラムメモリと、 該記憶されたプログラムが使用する複数のメモリ領域を
   含むメモリ手段と、 前記複数のメモリ領域のうち、少なくとも１つのメモリ
   領域をクリアするための指示を行うクリア指示手段と、 クリア指示されたメモリ領域を前記プログラムが前記メ
   モリ手段を使用しないタイミングでクリアを行うクリア
   手段とを備えた信号処理装置。
4. 【請求項４】演奏情報を出力する演奏情報発生手段と、 異なるアルゴリズムに基づくプログラムを複数記憶する
   プログラム記憶手段と、 該演奏情報に従って楽音発生または楽音処理のためのプ
   ログラムを前記複数記憶されたプログラムの中から選択
   する選択手段と、 前記選択手段で選択されたプログラムを前記プログラム
   記憶手段から読み出すプログラム読出し手段と、 前記プログラム読出し手段によって読み出されたプログ
   ラムに応じて演算を行う演算手段とを備え、前記選択さ
   れたプログラムによって異なる演算処理を行い、楽音発
   生または楽音処理を行うことを特徴とする信号処理装
   置。