JPH09128221A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 選択的に切り替えて供給されるプログラムを
実行する演算手段と、該プログラムの実行の過程でデー
タを記憶するための記憶手段とを具えた信号処理装置
の、プログラムの切換えに要する時間を短縮する。 【解決手段】 演算手段１２に供給されるプログラムの
切替えの前後で、識別情報供給手段から供給される相互
に値の異なる識別情報が、識別情報書込み手段によって
該データと併せて記憶手段１０に書き込まれる。制御手
段１４は、記憶手段からデータとともに読み出されたこ
の識別情報の値に応じて、装置からのデータの出力処理
を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル信号とし
て入力されたデータに対して、複数種類のマイクロプロ
グラムの中から選択的に切り替えて供給されるプログラ
ムを実行することによってディジタル信号処理を施す装
置に関し、特に、プログラムの切替えのために要する時
間の短縮化を図ったものに関する。

【０００２】

【従来の技術】近年、それぞれ異なる音響効果用の数値
計算処理及び遅延処理を記述した複数種類のマイクロプ
ログラムのうちユーザーが任意に選択したプログラムを
ＤＳＰ（ディジタルシグナルプロセッサ）の演算部に供
給し、該演算部でそのプログラムを実行させることによ
って楽音に音響効果を付与するようにした信号処理装置
が、電子楽器やその他の楽音発生装置において採用され
ているに至っている。こうした信号処理装置のＤＳＰに
は、一般に、遅延処理を施すために遅延用ＲＡＭが設け
られている。

【０００３】このような電子楽器等において、或る種類
のプログラムの実行中にユーザーがそのプログラムに替
えて別の種類のプログラムを新たに選択した場合には、
従来は、切替え前のプログラムの実行によって遅延用Ｒ
ＡＭに書き込まれた楽音波形データがプログラム切替え
後にＤＳＰから出力されることを防止するために、遅延
用ＲＡＭ内の楽音波形データをすべてクリアし、その後
に、切替え後のプログラムの実行によって遅延用ＲＡＭ
に楽音波形データを書き込みはじめるようにしていた。

【０００４】そのような従来のプログラム切替え方式の
一例が、本出願人の出願に係る特開平６−２５９２４９
号公報に開示されている。図１０は、その方式に従った
プログラム切替え処理の内容を楽音波形データの出力レ
ベルとともに時間に沿って示したものであり、図１１
は、その処理による遅延用ＲＡＭの記憶データの変化を
概念的に示したものである。ユーザーがシンフォニック
用のプログラムを選択したときには、ＤＳＰの演算部が
このプログラムを実行することにより、シンフォニック
の処理を施した楽音波形データが遅延用ＲＡＭに書き込
まれる。そして、遅延用ＲＡＭから遅延して読み出され
たその楽音波形データが、ＤＳＰから出力されてディジ
タル／アナログ変換器等に伝送される（図１０の時間Ｔ
０からＴ１及び図１１（ａ））。このシンフォニック用
のプログラムの実行中に、ユーザーがこのプログラムに
替えてピッチチェンジ用のプログラムを新たに選択する
と、電子楽器のＣＰＵは、まず遅延用ＲＡＭから読み出
される楽音波形データのミュートをＤＳＰに指示する
（図１０の時間Ｔ１）。これにより、シンフォニックの
処理を施した楽音波形データのＤＳＰからの出力レベル
が徐々に低下する（図１０の時間Ｔ１からＴ２）。

【０００５】出力レベルがゼロになると、ＣＰＵは、遅
延用ＲＡＭ内の楽音波形データをクリアすることをＤＳ
Ｐに指示する（図１０の時間Ｔ２）。これにより、シン
フォニックの処理を施した楽音波形データが遅延用ＲＡ
Ｍからクリアされていく（図１１（ｂ））。続いてＣＰ
Ｕは、ＤＳＰの演算部に供給するプログラムをシンフォ
ニック用のプログラムからピッチチェンジ用のプログラ
ムに切り替える（図１０の時間Ｔ３）。ＣＰＵは、遅延
用ＲＡＭ内の楽音波形データのクリアが終了したか否か
を判断しており、終了すると（図１０の時間Ｔ４，図１
１の（ｃ））、ミュートの解除をＤＳＰに指示する（図
１０の時間Ｔ５）。また、遅延用ＲＡＭ内の楽音波形デ
ータのクリアが終了すると、その後、ＤＳＰの演算部が
ピッチチェンジ用のプログラムを実行することによって
ピッチチェンジの処理を施した楽音波形データが、遅延
用ＲＡＭに書き込まれはじめる（図１１の（ｄ））。こ
れにより、遅延用ＲＡＭから遅延して読み出されたその
楽音波形データが、ＤＳＰから出力されてディジタル／
アナログ変換器等に伝送される。

【０００６】

【発明が解決しようとする課題】このような従来のプロ
グラム切替え方式では、切替え後のプログラムの実行に
よる遅延用ＲＡＭへの楽音波形データの書込みを開始す
るためには、切替え前のプログラムの実行によって遅延
用ＲＡＭに書き込まれている楽音波形データがクリアさ
れるのを待たなければならない。ところが、このクリア
に要する時間（図１０における時間Ｔ２からＴ４まで）
は、通常、その遅延用ＲＡＭによって楽音波形データを
遅延させることのできる時間（一例として１００乃至２
００ミリ秒程度）とほぼ同じである。また、前述の特開
平６−２５９２４９号公報にはこのクリアを高速に行な
う方法も提案されているが、それでもいくらかの時間が
かかることは避けられない。したがって、プログラムの
切替えの際、楽音に音響効果が付与されない状態が相当
時間続いてしまうことになるので、電子楽器での演奏等
に支障を生じるおそれがあった。

【０００７】この発明は上述の点に鑑みてなされたもの
で、このようなＤＳＰを含んだ信号処理装置、あるいは
広く一般に、ディジタル信号として入力されたデータに
対してマイクロプログラムを実行することによってディ
ジタル信号処理を施す演算手段と、プログラムの実行の
過程でデータの書込み及び読出しを行なうための記憶手
段と、複数種類のマイクロプログラムのうちのいずれか
のプログラムを選択的に切り替えて前記演算手段に供給
するプログラム供給手段とを具えた信号処理装置であっ
て、マイクロプログラムの切替えのために要する時間を
短縮できるようにしたものを提供しようとするものであ
る。

【０００８】

【課題を解決するための手段】この発明に係る信号処理
装置は、上記のような演算手段，記憶手段及びプログラ
ム供給手段を具えた信号処理装置において、前記プログ
ラム供給手段から供給されるプログラムが別の種類のプ
ログラムに切り替わる毎に値の変化する識別情報を供給
する識別情報供給手段と、前記記憶手段にデータが書き
込まれる際に、現在実行中のプログラムに対応して前記
識別情報供給手段から供給される前記識別情報を併せて
前記記憶手段に書き込む識別情報書込み手段と、前記記
憶手段からデータとともに読み出された前記識別情報の
値に応じて、前記記憶手段から読み出された前記データ
に対する処理を制御する制御手段とを具えたことを特徴
としている。

【０００９】

【作用】或る種類のプログラムの実行による記憶手段へ
のデータの書込みの際には、そのプログラムに対応して
識別情報供給手段から供給された或る値の識別情報が、
識別情報書込み手段によって該データと併せて記憶手段
に書き込まれる。その後プログラム供給手段から供給さ
れるプログラムが別の種類のプログラムに切り替わる
と、識別情報供給手段から供給される識別情報の値が変
化し、その値の変化した識別情報が、切替え後のプログ
ラムの実行による記憶手段へのデータの書込みの際に、
該データと併せて記憶手段に書き込まれる。すなわち、
プログラムの切替えの前と切替えの後とでは、互いに異
なる値の識別情報がデータと一緒に記憶手段に書き込ま
れる。これにより、記憶手段から読み出されたデータが
切替え前のプログラムの実行によって記憶手段に書き込
まれたものであるか切替え後のプログラムの実行によっ
て記憶手段に書き込まれたものであるかを、記憶手段か
らデータとともに読み出された識別情報の値によって識
別することができる。

【００１０】制御手段は、この識別情報の値に応じて
（すなわち上記識別結果によって）、該データに対する
処理を制御する。制御手段に制御させる処理の内容は様
々なものであってよいが、この発明を前述のようなＤＳ
Ｐを含んだ信号処理装置に適用する場合には、データの
装置からの出力処理を制御させるようにすることが好ま
しいのはもちろんである。こうした出力処理の制御の具
体例としては、識別情報の値が、現在実行中のプログラ
ムに対応した値でない間（すなわち、記憶手段から読み
出されたデータが切替え前のプログラムの実行によって
記憶手段に書き込まれたものである間）は、データの装
置からの出力を制限し、識別情報の値が、現在実行中の
プログラムに対応した値になったとき（すなわち、切替
え後のプログラムの実行によって記憶手段に書き込まれ
たデータが記憶手段から読み出されるようになったと
き）、前記制限を解除するようにすることが考えられ
る。

【００１１】このように、記憶手段から読み出されたデ
ータが切替え前のプログラムの実行によって記憶手段に
書き込まれたものであるか切替え後のプログラムの実行
によって記憶手段に書き込まれたものであるかを識別す
ることができ、この識別結果によってデータの装置から
の出力処理を制御することが可能である。したがって、
従来のように記憶手段内のデータをクリアすることな
く、直ちに切替え後のプログラムの実行によって記憶手
段にデータを書き込みはじめても、切替え前のプログラ
ムの実行によって記憶手段に書き込まれたデータがプロ
グラムの切替え後に装置から出力されることを防止でき
るようになる。これにより、こうしたクリアに要してい
た時間（前述の図１０における時間Ｔ２からＴ４までに
相当する時間）が不要になるので、プログラムの切替え
のために要する時間が短縮される。

【００１２】

【実施例】以下、添付図面を参照してこの発明の実施例
を詳細に説明する。図１は、この発明の一実施例に係る
信号処理装置を採用した電子楽器の全体構成を示すブロ
ック図である。この電子楽器には、各部を制御して各種
処理を実行するＣＰＵ１が設けられており、ＲＯＭ２，
ＲＡＭ３，鍵盤４，表示器５，操作子グループ６，トー
ンジェネレータ７及びＤＳＰ８が、データ及びアドレス
バス９を介してＣＰＵ１に接続されている。ＤＳＰ８に
は、トーンジェネレータ７から発生した楽音波形データ
が入力される。ＤＳＰ８は、この楽音波形データに対し
て音響付与用の数値計算処理及び遅延処理を施すもので
あり、遅延用ＲＡＭ１０が外付けにして設けられてい
る。ＤＳＰ８での処理を終えた楽音波形データは、Ｄ／
Ａ（ディジタル／アナログ）変換器（図示せず）を経て
サウンドシステム（図示せず）に送られる。

【００１３】図２は、ＤＳＰ８の構成の一例を示すブロ
ック図である。マイクロプログラム発生部１１は、ＣＰ
Ｕ１の制御のもと、音響効果のための数値計算処理及び
遅延処理を記述した複数種類のマイクロプログラム（一
例として、リバーブ用，コーラス用，シンフォニック
用，ピッチチェンジ用等合計１１種類のプログラムとす
る）のうち操作子グループ６の操作によりユーザーに選
択されたプログラムを演算部１２に供給するものであ
る。またマイクロプログラム発生部１１は、当該プログ
ラムの制御コードのうちデータの書込みまたは読出しを
指示する制御コードＷ／Ｒを、遅延用ＲＡＭ１０のライ
トイネーブルピンＷＥに与える。

【００１４】一例としてマイクロプログラム発生部１１
は、上記１１種類のマイクロプログラムを記憶したプロ
グラムメモリ（ＲＯＭ）と、ＣＰＵ１から与えられる先
頭アドレスデータ（選択されたプログラムのプログラム
メモリにおける先頭アドレスを示すデータ）を記憶する
アドレスレジスタと、アドレスレジスタから読み出した
先頭アドレスからカウントを開始してそのカウント値を
読出しアドレスデータとしてプログラムメモリに与える
アドレスカウンタとを含んでおり、該読出しアドレスデ
ータに従ってプログラムメモリから読み出されたプログ
ラムが演算部１２に供給される。但し、別の例として、
マイクロプログラム発生部１１ではなく電子楽器のＲＯ
Ｍ２のほうに上記１１種類のマイクロプログラムを記憶
させ、マイクロプログラム発生部１１のほうには、それ
らのうちユーザーに選択されたプログラムを書き込むた
めのＲＡＭを設けるようにしてもよい。

【００１５】演算部１２は、トーンジェネレータ７から
乗算器１７を経て入力される楽音波形データに対し、Ｃ
ＰＵ１から与えられる係数データ等のデータを用いて、
マイクロプログラム発生部１１から供給されるプログラ
ムを実行する。遅延用アドレス発生部１３は、ＣＰＵ１
から与えられる遅延用アドレスデータに基づき、楽音波
形データの書込みや読出しを行なうべきアドレスを指定
するアドレスデータを発生して遅延用ＲＡＭ１０のアド
レスピンＡに与えるものである。具体的には、書込みア
ドレスデータは、遅延用ＲＡＭ１０の最終アドレスから
先頭アドレスに向けて順次カウントダウンされるデータ
であり、先頭アドレスに達すると、最終アドレスに戻っ
て再びカウントダウンする。

【００１６】遅延用ＲＡＭ１０では、上記制御コードＷ
／Ｒに応じて、演算部１２から与えられる楽音波形デー
タが上記アドレスデータで指定されるアドレスに書き込
まれたり、上記アドレスデータで指定されるアドレスか
ら楽音波形データが読み出されて演算部１２に送られた
りすることにより、楽音波形データに遅延処理が施され
る。一例として、遅延用ＲＡＭ１０の１アドレスは１６
ビットであるが、楽音波形データの１ワードは２４ビッ
トであるので、１ワード分の楽音波形データが２つのア
ドレスに分けて記憶されるようになっている。したがっ
て、遅延用ＲＡＭ１０では、隣合う２つのアドレスの３
２ビット分の領域のうち、２４ビット分の領域のみが遅
延処理のために用いられる。このように遅延処理を施さ
れた楽音波形データは、演算部１２において遅延処理を
施していない楽音波形データに加算され、演算部１２か
ら乗算器１８を経て前述のＤ／Ａ変換器に送られる。

【００１７】乗算器１７及び１８では、補間部１６から
の補間信号が楽音波形データに乗算されるようになって
おり、マイクロプログラム発生部１１から演算部１２に
供給されるプログラムが切り替わる際には、後述するよ
うに、この補間部１６を用いて楽音波形データのミュー
トやミュートの解除を行なうようになっている。但し、
別の例として、このプログラムの切替えの際に、トーン
ジェネレータ７の側でＤＳＰ８に供給する楽音波形デー
タのミュートやミュートの解除を行なうようになってい
れば、ＤＳＰ８に補間部１６を設ける必要はない。

【００１８】尚、前述した特開平６−２５９２４９号公
報においても開示しているように、ＤＳＰ８は、それぞ
れ独立して音響効果付与用の処理を施すブロックを所定
数集合させて成るものであってもよい。すなわち、マイ
クロプログラム発生部１１は、上記１１種類のプログラ
ムのうちの所定数種類（例えば５種類）のプログラムを
時分割に演算部１２に供給し、演算部１２は、該所定数
種類のプログラムを時分割に実行し、遅延用アドレス発
生部１３は、遅延用ＲＡＭ１０を各ブロックに対応した
該所定数のエリアに分割して各エリア毎のアドレスデー
タを時分割に発生するものであってもよい。そうした場
合には、上記１１種類の音響効果のうちユーザーが任意
に選択した所定数種類の音響効果付与用の処理を、各ブ
ロックで同時並行的に楽音波形データに施すことができ
る。

【００１９】本発明の特徴として、ＤＳＰ８には、Ｄ／
Ａ変換器への楽音波形データの出力をＣＰＵ１からの指
示のもとで制御するために、制御部１４と、１ビットの
フラグレジスタ１５とが設けられている。マイクロプロ
グラム発生部１１から出力される制御コードＷ／Ｒは、
この制御部１４にも与えられる。

【００２０】フラグレジスタ１５は、制御部１４から与
えられる信号に基づいて１ビットのフラグ（‘０’また
は‘１’）を保持するレジスタであり、一例として、ト
グル方式でフラグが反転するフリップフロップから成っ
ている。フラグレジスタ１５からのフラグは、制御部１
４に入力されるとともに、遅延用ＲＡＭ１０の１６ビッ
ト分のデータ入力ピンＤＩのうちの所定の１ビット分の
ピン（一例として、１６ビット目（最上位ビット）のピ
ンとする）に入力される。これに対し、演算部１２から
遅延用ＲＡＭ１０に送られる各ワードの楽音波形データ
（前述のように２４ビットである）は、データ入力ピン
ＤＩのうち上記所定のピン以外の１２ビット分のピン
（一例として、４ビット目から１５ビット目までのピン
とする）に、２度に分けて入力される。したがって、上
記制御コードＷ／Ｒが書込みを指示するものであると
き、図３に示すように、遅延用アドレス発生部１３から
のアドレスデータで指定されたアドレスの最上位ビット
にフラグレジスタ１５からのフラグ（‘０’または
‘１’）が書き込まれ、該アドレスの４ビット目から１
５ビット目までに楽音波形データが書き込まれることに
なる。

【００２１】遅延用ＲＡＭ１０の１６ビット分のデータ
出力ピンＤＯのうち、最上位ビットのピンから出力され
るデータは制御部１４に入力され、４ビット目から１５
ビット目までのピンから出力されるデータは演算部１２
に入力される。したがって、上記制御コードＷ／Ｒが読
出しを指示するものであるとき、遅延用アドレス発生部
１３からのアドレスデータで指定されたアドレスの最上
位ビットから読み出されたフラグ（‘０’または
‘１’）が制御部１４に入力され、該アドレスの４ビッ
ト目から１５ビット目までから読み出された楽音波形デ
ータが演算部１２に入力される。

【００２２】補間部１６には、ミュートまたはミュート
の解除を指示する信号（及び補間のスピードを指示する
信号）が制御部１４から与えられる。補間部１６は、ミ
ュートの解除を指示されていた状態でミュートを指示さ
れると、指示されたスピードで‘１’から‘０’に向け
て徐々に減少する補間信号を乗算器１７及び１８に与え
る。乗算器１７及び１８ではこの補間信号と楽音波形デ
ータとが乗算される。これにより、トーンジェネレータ
７から演算部１２に供給される楽音波形データのレベル
と演算部１２からＤ／Ａ変換器に送られる楽音波形デー
タのレベルとが共に徐々に低下してゼロになる。その後
ミュートの解除が指示されると、補間部１６は、指示さ
れたスピードで‘０’から‘１’に向けて徐々に増加す
る補間信号を乗算器１７及び１８に与える。乗算器１７
及び１８ではこの補間信号と楽音波形データとが乗算さ
れ、これにより、楽音波形データのレベルがゼロから徐
々に上昇してもとのレベルに回復する。

【００２３】次に、ＣＰＵ１の実行する処理のうち本発
明に関係するプログラム切替え処理と、ＤＳＰ８の制御
部１４の実行する処理とを、図４乃至図９を参照して説
明する。尚、以下では便宜上、ＤＳＰ８は、前述のよう
なブロックを所定数集合させたものではなく、したがっ
て一度に１種類の音響効果付与用の処理のみを楽音波形
データに施すものであるとして説明を行なうことにす
る。しかし、ＤＳＰ８が所定数種類の音響効果付与用の
処理を各ブロックで同時並行的に楽音波形データに施す
ものである場合にも、そのうちの任意の１または複数の
ブロックに対して、以下に説明するのと全く同様なプロ
グラム切替えのための処理を実行することができること
はもちろんである。

【００２４】図４は、ＣＰＵ１の実行するメインルーチ
ンの一例を示すフローチャートである。メインルーチン
では、最初に所定の初期設定（ステップ１００）を行な
った後、マイクロプログラム発生部１１から演算部１２
に供給するプログラムを切り替えるための「プログラム
切替え処理」（ステップ１０１）と、電子楽器における
その他の通常の処理（キーイベント処理，操作スイッチ
オンイベント処理，発音処理等）（ステップ１０２）と
から成るループ処理を繰り返し実行する。

【００２５】図５は、プログラム切替え処理の一例を示
すフローチャートである。図６は、制御部１４の実行す
る処理の一例を示すフローチャートである。図７は、図
５及び図６の処理の内容を楽音波形データの出力レベル
とともに時間に沿って示した図であり、図８は、それら
の処理による遅延用ＲＡＭの記憶データの変化を概念的
に示した図であり、図９は、それらの処理によって遅延
用ＲＡＭ１０に書き込まれるフラグを示した図である。

【００２６】演算部１２において切替え前のプログラム
（一例として、シンフォニック用のプログラムとする）
が実行されているときには、遅延用ＲＡＭ１０には、シ
ンフォニックの処理を施した楽音波形データが書き込ま
れており、その楽音波形データが遅延用ＲＡＭ１０から
読み出されてＤＳＰ８からＤ／Ａ変換器に送られる（図
７の時間Ｔ０からＴ１及び図８（ａ））。またこのと
き、遅延用ＲＡＭ１０の各アドレスの最上位ビットに
は、フラグレジスタ１５からのフラグ（一例として
‘１’とする）が書き込まれている（図９（ａ））。

【００２７】この状態において、図５のプログラム切替
え処理では、最初に、シンフォニック用のプログラムに
替えて別の種類のプログラムが選択されたか否かを判断
する（ステップ２００）。選択されていなければそのま
まリターンする。他方選択される（一例として、ピッチ
チェンジ用のプログラムが選択されるものとする）と、
後述するステップ２０２でのプログラムの切替えの指示
が直前に行なわれた時点から、所定の最低時間（一例と
して、遅延用ＲＡＭ１０による楽音波形データの遅延時
間にほぼ等しい時間とする）が経過しているか否かを判
断する（ステップ２０１）。経過していなければ、その
ままリターンする。他方経過していれば、楽音波形デー
タのミュートを指示する信号を発生して制御部１４に与
える（ステップ２０２）。

【００２８】図６に移り、制御部１４は、ＣＰＵ１から
上記信号が与えられたか否かを判断しており（ステップ
３００）、上記信号が与えられると、補間部１６を制御
して楽音波形データをミュートする（ステップ３０１，
図７の時間Ｔ１）。これにより、シンフォニックの処理
を施した楽音波形データのＤ／Ａ変換器への供給レベル
が徐々に低下していく（図７の時間Ｔ１からＴ２）。

【００２９】図５に戻り、ＣＰＵ１は、上記レベルが、
プログラムを切り替えてもノイズが発生しないような所
定の値にまで低下したか否かを繰り返し判断する（ステ
ップ２０３）。そしてイエスになると、プログラムの切
替えを行なう（具体的には、マイクロプログラム発生部
１１から演算部１２に供給するプログラムを、シンフォ
ニック用のプログラムからピッチチェンジ用のプログラ
ムに切り替え、演算部１２に与える係数データ等のデー
タを、ピッチチェンジ用のデータに書り替える）（ステ
ップ２０４，図７の時間Ｔ２）。これにより、演算部１
２において、シンフォニック用のプログラムに替えてピ
ッチチェンジ用のプログラムの実行が開始される。続い
て、フラグレジスタ１５のフラグの反転を指示する信号
を発生して制御部１４に与える（ステップ２０５）。

【００３０】図６に移り、制御部１４は、ＣＰＵ１から
上記信号が与えられたか否かを判断しており（ステップ
３０２）、上記信号が与えられると、フラグレジスタ１
５のフラグを反転させる（ステップ３０３，図７の時間
Ｔ３）。これにより、制御部１４にフラグ‘０’が入力
され、且つ、ピッチチェンジの処理を施した楽音波形デ
ータが遅延用ＲＡＭ１０に書き込まれる際（図８
（ｂ））、同じアドレスの最上位ビットにはフラグ
‘０’（すなわちプログラムの切替え前とは反転したフ
ラグ）が書き込まれる（図９（ｂ））。

【００３１】次に、遅延用ＲＡＭ１０から楽音波形デー
タが読み出され始めたか否かを制御コードＲ／Ｗに基づ
いて繰り返し判断し（ステップ３０４）、楽音波形デー
タが読み出され始めると、遅延用ＲＡＭ１０から制御部
１４に与えられるフラグ（すなわち遅延用ＲＡＭ１０の
アドレスの最上位ビットから読み出されたフラグ）が、
フラグレジスタ１５から制御部１４に与えられるフラグ
‘０’と一致するか否かを判断する（ステップ３０
５）。シンフォニックの処理を施した楽音波形データが
遅延用ＲＡＭ１０から読み出されている間は、遅延用Ｒ
ＡＭ１０から制御部１４にフラグ‘１’が与えられるの
で、両フラグは一致しない。一致しなければ、ステップ
３０４に戻り、ステップ３０４及び３０５の処理を繰り
返す。その後、シンフォニックの処理を施した楽音波形
データが遅延用ＲＡＭ１０からすべて読み出され終わ
り、続いてピッチチェンジ用の処理を施した楽音波形デ
ータが遅延用ＲＡＭ１０から読み出されはじめると（図
８（ｃ））、遅延用ＲＡＭ１０から制御部１４にフラグ
‘０’が入力されるようになるので、両フラグが一致す
るようになる。こうして両フラグが一致すると、補間部
１６を制御してミュートを解除する（ステップ３０６，
図７の時間Ｔ４）。これにより、ピッチチェンジの処理
を施した楽音波形データのＤ／Ａ変換器への供給レベル
が徐々に上昇していく。

【００３２】尚、前述の図５のステップ２０１を設けた
のは、次のような理由による。シンフォニックが選択さ
れる前に例えばリバーブが選択されていたとすると、そ
のリバーブからシンフォニックへの切替えを行なった
後、遅延用ＲＡＭ１０による遅延時間よりも短い時間内
にシンフォニックに替えてピッチチェンジが選択された
場合に、続けて切替えを行なうこととすると、制御部１
４がフラグレジスタ１５のフラグを続けて２度反転させ
ることにより、リバーブについてのフラグと現在の（ピ
ッチチェンジについての）フラグとが一致してしまう。
そのため、ピッチチェンジへの切替え後に、リバーブの
処理を施した楽音波形データがＤＳＰ８から出力される
事態を生じてしまう。そこで、上記遅延時間よりも短い
時間内では切替えを行なわないようにすることにより、
そうした事態を防止しようとしたのである。具体的に
は、ステップ２０１での処理は、クロックパルスに従い
一定値を累算するカウンタ（図示せず）を、ステップ２
０４でのプログラムの切替えがある毎にリセットすると
ともに、そのカウント値が上記最低時間に対応する値以
上であるか否かをステップ２０１で判断することによっ
て実現できる。また、図５の例では、ステップ２０１で
ノーと判断したときにはリターンしているが、別の例と
して、ステップ２０１でノーと判断したときにはステッ
プ２０１を繰り返し実行することにより、遅延時間の経
過を待ってからステップ２０２に進んで切替えを指示す
るようにしてもよい。

【００３３】このように、この信号処理装置では、遅延
用ＲＡＭ１０に楽音波形データと併せてフラグを書き込
んでおり、プログラムの切替えの際には、このフラグを
反転させている。そして、遅延用ＲＡＭ１０から読み出
された楽音波形データが切替え前のプログラムの実行に
よるものか切替え後のプログラムの実行によるものか
を、楽音波形データと一緒に読み出されたこのフラグに
よって識別し、その識別結果に基づき、切替え前のプロ
グラムによって遅延用ＲＡＭ１０に書き込まれたデータ
がプログラムの切替え後にＤＳＰからＤ／Ａ変換器に送
られることを防止している。これにより、図７，８と従
来例の図１０，１１とを比較すれば明らかなとおり、遅
延用ＲＡＭ１０内のデータのクリアに要する時間（図１
０における時間Ｔ２からＴ４までに相当する時間）が不
要な分だけ、プログラムの切替えのために要する時間が
短縮される。

【００３４】尚、この実施例では、遅延用ＲＡＭの各ア
ドレスの最上位ビットにフラグを書き込んでいるが、こ
れに限らず、最上位ビット以外の適宜のビット位置にフ
ラグを書き込むようにしてもよいことはもちろんであ
る。また、この実施例では、フラグレジスタの保持する
１ビットのフラグから成る識別情報を、プログラムの切
替え毎に反転させつつ遅延用ＲＡＭに書き込んでいる
が、これに限らず、２ビット以上の識別情報を、プログ
ラムの切替え毎に値を変化させつつ遅延用ＲＡＭの２ビ
ット以上の所定のビット位置に書き込むようにしてもよ
い。このように識別情報を２ビット以上にした場合に
は、識別情報が４通り以上になるので、図５のステップ
２０１での処理を省略することも考えてよいであろう。
すなわち、識別情報が４通り以上であれば、前述の例の
ように、リバーブからシンフォニックへの切替えの指示
を行なった後、遅延用ＲＡＭ１０による遅延時間よりも
短い時間内に、シンフォニックからピッチチェンジへの
切替えの指示を続けて行なっても、リバーブについての
識別情報とピッチチェンジについての識別情報とは異な
っているので、ピッチチェンジへの切替え後に、リバー
ブの処理を施した楽音波形データが出力される事態は生
じないからである。

【００３５】また、この実施例では、ＤＳＰを設けた電
子楽器にこの発明を採用しているが、これに限らず、Ｄ
ＳＰを設けたその他の楽音発生装置にこの発明を採用し
てもよく、更に、ＤＳＰの演算部のような、ディジタル
信号として入力されたデータに対してマイクロプログラ
ムを実行することによってディジタル信号処理を施す演
算手段と、遅延用ＲＡＭのような、プログラムの実行の
過程でデータの書込み及び読出しを行なうための記憶手
段と、楽音発生装置のＣＰＵ及びＤＳＰのマイクロプロ
グラム発生部のような、複数種類のマイクロプログラム
のうちのいずれかのプログラムを演算手段に供給するプ
ログラム供給手段とを具えたその他の適宜の信号処理装
置にこの発明を適用するようにしてもよい。

【００３６】

【発明の効果】以上のように、この発明によれば、複数
種類のマイクロプログラムの中から選択的に切り替えて
供給されるプログラムを実行する演算手段と、プログラ
ムの実行の過程でデータの書込み及び読出しを行なうた
めの記憶手段とを具えた信号処理装置（例えばＤＳＰを
含んだ信号処理装置）において、プログラムの切替えの
ために要する時間を短縮させることができ、したがっ
て、切替え後のプログラムの実行による記憶手段へのデ
ータの書込みを迅速に開始させることができるという優
れた効果を奏する。

【図面の簡単な説明】

【図１】 この発明の一実施例に係る信号処理装置を適
用した電子楽器の全体構成を示すブロック図。

【図２】 図１のＤＳＰの構成の一例を示すブロック
図。

【図３】 遅延用ＲＡＭに記憶されるデータの一例を示
す図。

【図４】 図１のＣＰＵ１の実行するメインルーチンの
一例を示すフローチャート。

【図５】 図１のＣＰＵ１の実行する処理の一例を示す
フローチャート。

【図６】 図２の制御部１４の実行する処理の一例を示
すフローチャート。

【図７】 本発明に係るプログラム切替えのための処理
の内容を時間に沿って示す図。

【図８】 本発明に係るプログラム切替えのための処理
による遅延用ＲＡＭの記憶データの変化を示す図。

【図９】 本発明に係るプログラム切替えのための処理
によって遅延用ＲＡＭに書き込まれるフラグを示す図。

【図１０】 従来のプログラム切替えのための処理の内
容を時間に沿って示す図。

【図１１】 従来のプログラム切替えのための処理によ
る遅延用ＲＡＭの記憶データの変化を示す図。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ 鍵盤 ５ 表示器 ６ 操作子グループ ７ トーンジェネレータ ８ ＤＳＰ ９ データ及びアドレスバス １０ 遅延用ＲＡＭ １１ マイクロプログラム発生部 １２ 演算部 １３ 遅延用アドレス発生部 １４ 制御部 １５ フラグレジスタ １６ 補間部 １７，１８ 乗算器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ディジタル信号として入力されたデータ
   に対し、マイクロプログラムを実行することによりディ
   ジタル信号処理を施す演算手段と、前記プログラムの実
   行の過程で前記データの書込み及び読出しを行なうため
   の記憶手段と、複数種類のマイクロプログラムのうちの
   いずれかのプログラムを選択的に切り替えて前記演算手
   段に供給するプログラム供給手段と、を具えた信号処理
   装置において、 前記プログラム供給手段から供給されるプログラムが別
   の種類のプログラムに切り替わる毎に値の変化する識別
   情報を供給する識別情報供給手段と、 前記記憶手段にデータが書き込まれる際に、現在実行中
   のプログラムに対応して前記識別情報供給手段から供給
   される前記識別情報を併せて前記記憶手段に書き込む識
   別情報書込み手段と、 前記記憶手段からデータとともに読み出された前記識別
   情報の値に応じて、前記記憶手段から読み出された前記
   データに対する処理を制御する制御手段とを具えたこと
   を特徴とする信号処理装置。
2. 【請求項２】 前記制御手段は、前記記憶手段からデー
   タとともに読み出された前記情報の値と、現在実行中の
   プログラムに対応して前記識別情報供給手段から供給さ
   れる前記識別情報の値とが一致するか否かの判断に基づ
   き、前記データに対する処理を制御するものである請求
   項１に記載の信号処理装置。
3. 【請求項３】 前記制御手段は、前記記憶手段から読み
   出されたデータの装置からの出力処理を制御するもので
   ある請求項１または２に記載の信号処理装置。
4. 【請求項４】 前記制御手段は、前記記憶手段からデー
   タとともに読み出された前記識別情報の値が、現在実行
   中のプログラムに対応した値でない間は、前記データの
   装置からの出力を制限し、該識別情報の値が、現在実行
   中のプログラムに対応した値になったとき、前記制限を
   解除するものである請求項３に記載の信号処理装置。
5. 【請求項５】 前記識別情報書込み手段は、１ワード分
   のデータが書き込まれる前記記憶手段の記憶領域毎に、
   所定のビット位置に前記識別情報を書き込むものである
   請求項１乃至４のいずれかに記載の信号処理装置。
6. 【請求項６】 前記識別情報供給手段は、１ビットのフ
   ラグから成る前記識別情報を、プログラムの切替え毎に
   値を反転させて供給するものである請求項１乃至５のい
   ずれかに記載の信号処理装置。
7. 【請求項７】 前記演算手段は、楽音波形データに対し
   て音響効果の付与のための数値計算処理及び遅延処理を
   施すディジタルシグナルプロセッサの演算部であり、前
   記記憶手段は、楽音波形データに前記遅延処理を施すた
   めに設けられた遅延用ＲＡＭである請求項１乃至６のい
   ずれかに記載の信号処理装置。