JP2901143B2 - 楽音生成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、波形メモリから
読み出した波形データに基づいて楽音を生成する楽音生
成装置に関し、特に音源部とＣＰＵとを１チップ上に構
成した楽音生成装置に関する。

【０００２】

【従来の技術】従来より、波形メモリ読み出し方式の音
源部とそれを制御する中央処理装置（ＣＰＵ）とを１チ
ップ化した装置（ＬＳＩ）が知られている。このような
装置では、チップの外部にメモリを接続し、音源部とＣ
ＰＵとでその外部メモリを共有するようにしている。外
部メモリには、音源部が読み出すべき波形データとＣＰ
Ｕが読み出すべき制御プログラムが記憶されている。

【０００３】このような装置では、外部メモリが共有さ
れているため（すなわち、同じアドレスバスおよびデー
タバスを共用して、音源部からの外部メモリのアクセス
とＣＰＵからの外部メモリのアクセスとを行なうた
め）、外部メモリをＣＰＵまたは音源部の何れに接続す
るかを切り替える必要がある。切り替えの方式として、
例えば所定のレジスタに所定の値を設定することにより
外部メモリをＣＰＵと音源部との何れに接続するかを静
的に切り替える方式や、音源部の状況に応じて外部メモ
リをＣＰＵと音源部の何れに接続するかを切り替える方
式（例えば、通常はＣＰＵ優先で外部メモリをアクセス
し、音源部が波形データを必要とするとき音源部優先で
外部メモリをアクセスするように切り替える）などがあ
る。また、ＣＰＵと音源部の外部メモリアクセスを固定
のタイムスロットに割り当て、ＣＰＵと音源部とが交互
に外部メモリをアクセスするようにしたチップも提案さ
れている。

【０００４】

【発明が解決しようとする課題】上述したような音源部
とＣＰＵとを１チップ化した装置では、音源部による外
部メモリのアクセス（波形データの読み出し）によって
ＣＰＵが外部メモリをアクセスしたい場合にウエイト
（ＷＡＩＴ）がかかってしまい、ＣＰＵの動作が遅くな
ってしまうという問題があった。

【０００５】この発明は、音源部とＣＰＵとを１チップ
化した装置において、音源部による外部メモリのアクセ
スによってＣＰＵの動作が遅くなることを極力防止する
ことができる楽音生成装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、請求項１に係る発明は、中央処理装置と音源装置と
を１チップ上に形成するとともに、前記音源装置が読み
出す波形データと前記中央処理装置が読み出すデータと
を記憶した記憶手段が接続され、前記記憶手段の１アド
レス中に前記中央処理装置の単位アクセスデータが複数
含まれるような楽音生成装置であって、所定時間のタイ
ムスロットごとの処理によって所定回数の前記中央処理
装置からの前記記憶手段のアクセスと所定回数の前記音
源装置からの前記記憶手段のアクセスとを繰り返すもの
において、前記音源装置が前記記憶手段をアクセスする
タイムスロットの前のタイムスロットで前記中央処理装
置が読み出したデータを保持しておく保持手段と、前記
音源装置が前記記憶手段をアクセスするタイムスロット
において、前記保持手段により前記中央処理装置の読み
出したいデータが保持されているかどうかを判定する判
定手段と、前記判定手段で保持されていると判定された
場合は、該保持されているデータから前記中央処理装置
の読み出したいデータを取り出して前記中央処理装置に
供給する供給手段とを備えたことを特徴とする。

【０００７】「所定時間のタイムスロットごとの処理に
よって所定回数の前記中央処理装置からの前記記憶手段
のアクセスと所定回数の前記音源装置からの前記記憶手
段のアクセスとを繰り返す」は、例えば、「中央処理装
置が３回アクセス→音源装置が１回アクセス」というよ
うな場合でもよいし、「中央処理装置が３回アクセス→
音源装置が１回アクセス→中央処理装置が２回アクセス
→音源装置が１回アクセス」というような変則的な場合
も含む。ただし、中央処理装置は、音源装置が記憶手段
をアクセスしているタイムスロットでも記憶手段に対す
るアクセス要求を発行する。本発明は、そのような場
合、すなわち音源装置が記憶手段をアクセスしているタ
イムスロットにおいて、中央処理装置からのアクセス要
求に対して、保持してあったデータを返す（いわゆる、
キャッシングあるいはプリフェッチ）ようにすることを
特徴とするものである。また、保持手段における「前記
音源装置が前記記憶手段をアクセスするタイムスロット
の前のタイムスロットで」の「前の」は、必ずしも直前
のタイムスロットでなくてもよい。

【０００８】また、請求項２に係る発明は、中央処理装
置と音源装置とを１チップ上に形成するとともに、前記
音源装置が読み出す波形データと前記中央処理装置が読
み出すデータとを記憶した記憶手段が接続され、前記記
憶手段の１アドレス中に前記中央処理装置の単位アクセ
スデータが複数含まれるような楽音生成装置であって、
所定時間のタイムスロットごとの処理によって所定回数
の前記中央処理装置からの前記記憶手段のアクセスと所
定回数の前記音源装置からの前記記憶手段のアクセスと
を繰り返すものにおいて、前記中央処理装置からのアク
セス要求に応じて前記記憶手段をアクセスするタイムス
ロットで、前記中央処理装置が読み出したデータから取
り出したデータを前記中央処理装置に供給するととも
に、該読み出したデータを保持しておく第１の保持手段
と、前記第１の保持手段に保持されていたデータから取
り出したデータを前記中央処理装置からのアクセス要求
に応じて前記中央処理装置に供給するタイムスロット
で、該保持されていたデータの次のアドレスのデータを
前記記憶手段から読み出して保持しておく第２の保持手
段と、前記中央処理装置からアクセス要求が発行された
タイムスロットにおいて、前記第１の保持手段または第
２の保持手段の何れかに、前記中央処理装置の今回読み
出したいデータが保持されているかどうかを判定する判
定手段と、前記判定手段で保持されていると判定された
場合は、前記第１の保持手段または第２の保持手段に保
持されているデータから前記中央処理装置の読み出した
いデータを取り出して前記中央処理装置に供給する供給
手段とを備えたことを特徴とする。

【０００９】上記構成によれば、中央処理装置から連続
したアドレスのデータをアクセスする際に、一旦読み出
したデータを保持しておいて後のスロットで要求された
場合に保持しておいたデータから取り出して中央処理装
置に返すようにしているので、音源部による外部メモリ
のアクセスによってＣＰＵの外部メモリアクセスが実質
的に待たされるケースが減少する。特に、中央処理装置
のプログラムのフェッチなどにおいて効果がある。

【００１０】

【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。

【００１１】図１は、この発明に係る音源チップを用い
た電子楽器のブロック構成を示す。この電子楽器は、音
源チップ１、外部メモリ２、鍵盤３、パネル４、バッフ
ァ５、ＭＩＤＩ端子６、電源部７、水晶８、切り替え部
（ＳＸ）９、およびサウンドシステム１０を備えてい
る。

【００１２】音源チップ１は、波形メモリ読み出し方式
の音源部とその音源部を制御するＣＰＵとを１チップ化
したものである。外部メモリ２は、ＲＯＭ（リードオン
リメモリ）またはＲＡＭ（ランダムアクセスメモリ）か
らなり、音源部（ＴＧ）１０４が読み出す波形データや
ＣＰＵ１０２が読み出して実行する制御プログラムなど
を格納する。鍵盤３は、演奏者が演奏操作するための複
数の鍵を備えた鍵盤である。パネル４は、電子楽器の各
種の設定を行なうためのスイッチや表示器などを含んで
いる。ＭＩＤＩ（Musical Instrument Digital Interfa
ce）端子６は、外部のＭＩＤＩ機器とのＭＩＤＩ方式に
よる入出力を行なう接続端子であり、バッファ５は電気
的なインターフェースをとるバッファである。電源７
は、音源チップ１に3.3Ｖ（ボルト）または5.0Ｖの動作
電圧を供給する電源部である。水晶８はマスタークロッ
クの周波数を規定する水晶であり、ここでは、１８ＭＨ
ｚから３２ＭＨｚまでの範囲の所定周波数の水晶を、設
計しようとする電子楽器の性能に応じて、セットする。

【００１３】切り替え部（ＳＸ）９は、この音源チップ
１のＣＰＵ１０２の動作クロックと音源部１０４の動作
クロックとの比および外部メモリ２のアクセスをＣＰＵ
１０２に許す区間と音源部１０４に許す区間との区間長
さの比を切り替えるための切り替え部である。この切り
替え部（ＳＸ）９の切り替え状態に応じて音源チップ１
の外部メモリアクセス動作がどのように変化するかにつ
いては後述するが、切り替え部（ＳＸ）９は所定電圧を
印加する（「１」を表す）か接地する（「０」を表す）
かを切り替えるものであるので、以下では「ＳＸ＝１」
または「ＳＸ＝０」で切り替え部（ＳＸ）９の切り替え
状態を表現するものとする。サウンドシステム１０は、
音源チップ１（詳しくはＤＡＣ１０５）から出力される
楽音信号を放音するためのサウンドシステムである。

【００１４】音源チップ１は、パラレルポート１０１、
ＣＰＵ１０２、外部メモリ制御回路（ＭＣ）１０３、音
源部（ＴＧ）１０４、デジタルアナログ変換器（ＤＡ
Ｃ）１０５、ＭＩＤＩインターフェイス１０６、タイマ
１０７、ＲＡＭ１０８、クロック発生器１０９、および
バスライン１１０を備えている。

【００１５】パラレルポート１０１は、鍵盤３およびパ
ネル４をバスライン１１０に接続するインターフェース
である。ＣＰＵ１０２は、パラレルポート１０１を介し
て鍵盤３およびパネル４の操作状況を検出し、あるいは
パネル４の表示装置に表示データを送出する。さらにＣ
ＰＵ１０２は、この電子楽器全体の動作を制御する。例
えば、ユーザによりパネル４において音色の選択操作が
なされたとき、ＣＰＵ１０２は、選択された音色の音色
制御データを必要に応じて外部メモリ２から読み出し、
現在選択されている音色を示す内部ＲＡＭ１０８上の音
色指定データ領域に設定する。また、鍵盤３の鍵の操作
を検出したとき、あるいはＭＩＤＩのノートオンイベン
トを受信したとき、ＣＰＵ１０２は、それらに応じて該
音色指定データ領域に設定されている音色のデータとと
もにノートナンバやノートオンを音源部１０４に送出し
て、発音を指示する。さらに、自動演奏や自動伴奏が指
示されていたとき、ＣＰＵ１０２は、必要に応じて自動
演奏データや自動伴奏データを外部メモリ２から読み出
し、音源部１０４に発音を指示して自動演奏や自動伴奏
を実行する。ＣＰＵ１０２は、以上のような処理を、外
部メモリ２からプログラムを順次読み出して実行するこ
とにより実現する。

【００１６】音源部（ＴＧ）１０４は、波形メモリ読み
出し方式の音源であり、ＣＰＵ１０２からの指示に基づ
いて外部メモリ２から波形データを読み出し、楽音信号
を生成してＤＡＣ１０５に送出する。音源部１０４は、
詳しくは、外部メモリ２から波形データ（波形サンプ
ル）を読み出すためのアドレスを発生するアドレス発生
器、読み出した波形データを用いてサンプル間の補間演
算を行なう補間回路、ローパスフィルタなどのデジタル
フィルタ、エンベロープ付与回路、ミキサ、およびエフ
ェクタなどを備えたものである。ＤＡＣ１０５は、音源
部１０４から出力されるデジタル楽音信号をアナログ信
号に変換しサウンドシステム１０に送出する。

【００１７】外部メモリ制御回路（ＭＣ）１０３は、外
部メモリ２をＣＰＵ１０２または音源部１０４の何れに
接続するかを制御するためのコントローラである。外部
メモリ２は１６ビットデータを単位として読み書きされ
るメモリであるので、外部メモリ制御回路（ＭＣ）１０
３と外部メモリ２とを接続するアドレスおよびデータ線
１１１のうちデータ線は１６ビット長である。外部メモ
リ２に格納されている波形データは１６ビットサンプル
からなり音源部１０４はそのような波形データを読み出
すので、外部メモリ制御回路（ＭＣ）１０３と音源部１
０４とを接続するアドレスおよびデータ線１１２のうち
データ線は１６ビット長である。ＣＰＵ１０２は８ビッ
トマイクロプロセッサであるので、ＣＰＵバス１１０の
うちデータバス（外部メモリ制御回路（ＭＣ）１０３と
の接続部分１１３も含む）は８ビット長である。外部メ
モリ制御回路（ＭＣ）１０３の詳細は図２で後述する。

【００１８】ＭＩＤＩインターフェイス１０６は、外部
のＭＩＤＩ機器との間のインターフェイスである。タイ
マ１０７は、ＣＰＵ１０２にタイマ割り込みをかけるた
めのタイマである。このタイマ１０７は、自動演奏や自
動伴奏のテンポクロックの発生や、音色や音量などの楽
音特性の時間変化の制御に使用される。ＲＡＭ１０８
は、音源チップ１内部のメモリであり、ＣＰＵ１０２の
ワークエリアなどに用いる。ＣＰＵ１０２は、外部メモ
リ２および内部メモリ１０８のすべての領域にアクセス
可能である。

【００１９】クロック発生器１０９は、水晶８の周波数
に応じたマスタークロックを発生し、適宜分周して、音
源チップ１内部の各部に動作クロックを供給する。φＴ
Ｇは音源部１０４に供給する動作クロック、φＣＰＵは
ＣＰＵ１０２に供給する動作クロックである。音源部１
０４は、φＴＧを基準とするタイムスロットで（具体的
にはφＴＧの１周期を１タイムスロットとする）時分割
動作を行ない、複数チャンネル分の楽音を生成する。音
源部１０４の内部の各回路ブロック（図示せず）は、８
つのタイムスロットで１チャンネル分の動作を行なう。
直線補間を行なうため、発音中のチャンネルでは、１チ
ャンネル当たり外部メモリ２を２回アクセスする必要が
ある。そこで、音源部１０４は、４つのタイムスロット
で１回の割合で外部メモリ２をアクセスして、１６ビッ
ト波形データを１つ読み出すことができるようになって
いる。ＣＰＵ１０２は、φＣＰＵを動作クロックとして
動作する。ＣＰＵ１０２は、１クロック当たり最大１回
のアクセス（外部メモリ２、パラレルポート１０１、音
源部１０４、内部ＲＡＭ１０８などに対するアクセス）
を要求し、そこでＷＡＩＴ信号が発生しない場合は、同
１クロックの時間内に１回の同アクセスを実行する。ク
ロック発生器１０９が出力するφＭＣは、外部メモリ２
をＣＰＵ１０２または音源部１０４の何れに接続するか
を決定するための基準信号である。φＭＩＤＩはＭＩＤ
Ｉ入出力のための動作クロックを示す。

【００２０】特に、この音源チップ１では、切り替え部
（ＳＸ）９の切り替え状況に応じて、φＴＧとφＣＰＵ
の周波数の比を変化させることができる。具体的には、
ＳＸ＝０のときは（φＴＧの周波数）:（φＣＰＵの周
波数）＝１：１とし、ＳＸ＝１のときは（φＴＧの周波
数）:（φＣＰＵの周波数）＝２：１としている。ま
た、この音源チップ１では、切り替え部（ＳＸ）９の切
り替え状況に応じて、外部メモリ２がＣＰＵ１０２に接
続される時間区間長さ（以下、ＣＰＵアクセス時間と呼
ぶ）と外部メモリ２が音源部１０４に接続される時間区
間長さ（以下、音源アクセス時間と呼ぶ）との比を変化
させることができる。具体的には、ＳＸ＝０のときは
（ＣＰＵアクセス時間）:（音源アクセス時間）＝３：
１とし、ＳＸ＝１のときは（ＣＰＵアクセス時間）:
（音源アクセス時間）＝１：１としている。

【００２１】ＣＰＵの処理性能を高くしたい場合には、
電源電圧を高く、かつ高い周波数の水晶を接続しマスタ
ークロックの周波数を高くして、ＳＸ＝０とする。マス
タークロックの周波数が高いので、（φＴＧの周波
数）:（φＣＰＵの周波数）＝１：１としたφＴＧを基
準とすれば、（ＣＰＵアクセス時間）:（音源アクセス
時間）＝３：１として相対的に音源アクセス時間を短く
しても、十分な品質の楽音生成ができる程度のサンプリ
ング周波数を確保できる。一方、ＣＰＵの処理性能が低
くてよい場合には、電源電圧を低く、かつ低い周波数の
水晶を接続しマスタークロックの周波数を低くして、Ｓ
Ｘ＝１とする。マスタークロックの周波数を低くすると
それに応じてφＴＧの周波数も低くなり楽音の品質が低
下してしまうので、ＳＸ＝１としてφＴＧの周波数をφ
ＣＰＵの周波数の２倍とし、充分な品質の楽音生成がで
きる程度のサンプリング周波数を確保する。また、マス
タークロックの周波数を低くするとそれに応じて一定時
間内で波形データをアクセスできる回数が減っていくこ
とになり楽音の品質低下が起こるが、ここではＳＸ＝１
として相対的に音源アクセス時間を増やし、十分な品質
の楽音生成ができる程度のサンプリング周波数を確保し
ている。

【００２２】上述したように、外部メモリ２は１６ビッ
トのデータバス幅を有しており、読み出しや書き込みは
１６ビットデータを単位として行なわれる。すなわち、
外部メモリ２をアクセスする際に入力されるアドレスは
１６ビット単位のデータを特定するアドレスである。音
源部１０４は１６ビット単位の波形サンプルデータを１
回のアクセスで読み出す。音源部１０４から外部メモリ
２に出力するアドレスは１６ビット単位の波形データを
特定するアドレスである。一方、ＣＰＵ１０２の処理単
位は８ビットであり、ＣＰＵ１０２からの外部メモリ２
のアクセスはプログラムのフェッチも含めて８ビットの
データ幅を単位として行なわれる。ＣＰＵ１０２から外
部メモリアクセスのために出力するアドレスは８ビット
単位のデータを特定するアドレスであるが、そのアドレ
スは、最下位ビット以外の部分（以下、「上位アドレ
ス」と呼ぶ）が外部メモリ２内の１６ビットデータを特
定するアドレスで、最下位ビットがその１６ビットデー
タの上位か下位か（０のとき上位、１のとき下位）を示
すアドレスになっている。したがって、ＣＰＵ１０２か
ら連続するアドレスの８ビットデータを順次アクセスす
る場合、外部メモリ２では、１６ビットデータの上位８
ビット、その１６ビットデータの下位８ビット、次アド
レスの１６ビットデータの上位８ビット、その１６ビッ
トデータの下位８ビット、…、というように、同じ１６
ビットデータ中では上位→下位の順に８ビットデータが
読み出される。

【００２３】ＣＰＵ１０２が任意の８ビットデータを外
部メモリ２から読み出したとき、実際には、その８ビッ
トデータを上位または下位に含む１６ビットデータが外
部メモリ２から読み出されていることになる。そこでこ
の音源チップ１では、ＣＰＵ１０２からの要求に応じて
読み出すべき８ビットデータを含む１６ビットデータを
外部メモリ２から読み出し、そのうち要求された８ビッ
トデータをＣＰＵ１０２に返すとともに、その際、外部
メモリ制御回路（ＭＣ）１０３において当該読み出した
１６ビットデータを保持しておき、次スロットでＣＰＵ
１０２が当該１６ビットデータ中の何れかの８ビットデ
ータを要求したときに、保持してあるデータから読み出
して返す（いわゆるキャッシングを行なう）ようにして
いる。保持してあったデータを返すだけであるので実際
に外部メモリ２をアクセスする必要はなく、当該スロッ
トで音源部４からの外部メモリ２のアクセスを行なえる
ことになる。これにより、音源部１０４から外部メモリ
２をアクセスしているタイムスロットにおいても、所定
の条件を満たす場合には、ＣＰＵ１０２が所望のデータ
を読み出せるようにしている。このようなキャッシング
機能は、特に命令フェッチなどで連続するアドレスのデ
ータを読み出す場合に有効である。

【００２４】図２は、そのようなＣＰＵアクセスにおけ
るキャッシングを行なうための図１の外部メモリ制御回
路（ＭＣ）１０３のブロック構成を示す。なお、点線で
囲んだ部分２２０は後述する変形例において有効な部分
であり、いま説明している外部メモリ制御回路（ＭＣ）
１０３には存在しないものとする。すなわち、ＣＰＵバ
ス１１０のうちアドレス線２３１（最下位ビットは除
く）は直接セレクタ２０１の入力２３２に接続されてい
るものとする。

【００２５】図２において、外部メモリ制御回路（Ｍ
Ｃ）１０３は、セレクタ２０１,２０２、アクセス制御
回路２０３、ラッチ２０４、比較器２０５、アドレスデ
コーダ２０６、キャッシュ制御回路２０７、ラッチ２０
８、セレクタ２０９、および書き込み制御回路２１０を
備えている。

【００２６】ＣＰＵバス１１０からのアドレスの最下位
ビットはキャッシュ制御回路２０７に入力する。ＣＰＵ
バス１１０からの上位アドレスは、セレクタ２０１の一
方の入力（アドレス線２３２）、アドレスデコーダ２０
６、比較器２０５の一方の入力、およびラッチ２０４に
入力する。ラッチ２０４の出力は、もう一方の入力とし
て比較器２０５に入力する。アドレスデコーダ２０６の
デコード結果はキャッシュ制御回路２０７に入力する。
比較器２０５の比較結果はキャッシュ制御回路２０７に
入力する。キャッシュ制御回路２０７は、比較器２０５
およびアドレスデコーダ２０６からの出力、並びにＣＰ
Ｕアドレスの最下位ビットに基づいて、セレクタ２０９
を切り替える。

【００２７】セレクタ２０１の出力端子は外部メモリ２
のアドレス線２３６に接続されている。セレクタ２０１
の一方の入力は上述したようにＣＰＵ１０２からの上位
アドレスであり、もう一方の入力には音源部１０４のア
ドレス線２３３が接続されている。セレクタ２０２に
は、外部メモリ２のデータ線（１６ビット）２３７、並
びに、ＣＰＵバス１１０側のデータ線（１６ビット）２
３４および音源部１０４のデータ線（１６ビット）２３
５が接続されている。外部メモリ２に対するデータの読
み出しおよび書き込み（書き込みは外部メモリ２がＲＡ
Ｍの場合のみ）を行なえるようにするため、セレクタ２
０２は双方向にデータを流すことができるセレクタにな
っている（実際にはデータ読み出しの際に使うセレクタ
とデータ書き込みの際に使うセレクタとが設けられてい
るが、ここでは１つのセレクタ２０２で代表させて表す
ものとする）。アクセス制御回路２０３は、クロック発
生器１０９から出力されるφＭＣに応じて、さらに音源
部１０４から出力される空きチャンネル情報に応じて、
セレクタ２０１,２０２を切り替える。

【００２８】ＣＰＵバス１１０のデータ線（８ビット）
は、セレクタ２０９の出力側端子、および書き込み制御
回路２１０に接続されている。セレクタ２０９の入力側
には、次の４つのデータ線２４１〜２４４が接続されて
いる。２４１は（セレクタ２０２を介して）外部メモリ
２のデータ線２３７の上位８ビットにつながるデータ
線、２４２は（セレクタ２０２を介して）外部メモリ２
のデータ線２３７の下位８ビットにつながるデータ線、
２４３はラッチ２０８の出力側の上位８ビットにつなが
るデータ線、２４４はラッチ２０８の出力側の下位８ビ
ットにつながるデータ線である。ラッチ２０８の入力側
は、（セレクタ２０２を介して）外部メモリ２のデータ
線２３７（１６ビット）に接続されている。

【００２９】書き込み制御回路２１０からの書き込みデ
ータを送出するデータ線は、セレクタ２０２への入力デ
ータ線２３４に接続されている。アクセス制御回路２０
３、キャッシュ制御回路２０７、および書き込み制御回
路２１０は、制御信号を互いに授受するための制御信号
線２５１で接続されている。

【００３０】図２の外部メモリ制御回路（ＭＣ）１０３
の動作を説明する。外部メモリ２をＣＰＵ側に接続する
か音源側に接続するかは、アクセス制御回路２０３が決
定する。具体的には、アクセス制御回路２０３は、φＭ
Ｃ＝１かつ音源部１０４からの空きチャンネル情報が出
力されていないとき、当該タイムスロットで当該チャン
ネルに関し波形データを読み出すものとし、外部メモリ
２を音源側に接続する。それ以外は、外部メモリ２をＣ
ＰＵ側に接続する。空きチャンネル情報とは、当該スロ
ットで処理するチャンネルが空き状態（発音していない
状態、または発音状態だが楽音が充分に減衰した状態）
か否かを示す情報である。

【００３１】外部メモリ２を音源側に接続する場合、ア
クセス制御回路２０３は、外部メモリ２のアドレス線２
３６と音源部１０４のアドレス線２３３とを接続し、外
部メモリ２のデータ線２３７と音源部１０４のデータ線
２３５とを接続するように、セレクタ２０１および２０
２を切り替える。これにより、音源部１０４から出力さ
れたアドレスがセレクタ２０１を介して外部メモリ２に
入力し、当該アドレスのデータ（波形サンプル）が外部
メモリ２から読み出され、セレクタ２０２を介して音源
部１０４に渡される。

【００３２】外部メモリ２をＣＰＵ側に接続する場合、
アクセス制御回路２０３は、外部メモリ２のアドレス線
２３６とＣＰＵバス１１０側のアドレス線２３２とを接
続し、外部メモリ２のデータ線２３７とＣＰＵバス１１
０側のデータ線２３４とを接続するように、セレクタ２
０１および２０２を切り替える。

【００３３】アクセス制御回路２０３の制御の元で外部
メモリ２がＣＰＵ側または音源側の何れかに接続される
こととは独立に、ＣＰＵ１０２はメモリアクセス要求
（始めは読み出し要求として説明する）を発行する。こ
のＣＰＵ１０２からのアクセス要求で出力されるアドレ
スの最下位ビットはキャッシュ制御回路２０７に入力
し、上位アドレスはアドレスデコーダ２０６に入力す
る。アドレスデコーダ２０６は、ＣＰＵ１０２からの上
位アドレスをデコードし、デコード結果をキャッシュ制
御回路２０７に出力する。キャッシュ制御回路２０７
は、アドレスデコーダ２０６からの出力に基づいて、Ｃ
ＰＵ１０２がアクセスする領域が外部メモリ２であるか
内部メモリ１０８であるかを判別することができる。Ｃ
ＰＵ１０２が外部メモリ２以外をアクセスする場合は、
アドレスデコーダ２０６でそのことが検出され、当然に
外部メモリ制御回路（ＭＣ）１０３ではＣＰＵバス１１
０と外部メモリ２とを接続する動作は行なわない。以下
では、ＣＰＵ１０２からのアクセス要求でアクセスする
領域が外部メモリ２であることが、アドレスデコーダ２
０６からの出力に基づいて、確認されていることを前提
として説明する。

【００３４】ＣＰＵ１０２からの上位アドレスはラッチ
２０４にラッチされる。同時に、ラッチ２０４はラッチ
してあった前回のＣＰＵアクセスの上位アドレスを比較
器２０５に出力する。比較器２０５は、ラッチ２０４に
ラッチされている前回のＣＰＵアクセスの上位アドレス
と今回のＣＰＵアクセスの上位アドレスとを比較し、比
較結果をキャッシュ制御回路２０７に出力する。これに
より、キャッシュ制御回路２０７は、ＣＰＵ１０２から
アクセス要求が発行されるごとに、前回のアクセス時の
上位アドレス（前回の読み出しアドレス）と今回のアク
セス時の上位アドレス（今回の読み出しアドレス）とが
一致しているか否かを判別できる。

【００３５】また、キャッシュ制御回路２０７は、ＣＰ
Ｕ１０２からのアドレスの最下位ビットに基づいて、い
まアクセスしようとしている８ビットデータが外部メモ
リ２から読み出す１６ビットデータのうちの上位か下位
かを判別できる（アドレス最下位ビットが０のときは上
位、１のときは下位）。

【００３６】さらに、キャッシュ制御回路２０７は、ア
クセス制御回路２０３からの制御信号により、現タイム
スロットが外部メモリ２をＣＰＵ側と音源側の何れに接
続するタイムスロットであるかを知る。

【００３７】以上のように、ＣＰＵ１０２から外部メモ
リ２へのアクセス要求が発行された場合、キャッシュ制
御回路２０７は以下の〜を認識できる。 現タイムスロットが外部メモリ２をＣＰＵ側と音源側
の何れに接続するタイムスロットであるか 前回のアクセス時の上位アドレス（前回の読み出しア
ドレス）と今回のアクセス時の上位アドレス（今回の読
み出しアドレス）とが一致しているか否か 所望の８ビットデータは、外部メモリ２から読み出す
１６ビットデータのうちの上位か下位か

【００３８】上記〜に示した種々のケースにおい
て、外部メモリ制御回路（ＭＣ）１０３、特にキャッシ
ュ制御回路２０７は、以下の（１）および（２）のよう
に動作する。

【００３９】（１）現タイムスロットが、外部メモリ２
とＣＰＵ側とを接続するタイムスロットであるときは、
次の（１−１）または（１−２）とする。

【００４０】（１−１）前回アクセス時の上位アドレス
と今回アクセス時の上位アドレスとが異なる場合は、外
部メモリ２からデータ読み出しを行なって、要求された
データをＣＰＵ１０２に返す。現タイムスロットでは、
外部メモリ２がＣＰＵ側に接続されているから、ＣＰＵ
バス１１０からの上位アドレスはセレクタ２０１を介し
て外部メモリ２に入力し、そのアドレスの１６ビットデ
ータが読み出される。読み出された１６ビットデータの
上位８ビットはデータ線２４１を介して、下位８ビット
はデータ線２４２を介して、それぞれセレクタ２０９に
入力する。キャッシュ制御回路２０７は、ＣＰＵ１０２
からのアドレスの最下位ビットが０のときは、セレクタ
２０９の入力２４１を選択出力して、外部メモリ２から
読み出した１６ビットデータのうち上位８ビットをＣＰ
Ｕバス１１０に流す。また、アドレス最下位ビットが１
のときは、セレクタ２０９の入力２４２を選択出力し
て、外部メモリ２から読み出した１６ビットデータのう
ち下位８ビットをＣＰＵバス１１０に流す。外部メモリ
２から読み出した１６ビットデータは、ラッチ２０８に
ラッチ（キャッシング）しておく。

【００４１】（１−２）前回アクセス時の上位アドレス
と今回アクセス時の上位アドレスとが一致している場合
は、前回外部メモリ２から読み出した１６ビットデータ
がラッチ２０８にラッチされており、今回はそのラッチ
２０８から上位または下位の８ビットをＣＰＵ１０２に
渡せばよく、外部メモリ２をアクセスする必要はない。
そこで、キャッシュ制御回路２０７は、ＣＰＵ１０２か
らのアドレスの最下位ビットに基づいて、ラッチ２０８
にラッチされている１６ビットデータのうち上位または
下位の８ビットデータを選択出力する。すなわち、ＣＰ
Ｕ１０２からのアドレスの最下位ビットが０のときは、
セレクタ２０９の入力２４３のデータ（ラッチ２０８の
上位の８ビットデータ）をＣＰＵバス１１０のデータバ
スに流してＣＰＵ１０２に渡し、ＣＰＵ１０２からのア
ドレスの最下位ビットが１のときは、セレクタ２０９の
入力２４４のデータ（ラッチ２０８の下位の８ビットデ
ータ）をＣＰＵバス１１０のデータバスに流してＣＰＵ
１０２に渡す。なお、この（１−２）は現タイムスロッ
トが外部メモリ２とＣＰＵ側とを接続するタイムスロッ
トである場合であるから、ラッチ２０８から読まずに、
外部メモリ２から（１−１）と同様にして所望のデータ
を読み出してもよい。

【００４２】（２）現タイムスロットが、外部メモリ２
と音源側とを接続するタイムスロットであるときは、次
の（２−１）または（２−２）とする。

【００４３】（２−１）前回アクセス時の上位アドレス
と今回アクセス時の上位アドレスとが異なる場合、キャ
ッシュ制御回路２０７は、ＣＰＵ１０２に対しＷＡＩＴ
信号を送ってＣＰＵ１０２からの外部メモリアクセスを
待たせる。

【００４４】（２−２）前回アクセス時の上位アドレス
と今回アクセス時の上位アドレスとが一致している場合
は、前回外部メモリ２から読み出した１６ビットデータ
がラッチ２０８にラッチされているということである。
そこで、キャッシュ制御回路２０７は、上記（１−２）
と同様にして、ＣＰＵ１０２からのアドレスの最下位ビ
ットに基づいて、ラッチ２０８にラッチされている１６
ビットデータのうち上位または下位の８ビットデータを
ＣＰＵ１０２に渡す。この（２−２）は、現タイムスロ
ットが外部メモリ２と音源側とを接続するタイムスロッ
トである場合であるから、音源部１０４が外部メモリ２
から波形サンプルを読み出す動作は並行して実行されて
おり、ＣＰＵ側から見ると恰も外部メモリ２をアクセス
したかのように所望のデータが受け取れることになる。

【００４５】以上（１）（２）ではＣＰＵ１０２からの
外部メモリアクセス要求が読み出し要求である場合を説
明したが、外部メモリ２がＲＡＭのときは書き込みもで
きるように書き込み制御回路２１０が設けられている。
ＣＰＵ１０２から外部メモリ２に対する書き込み要求が
発行されたとき、現タイムスロットが外部メモリ２をＣ
ＰＵ側に接続するタイムスロットであるなら、書き込み
制御回路２１０は、ＣＰＵバス１１０からの書き込みデ
ータを外部メモリ２に書き込む。ＣＰＵ１０２から外部
メモリ２に対する書き込み要求が発行されたとき、現タ
イムスロットが外部メモリ２を音源側に接続するタイム
スロットであるなら、書き込み制御回路２１０は、ＣＰ
Ｕ１０２にＷＡＩＴ信号を送って書き込みを待たせる。

【００４６】図３は、電源電圧が5.0ＶかつＳＸ＝０か
つマスタークロックの周波数が２８ＭＨｚの場合のＣＰ
Ｕ１０２および音源１０４からの外部メモリ２へのアク
セスタイミングを示す波形図である。図３を参照して、
ＳＸ＝０の場合について説明する。３０１はマスターク
ロックの波形を示す。また、３０２，３０３は、それぞ
れ、φＴＧおよびφＣＰＵの波形を示す。ＳＸ＝０のと
きはマスタークロックを１／４分周したクロックがφＣ
ＰＵおよびφＴＧとして出力される。３０４は、φＴＧ
を基準とするタイムスロットを示す。タイムスロット３
０４の各スロット内に記載した０００〜２５５の数字は
タイムスロットの番号を示す。音源部１０４は、このタ
イムスロット３０４にしたがって、３２チャンネル（第
０〜第３１チャンネル）分の楽音生成動作を時分割で実
行する。音源部１０４は、８つのタイムスロットで１チ
ャンネル分の楽音生成を行なうので、０００番〜００７
番のタイムスロットで第０チャンネルの処理を行ない、
００８番〜０１５番のタイムスロットで第１チャンネル
の処理を行ない、…、２４８番〜２５５番のタイムスロ
ットで第３１チャンネルの処理を行なうことになる。図
３では、主として、２４８番〜２５５番のタイムスロッ
トすなわち第３１チャンネルの処理区間（矢印３０５の
範囲）を示している。

【００４７】ＳＸ＝０のときは、（「０」を出力する時
間長さ）:（「１」を出力する時間長さ）＝３:１となる
ようにφＭＣが出力される。３０６は、φＭＣの波形を
示す。矢印３０７がφＭＣ＝０の区間、矢印３０８がφ
ＭＣ＝１の区間であり、その比は３：１になっている。
３０９は、ＣＰＵ１０２または音源部１０４のどちらか
ら外部メモリ２へアクセス可能であるかを示す。「ＣＰ
Ｕ」と記載された区間がＣＰＵ１０２から外部メモリ２
をアクセス可能な区間、「音源」と記載された区間が音
源部１０４から外部メモリ２をアクセス可能な区間を示
す。

【００４８】図１，２で説明したように、ＣＰＵ１０２
からの外部メモリアクセス要求に対し、外部メモリ２か
ら読み出すべきデータが既にラッチ２０８に保持されて
いた場合は、実際に外部メモリ２をアクセスすることな
くラッチ２０８から読み出したデータをＣＰＵ１０２に
返す。したがって、３０９に示した「ＣＰＵ」のスロッ
トで必ずＣＰＵ１０２から外部メモリ２をアクセスする
とは限らないし、「音源」のスロットでもＣＰＵ１０２
からのアクセス要求に応じてデータをＣＰＵ１０２に返
すことがある。

【００４９】３１１は、ＣＰＵ１０２から連続するアド
レスの８ビットデータを順次読み出し要求した場合に返
されるデータの一例を示す。２４８番のタイムスロット
で、ＣＰＵ１０２から、あるアドレスのデータ（１６ビ
ットデータの上位とする）を読み出し要求したとする。
このとき、ＣＰＵ１０２から指定された上位アドレスで
外部メモリ２から１６ビットデータが読み出され、その
上位８ビットがＣＰＵ１０２に返されるとともに、読み
出した１６ビットデータはラッチ２０８にラッチされ
る。この２４８番のタイムスロットにおける処理は、上
記（１−１）の場合に相当する。

【００５０】次に、２４９番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの下位になる）を読み出し要求したとする。このと
き、指定された上位アドレスのデータは既にラッチ２０
８にラッチされているので、ラッチ２０８の下位８ビッ
トがＣＰＵ１０２に返される。この２４９番のタイムス
ロットにおける処理は、上記（１−２）の場合に相当す
る。

【００５１】次に、２５０番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの上位になる）を読み出し要求したとする。このと
き、指定された上位アドレスはラッチ２０４にラッチさ
れている前回の上位アドレスと異なるから、今回の上位
アドレスで外部メモリ２から１６ビットデータが読み出
され、その上位８ビットがＣＰＵ１０２に返されるとと
もに、読み出した１６ビットデータはラッチ２０８にラ
ッチされる。この２５０番のタイムスロットにおける処
理は、上記（１−１）の場合に相当する。

【００５２】次に、２５１番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの下位になる）を読み出し要求したとする。このと
き、指定された上位アドレスのデータは既にラッチ２０
８にラッチされているので、ラッチ２０８の下位８ビッ
トがＣＰＵ１０２に返される。並行して、このタイムス
ロットでは音源部１０４からの波形データ読み出しが実
行されている。この２５１番のタイムスロットにおける
処理は、上記（２−２）の場合に相当する。

【００５３】３１２は、ＣＰＵ１０２から連続するアド
レスの８ビットデータを順次読み出し要求した場合に返
されるデータの他の一例を示す。これは３１１と異な
り、１６ビットデータの下位のデータから読み出し要求
を開始した場合である。

【００５４】２４８番と２４９番のタイムスロットで、
ＣＰＵ１０２から、あるアドレスのデータ（１６ビット
データの下位とする）およびその次のアドレスのデータ
（上位）を読み出し要求したとする。これらの読み出し
要求に対しては、外部メモリ２からデータが読み出され
て返される。次の２５０番のタイムスロットでは、２４
９番の上位データを読み出したときに下位データもラッ
チされているから、外部メモリ２をアクセスすることな
く、ラッチされていたデータがＣＰＵ１０２に返され
る。次の２５１番のタイムスロットでは、ＣＰＵ１０２
から次のアドレスのデータ（上位）の読み出し要求が発
行されるが、このタイムスロットでは音源部１０４から
の読み出しが行なわれ、かつ今回のＣＰＵ１０２からの
上位アドレスは前回の上位アドレスとは異なるので、Ｃ
ＰＵ１０２の読み出し要求は待たされる（上記（２−
１）の場合）。次の２５２番のタイムスロットでは、上
位データの読み出しから開始されるので、引き続き連続
したアドレスの読み出しを続けるなら、３１１に示した
例と同様に２５５番のタイムスロットでもＣＰＵ１０２
にデータが返されることになる。

【００５５】図４は、電源電圧が3.3ＶかつＳＸ＝１か
つマスタークロックの周波数が２０ＭＨｚの場合のＣＰ
Ｕ１０２および音源１０４からの外部メモリ２へのアク
セスタイミングを示す波形図である。図４を参照して、
ＳＸ＝１の場合について説明する。４０１はマスターク
ロックの波形、４０２，４０３はそれぞれφＴＧおよび
φＣＰＵの波形を示す。ＳＸ＝１のときは、マスターク
ロックを１／２分周したクロックがφＴＧとして出力さ
れ、マスタークロックを１／４分周したクロックがφＣ
ＰＵとして出力される。４０４は、φＴＧを基準とする
タイムスロットを示す。タイムスロット４０４に付した
番号の記載や、音源部１０４がこのタイムスロット４０
４にしたがって３２チャンネル時分割動作することなど
は図３の場合と同様である。

【００５６】ＳＸ＝１のときは、（「０」を出力する時
間長さ）:（「１」を出力する時間長さ）＝１:１となる
ようにφＭＣが出力される。４０６は、φＭＣの波形を
示す。矢印４０７がφＭＣ＝０の区間、矢印４０８がφ
ＭＣ＝１の区間であり、その比は１：１になっている。
矢印４０７の区間で、ＣＰＵ１０２は外部メモリ２をア
クセスできる。また、矢印４０８の区間で、音源部１０
４は外部メモリ２をアクセスできる。４０９は、ＣＰＵ
１０２または音源部１０４のどちらから外部メモリ２へ
アクセス可能であるかを示す。

【００５７】４１１は、ＣＰＵ１０２から連続するアド
レスの８ビットデータを順次読み出し要求した場合に返
されるデータの一例を示す。区間４０７（音源部のタイ
ムスロットで見ると２４８，２４９番のタイムスロッ
ト）で、ＣＰＵ１０２から、あるアドレスのデータ（１
６ビットデータの上位とする）を読み出し要求したとす
る。このとき、指定された上位アドレスで外部メモリ２
から１６ビットデータが読み出され、その上位８ビット
がＣＰＵ１０２に返されるとともに、読み出した１６ビ
ットデータはラッチ２０８にラッチされる。この区間に
おける処理は、上記（１−１）の場合に相当する。

【００５８】次に、区間４０８（音源部のタイムスロッ
トで見ると２５０，２５１番のタイムスロット）で、Ｃ
ＰＵ１０２から、次のアドレスのデータ（１６ビットデ
ータの下位になる）を読み出し要求したとする。このと
き、指定されたアドレスのデータは既にラッチ２０８に
ラッチされているので、ラッチ２０８の下位８ビットが
ＣＰＵ１０２に返される。この区間における処理は、上
記（１−２）の場合に相当する。

【００５９】４１２は、ＣＰＵ１０２から連続するアド
レスの８ビットデータを順次読み出し要求した場合に返
されるデータの他の一例を示す。これは４１１と異なり
１６ビットデータの下位のデータから読み出し要求を開
始した場合である。区間４０７で、あるアドレスのデー
タ（１６ビットデータの下位とする）を読み出し要求
し、外部メモリ２からデータが読み出されて返される。
次の区間４０８では、ＣＰＵ１０２から次のアドレスの
データ（上位）の読み出し要求が発行されるが、このタ
イムスロットでは音源部１０４からの読み出しが行なわ
れ、かつ今回のＣＰＵ１０２からの上位アドレスは前回
の上位アドレスとは異なるので、ＣＰＵ１０２の読み出
し要求は待たされる（上記（２−１）の場合）。次の区
間からは、上位データの読み出しから開始されるので、
引き続き連続したアドレスから読み出すなら、４１１に
示した例と同様になる。

【００６０】なお、ＣＰＵ１０２のプログラムの実行で
は、分岐などがなければアドレスを順次１つずつ進めな
がら外部メモリ２をアクセスしていく場合が多い。逆
に、ＣＰＵ１０２が、同じアドレスを何回も続けて読む
ことは稀である。したがって、ＣＰＵ１０２によって前
のタイムスロットで読み出されラッチ２０８にラッチさ
れたデータのうち、その次のタイムスロットでヒットし
て使えるのは、前のタイムスロットでＣＰＵ１０２が受
け取らなかった方のデータである場合が多い。このた
め、上述の発明の実施の形態例において、ラッチ２０８
を（１６ビットでなく）８ビットのラッチとし、「前の
タイムスロットでＣＰＵ１０２が読み出したデータのう
ち、そのタイムスロットでＣＰＵ１０２が受け取らなか
った方のデータ」のみをラッチするようにしてもよい。
このようにしても、余り不都合は生じないし（ＣＰＵ１
０２がアドレスを１つずつ進めながら外部メモリ２をア
クセスするなら効果は同じである）、却って１６ビット
ラッチを８ビットラッチで済ませることができるという
効果がある。

【００６１】以上説明した発明の実施の形態によれば、
音源部１０４が外部メモリ２をアクセスしているタイム
スロットであっても、ＣＰＵ１０２がアクセス要求した
データが既に読み出されてラッチされている場合にはそ
のデータをＣＰＵ１０２に返すことができるので、音源
部による外部メモリのアクセスによってＣＰＵの動作が
遅くなることを極力防止することができる。

【００６２】また、上述した発明の実施の形態によれ
ば、ＣＰＵ１０２と音源部１０４のアクセス時間の比
は、３：１（ＳＸ＝０の場合）と１：１（ＳＸ＝１の場
合）であり、ＣＰＵ１０２のクロックを基準とすると、
前者では４クロックに１回、後者では２クロックに１
回、音源部１０４からのアクセスが入る。ところで、外
部メモリ２から読み出したデータには、ＣＰＵ１０２の
２アドレス分のデータが入っており、ＣＰＵ１０２が連
続したアドレスを順次アクセスする場合、ラッチ２０８
にラッチされたデータが有効に使われるのは、２クロッ
クに１回ということになる。この周期が、音源部１０４
からアクセスの入る周期（４クロックに１回、または、
２クロックに１回）の約数となっているので、ＣＰＵ１
０２のアクセスが連続している限り、ラッチ２０８のデ
ータが１回ヒットしたらその次もヒットする、つまり連
続的にヒットし続ける。さらに、図３の３１２や図４の
４１２に示したように、１回ＷＡＩＴされると、次のタ
イムスロットからの連続したアクセスでは必ずヒットす
るようになる。一般化して述べると、外部メモリ２の１
アドレスに含まれるＣＰＵ１０２の単位アクセスデータ
の数が、音源部１０４のアクセス周期の約数になってい
る場合、ラッチ２０８の連続ヒットする確率が改善され
るという効果がある。

【００６３】次に、上記図１および図２の変形例を説明
する。この変形例は、図１と同じ構成の電子楽器であ
る。その外部メモリ制御回路（ＭＣ）は、図２の構成に
点線部分２２０を加え、さらにラッチ２０８を１６ビッ
ト×２段（第１段、第２段と呼ぶ）構成としたものであ
る。

【００６４】外部メモリ２から読み出した１６ビットデ
ータをラッチ２０８の第１段または第２段のどちらに書
き込むか、およびラッチ２０８の第１段または第２段の
どちらから上位８ビットまたは下位８ビットを読み出し
てセレクタ２０９に入力するかは、キャッシュ制御回路
２０７が制御する。なお、セレクタ２０９に、外部メモ
リ２のデータ線の上位８ビットおよび下位８ビット、ラ
ッチ２０８の第１段の上位８ビットおよび下位８ビッ
ト、並びにラッチ２０８の第２段の上位８ビットおよび
下位８ビットが入力するようにし、キャッシュ制御回路
２０７によりセレクタ２０９を切り替えてこれらの入力
を選択出力するようにしてもよい。

【００６５】ＣＰＵバス１１０の上位アドレスは、セレ
クタ２２１および加算器２２２に入力する。加算器２２
２は、入力した上位アドレスに１を加算し、加算結果を
セレクタ２２１に出力する。セレクタ２２１は、キャッ
シュ制御回路２０７の制御の元で、ＣＰＵバス１１０の
上位アドレスそのものか、またはそれを＋１した値を、
選択出力する。セレクタ２２１の出力はセレクタ２０１
に入力する。

【００６６】図３の３１３は、この変形例において、Ｃ
ＰＵ１０２から連続するアドレスの８ビットデータを順
次読み出し要求した場合に返されるデータの一例を示
す。２４９番のタイムスロットで、ＣＰＵ１０２から、
あるアドレスのデータ（１６ビットデータの上位とす
る）を読み出し要求したとする。このとき、指定された
上位アドレスで外部メモリ２から１６ビットデータが読
み出され、その上位８ビットがＣＰＵ１０２に返される
とともに、読み出した１６ビットデータはラッチ２０８
の第１段にラッチされる。

【００６７】次に、２５０番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの下位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回（２４９番スロット）の上位アドレ
スと一致するから、当該アドレスのデータは既にラッチ
２０８の第１段にラッチされていることが分かる（キャ
ッシュ制御回路２０７はラッチ２０８の第１段および第
２段のそれぞれについてどのアドレスのデータをラッチ
したか管理しているものとする。また、ＣＰＵバス１１
０からの上位アドレスはキャッシュ制御回路２０７にも
入力するものとする。）。そこで、キャッシュ制御回路
２０７はラッチ２０８の第１段の下位８ビットが選択出
力されるようにセレクタ２０９を切り替え、これにより
所望のデータがＣＰＵ１０２に返される。

【００６８】同時に、この２５０番のタイムスロットは
外部メモリ２をＣＰＵ側に接続するタイムスロットであ
るから、キャッシュ制御回路２０７はセレクタ２２１を
切り替えて、加算器２２２からの出力（すなわち、今回
の上位アドレスに１を加えた値）がセレクタ２０１を介
して外部メモリ２のアドレス線に入力するようにする。
これにより、今回の上位アドレスの次のアドレスのデー
タが先読みされる（図３の３１３では下側に「次アドレ
スラッチ」と記載して先読みを示した）。先読みされた
データは、セレクタ２０２を介してラッチ２０８の第２
段にラッチされる。なお、先読みを行なったタイムスロ
ットにおいて、今回ＣＰＵ１０２に返したデータが下位
データであるときは、次のタイムスロットで次のアドレ
ス（先読みしたアドレスである）のアクセス要求が来た
ときに当該データが既に先読みされていることを検出す
るため、ラッチ２０４にラッチした今回の上位アドレス
に１を加算して、ラッチ２０４の内容を先読みを行なっ
た上位アドレスに更新しておく。

【００６９】次に、２５１番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの上位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回の上位アドレス（実際は、前回すな
わち２５０番スロットでアクセスした上位アドレスでな
く、それに＋１した値（先読みを行なった上位アドレ
ス）が設定されている）と一致するから、当該アドレス
のデータは既にラッチ２０８の第２段にラッチされてい
ることが分かる。そこで、キャッシュ制御回路２０７は
ラッチ２０８の第２段の上位８ビットが選択出力される
ようにセレクタ２０９を切り替え、これにより所望のデ
ータがＣＰＵ１０２に返される。並行して、このタイム
スロットでは音源部１０４からの波形データ読み出しが
実行されている。

【００７０】次に、２５２番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの下位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回の上位アドレスと一致するから、当
該アドレスのデータは既にラッチ２０８の第２段にラッ
チされていることが分かる。そこで、キャッシュ制御回
路２０７はラッチ２０８の第２段の下位８ビットが選択
出力されるようにセレクタ２０９を切り替え、これによ
り所望のデータがＣＰＵ１０２に返される。

【００７１】同時に、この２５２番のタイムスロットは
外部メモリ２をＣＰＵ側に接続するタイムスロットであ
るから、２５０番スロットで行なったのと同様に次の上
位アドレスを先読みしておく。先読みしたデータは、現
在使用していないラッチ２０８の第１段にラッチされ
る。また、ラッチ２０４の内容を先読みを行なった上位
アドレスに更新しておく。

【００７２】次に、２５３番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの上位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回の上位アドレス（先読みを行なった
上位アドレスが設定されている）と一致するから、当該
アドレスのデータは既にラッチ２０８の第１段にラッチ
されていることが分かる。そこで、キャッシュ制御回路
２０７はラッチ２０８の第１段の上位８ビットが選択出
力されるようにセレクタ２０９を切り替え、これにより
所望のデータがＣＰＵ１０２に返される。

【００７３】同時に、この２５３番のタイムスロットは
外部メモリ２をＣＰＵ側に接続するタイムスロットであ
るから、２５０番スロットで行なったのと同様に次の上
位アドレスを先読みしておく。先読みしたデータは、現
在使用していないラッチ２０８の第２段にラッチされ
る。なお、この先読みを行なったタイムスロットにおい
て、今回ＣＰＵ１０２に返したデータが上位データであ
るときは、「今回ＣＰＵ１０２に返した上位データは以
前に先読みしてあったデータ」であり、「次のスロット
で、その以前に先読みしてあったデータの下位８ビット
がＣＰＵ１０２に返されるはず」であり、「さらにその
次のスロットで、今回先読みしたデータの上位８ビット
が返されるはず」であるということになる（もちろん連
続したアドレスでＣＰＵ１０２からアクセス要求がくる
ものとする）。したがって、次のタイムスロットで次の
アドレスのアクセス要求が来たときに当該データが既に
先読みされていることを検出するため、ラッチ２０４に
ラッチした今回の上位アドレスには１を加算せずそのま
まにしておく。

【００７４】次に、２５４番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの下位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回の上位アドレスと一致するから、当
該アドレスのデータは既にラッチ２０８の第１段にラッ
チされていることが分かる。そこで、キャッシュ制御回
路２０７はラッチ２０８の第１段の下位８ビットが選択
出力されるようにセレクタ２０９を切り替え、これによ
り所望のデータがＣＰＵ１０２に返される。なお、この
タイムスロットでは、以前に先読みされていたラッチ２
０８の第１段から下位データをＣＰＵ１０２に返し、ラ
ッチ２０８の第２段には次のスロットでＣＰＵ１０２に
返すべきデータがラッチされていることが分かっている
から、ラッチ２０４の内容を＋１してラッチ２０８の第
２段の先読みデータの上位アドレスに更新しておく。

【００７５】次に、２５５番のタイムスロットで、ＣＰ
Ｕ１０２から、次のアドレスのデータ（１６ビットデー
タの上位になる）を読み出し要求したとする。このと
き、指定された今回の上位アドレスはラッチ２０４にラ
ッチされている前回の上位アドレス（実際は、前回すな
わち２５４番スロットでアクセスした上位アドレスでな
く、それに＋１した値（先読みを行なった上位アドレ
ス）が設定されている）と一致するから、当該アドレス
のデータは既にラッチ２０８の第２段にラッチされてい
ることが分かる。そこで、キャッシュ制御回路２０７は
ラッチ２０８の第２段の上位８ビットが選択出力される
ようにセレクタ２０９を切り替え、これにより所望のデ
ータがＣＰＵ１０２に返される。並行して、このタイム
スロットでは音源部１０４からの波形データ読み出しが
実行されている。

【００７６】以上のように、この変形例では、ＣＰＵか
ら外部メモリの連続したアドレスをアクセスする場合に
ほとんどＣＰＵが待たされることがない。

【００７７】なお、上記変形例において、ラッチ２０４
および比較器２０５を無くして、キャッシュ制御回路２
０７がこれらの機能を果たすようにしてもよい。すなわ
ち、キャッシュ制御回路２０７で、ラッチ２０８の第１
段および第２段にラッチしたデータのアドレスを管理
し、ＣＰＵ１０２から出力されるアドレスとラッチして
いるアドレスとに基づいて上述した管理を行なうように
してもよい。

【００７８】

【発明の効果】以上説明したように、この発明によれ
ば、音源部とＣＰＵとを１チップ化した装置において、
音源部による外部メモリのアクセスによってＣＰＵの動
作が遅くなることを極力防止することができる。

【図面の簡単な説明】

【図１】この発明に係る音源チップを用いた電子楽器の
ブロック構成図

【図２】外部メモリ制御回路（ＭＣ）のブロック構成図

【図３】ＳＸ＝０の場合におけるアクセスタイミングを
示す波形図

【図４】ＳＸ＝１の場合におけるアクセスタイミングを
示す波形図

【符号の説明】

１…音源チップ、２…外部メモリ、３…鍵盤、４…パネ
ル、５…バッファ、６…ＭＩＤＩ端子、７…電源部、８
…水晶、９…切り替え部（ＳＸ）、１０…サウンドシス
テム、１０１…パラレルポート、１０２…ＣＰＵ、１０
３…外部メモリ制御回路（ＭＣ）、１０４…音源部（Ｔ
Ｇ）、１０５…デジタルアナログ変換器（ＤＡＣ）、１
０６…ＭＩＤＩインターフェイス、１０７…タイマ、１
０８…ＲＡＭ、１０９…クロック発生器、１１０…バス
ライン、２０１，２０２，２０９…セレクタ、２０３…
アクセス制御回路、２０４，２０８…ラッチ、２０５…
比較器、２０６…アドレスデコーダ、２０７…キャッシ
ュ制御回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−212996（ＪＰ，Ａ) 特開 平７−181974（ＪＰ，Ａ) 実開 平６−54098（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G10H 1/02

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】中央処理装置と音源装置とを１チップ上に
   形成するとともに、前記音源装置が読み出す波形データ
   と前記中央処理装置が読み出すデータとを記憶した記憶
   手段が接続され、前記記憶手段の１アドレス中に前記中
   央処理装置の単位アクセスデータが複数含まれるような
   楽音生成装置であって、所定時間のタイムスロットごと
   の処理によって所定回数の前記中央処理装置からの前記
   記憶手段のアクセスと所定回数の前記音源装置からの前
   記記憶手段のアクセスとを繰り返すものにおいて、 前記音源装置が前記記憶手段をアクセスするタイムスロ
   ットの前のタイムスロットで前記中央処理装置が読み出
   したデータを保持しておく保持手段と、 前記音源装置が前記記憶手段をアクセスするタイムスロ
   ットにおいて、前記保持手段により前記中央処理装置の
   読み出したいデータが保持されているかどうかを判定す
   る判定手段と、 前記判定手段で保持されていると判定された場合は、該
   保持されているデータから前記中央処理装置の読み出し
   たいデータを取り出して前記中央処理装置に供給する供
   給手段とを備えたことを特徴とする楽音生成装置。
2. 【請求項２】中央処理装置と音源装置とを１チップ上に
   形成するとともに、前記音源装置が読み出す波形データ
   と前記中央処理装置が読み出すデータとを記憶した記憶
   手段が接続され、前記記憶手段の１アドレス中に前記中
   央処理装置の単位アクセスデータが複数含まれるような
   楽音生成装置であって、所定時間のタイムスロットごと
   の処理によって所定回数の前記中央処理装置からの前記
   記憶手段のアクセスと所定回数の前記音源装置からの前
   記記憶手段のアクセスとを繰り返すものにおいて、 前記中央処理装置からのアクセス要求に応じて前記記憶
   手段をアクセスするタイムスロットで、前記中央処理装
   置が読み出したデータから取り出したデータを前記中央
   処理装置に供給するとともに、該読み出したデータを保
   持しておく第１の保持手段と、 前記第１の保持手段に保持されていたデータから取り出
   したデータを前記中央処理装置からのアクセス要求に応
   じて前記中央処理装置に供給するタイムスロットで、該
   保持されていたデータの次のアドレスのデータを前記記
   憶手段から読み出して保持しておく第２の保持手段と、 前記中央処理装置からアクセス要求が発行されたタイム
   スロットにおいて、前記第１の保持手段または第２の保
   持手段の何れかに、前記中央処理装置の今回読み出した
   いデータが保持されているかどうかを判定する判定手段
   と、 前記判定手段で保持されていると判定された場合は、前
   記第１の保持手段または第２の保持手段に保持されてい
   るデータから前記中央処理装置の読み出したいデータを
   取り出して前記中央処理装置に供給する供給手段とを備
   えたことを特徴とする楽音生成装置。