JP3693046B2 - 楽音発生装置 - Google Patents
楽音発生装置 Download PDFInfo
- Publication number
- JP3693046B2 JP3693046B2 JP2002219609A JP2002219609A JP3693046B2 JP 3693046 B2 JP3693046 B2 JP 3693046B2 JP 2002219609 A JP2002219609 A JP 2002219609A JP 2002219609 A JP2002219609 A JP 2002219609A JP 3693046 B2 JP3693046 B2 JP 3693046B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- musical
- tone
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の属する技術分野】
この発明は、演算処理装置による演算により楽音を生成するようにした楽音発生装置に関する。
【0002】
【従来の技術】
従来の楽音発生装置は、通常、MIDI(Musical Instrument Digital Interface)、鍵盤あるいはシーケンサなどからの演奏情報を入力する演奏入力部、楽音波形を発生する音源部、入力された演奏情報に応じて前記音源部を制御する中央処理装置(CPU)などから構成されていた。ここで、CPUは、入力された演奏情報に応じて、チャンネルアサイン、パラメータ変換などの音源ドライバ処理を実行し、音源部の割り当てたチャンネルに変換したパラメータと発音開始指示(ノートオン)を供給する。また、音源部は供給されたパラメータに基づいて楽音波形を生成するものであり、この音源部としては電子回路などのハードウエアが採用されていた。
このため、楽音発生装置は楽音を発生するための専用機器となってしまい、楽音を発生するときには専用の楽音発生装置を準備することが必要であった。
【0003】
また、パーソナルコンピュータなどの汎用処理装置において楽音を発生させる場合には、装置外部に専用音源装置を付加したり、あるいは、楽音波形を発生するための音源チップ、波形データを記憶する波形ROM、および、A/D変換回路、D/A変換回路、FIFOバッファおよびインタフェース回路を備えた符号化復号化回路(CODEC)チップなど、数個のICチップが搭載された拡張ボードを本体内に接続することにより、楽音を発生させていた。
【0004】
さらに、最近では、前記ハードウエア音源の動作をコンピュータプログラムによる音源処理(ソフトウエア音源)に置き換え、CPUにより演奏処理と音源処理とを実行させるようにした楽音発生方法、いわゆるソフトウエア音源が提案されている。ここで、演奏処理とは、前述した音源ドライバ処理に相当する処理であって、入力されたMIDIなどの演奏情報に基づき、生成される楽音を制御するための制御情報を作成する処理のことである。また、音源処理とは、前記演奏処理において作成された制御情報に基づき楽音の波形データを生成する処理のことである。この楽音発生方法によれば、専用の楽音発生装置や音源ボードを用いることなく、CPUとソフトウエアのほかにはDA変換用のチップを備えるだけで、楽音を発生させることが可能となる。
【0005】
楽音を発生させるためには、サンプリング周期、すなわち、DAC(Digital Analog Converter)における変換タイミング毎に演算生成した波形サンプルをDACに供給することが必要であり、このためにCPUにおける演算量は非常に大きいものとなっている。すなわち、CPUは、楽音を演算生成するために、入力されるMIDIイベントなどの演奏情報から楽音制御情報を生成する処理および波形生成処理を実行しなければならない。
【0006】
例えば波形メモリ方式の音源の場合には、この波形生成処理において、演奏情報から生成された楽音制御情報に基づいて、各発音チャンネル毎に、LFO(Low Frequency Oscillator)、フィルタEGおよび音量EGなどの波形演算を実行し、対応する波形メモリ(波形テーブル)から波形データを読み出し、該読み出した波形データに対して補間演算を行い、その結果得られた波形データに対して各種EG波形のサンプルを乗算して当該発音チャンネル分の波形データを演算生成し、これを全発音チャンネルについて繰り返し実行して各発音チャンネル分の波形サンプルデータを累算することにより1サンプリングタイミングに対応する楽音波形データの生成が行われる。
【0007】
【発明が解決しようとする課題】
前述した音源ボードを接続する方法は、音源ボードに搭載されるICチップの点数が多く、楽音を発生させるためのコストが高くなるという問題点を有している。また、波形データが波形ROMに格納されており、発生する楽音の自由度が乏しいものであった。
また、前述したソフトウエア音源は、楽音を発生させるために特別のハードウエアを必要としないが、1DACサイクル毎に出力すべき波形データを演算により生成することが必要であるため、この楽音波形データを演算生成するためのCPUの負荷が非常に大きくなるという問題点がある。
【0008】
そこで、本発明は、自由度があり、しかも、CPUの処理負荷が比較的小さい楽音発生装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の楽音発生装置は、プログラムに基づいて動作を行う中央処理装置であって、複数サンプリング周期に対応するフレーム周期ごとに生成処理を実行することにより、前記複数サンプリング周期分の楽音波形サンプルをまとめて生成し、バッファに書き込む前記中央処理装置と、前記中央処理装置により前記フレーム周期ごとにまとめて生成された前記楽音波形サンプルを記憶する前記バッファと、要求信号に応じて、前記バッファからFIFOバッファに前記楽音波形サンプルを転送する転送手段と、前記バッファから転送された前記楽音波形サンプルを記憶し、サンプリング周期ごとに順次読み出して楽音信号形成手段に供給する前記FIFOバッファと、前記FIFOバッファからサンプリング周期ごとに供給される前記楽音波形サンプルに基づき楽音信号を形成する楽音信号形成手段と、前記FIFOバッファに空きが生じたときに前記要求信号を発生する要求信号発生手段とを有するものである。
【0010】
【発明の実施の形態】
図1に本発明の楽音発生装置の一実施の形態の構成を示す。この図において、10は楽音波形サンプルの生成や各種アプリケーションプログラムなどを実行する中央処理装置(CPU)、11はプリセット音色データなどが記憶されているROM、12は実行するプログラムやデータが読み込まれるとともに波形テーブル、各種バッファ領域およびワークエリアとして使用されるRAM、13は各種の波形データや音色データおよび各種のアプリケーションプログラムなどが記憶されているハードディスク装置、14は各種のデータやプログラムなどを記憶したCD−ROMを駆動するCD−ROM装置、15は外部接続されるMIDIキーボードなどの演奏装置との間で演奏データや制御信号の送受信を行うためのMIDIインタフェース、16および17は、それぞれ、パーソナルコンピュータに一般的なキーボードおよびディスプレイ装置である。
【0011】
18はCPU10を介さずにRAM12内のサンプルバッファ領域から波形サンプルデータを読み出して符号化復号化回路19に転送するDMA制御回路(Direct Memory Access Controller)である。なお、このDMA制御回路18はバスの転送速度が速いときには省略することができる。19は、この波形サンプルデータに対して振幅エンベロープやパン係数の乗算処理を実行し、得られた楽音波形データをアナログの楽音信号に変換してサウンドシステム20に出力する符号化復号化回路(CODEC)であり、その詳細については後述する。20はCODEC19から出力される楽音信号を増幅して外部出力するサウンドシステム、21は所定時間毎にCPU10に対して割込をかけるとともに、CODEC19にサンプリングクロックを供給するタイマである。そして、これら各構成要素はバスを介して相互に接続されている。以上の構成は、通常のパーソナルコンピュータやワークステーションなどと同等であり、それらの上で本発明の楽音生成方法を実行することができる。
【0012】
図2に上記CODEC19の内部構成を示す。この図において、30は前記バスに接続され各種信号やデータの授受を行なうインタフェース回路、31は外部入力端子LLINEおよびRLINEから入力されるステレオの外部オーディオ信号を所定のサンプリング周波数でサンプリングしてアナログデジタル変換するA/D変換回路、32は該A/D変換回路31から出力されるステレオの外部入力データを格納する左右2チャンネル分のFIFO(first-in first-out)バッファである。このFIFOバッファ32に格納されたデータは前記インタフェース回路30を介してCPU10により読み込まれ、所定の処理が行われる。
【0013】
33は前記CPU10により演算生成された波形データが格納されるFIFOバッファである。この例においては、前記CPU10は32チャンネル分の楽音波形サンプルを演算生成するものとされており、前記FIFOバッファ33は32チャンネルの楽音波形データをそれぞれ格納することができるように構成されている。
【0014】
34は、各チャンネル対応にEG制御データが格納されるレジスタを有し、前記CPU10から供給される各発音チャンネルのEG制御データに基づいて音量エンベロープ信号AEGを発生するとともに、該AEGと同じくCPU10から供給される音量パラメータvolとを乗算して音量制御データを出力するエンベロープジェネレータEG、35は同じく各チャンネル対応にCPU10から供給されるパン制御データを格納するレジスタを有し、該パン制御データpanに基づいてパン係数を発生するパン係数発生器である。36は前記FIFOバッファ33から出力される各発音チャンネル分の波形データと前記EG34から出力される当該発音チャンネルに対応する音量制御データとを乗算する乗算器、37は前記乗算器36から順次出力される各チャンネルに対応する楽音波形データと前記パン係数発生器35から出力される当該チャンネルに対応するパン係数とを乗算するパン乗算器である。
【0015】
38は前記パン乗算器37から出力される32チャンネルの各発音チャンネルの楽音波形データを各サンプリング周期対応に順次加算合計するチャンネル累算器である。図示するように、このチャンネル累算器38にA/D変換器31の出力を入力することにより、外部入力信号と演算生成された楽音波形信号とをミキシングすることができる。39は前記チャンネル累算器38から出力される楽音波形データに対してリバーブなどのエフェクト処理を施すエフェクト回路である。なお、このエフェクト回路39は場合によっては省略することができる。40は、1DACサイクル毎に前記エフェクト回路39から出力される楽音波形サンプル信号をデジタルアナログ変換し、LOUTおよびROUTとして前記サウンドシステム20に出力するデジタルアナログ変換器である。
このように、本発明においては、CODEC19において音量制御および累算処理が実行されるようになされている。
【0016】
次に、本発明の楽音発生装置におけるソフトウエア音源について説明する。図3は、このソフトウエア音源における処理の時間的な流れを説明する図である。
本発明のソフト音源は、例えば25.6kHzのサンプリング周波数(レート)で楽音波形データを発生するが、その楽音波形データ生成処理は例えば128サンプル(1フレーム)時間毎に行うようになされている。そして、あるフレーム(FL)に対応するタイムスロットに演奏入力があると、次のフレームでその演奏入力に対応する楽音波形データの算出処理を行い、さらに次のフレームでこの楽音波形データを25.6kHzの周期毎に1サンプルずつ読み出して楽音信号を形成する。したがって、演奏入力があってから実際に楽音が発音されるまで(または楽音が消音されるまで)は約2フレームの時間ずれが生じることになるが、1フレームが128サンプル(5ミリ秒)であるため、その時間ずれはわずかである。なお、この1フレームのサンプル数は任意に設定することができるが、サンプル数を大きくすると発音に遅れが生じ、小さくすると時間的マージンが減少して一時的な演算量の増加時に応答が悪くなることがある。
【0017】
また、本発明においては、前記ハードディスク装置13からRAM12上に読み出される波形テーブルに記憶された波形サンプルに基づいて楽音を生成するいわゆるテーブルルックアップ方式の楽音生成を行っている。
【0018】
図4は前記ソフト音源の動作時にRAM12に設定される記憶エリアを説明する図である。同図(A)は入力バッファを示しており、この入力バッファは、MIDIインタフェース15から演奏入力があったとき、その演奏入力の内容とその発生時刻を記憶するバッファである。このバッファの内容は、後述するMIDI処理で読み出され、対応する処理が実行される。
【0019】
同図(B)はサンプルバッファWBを示している。このサンプルバッファWBは32チャンネル分設けられており、各チャンネルのバッファはそれぞれ128サンプル分の波形データ記憶エリア(SDi1〜SDi128)を備えている。
波形データ生成演算は、1つのチャンネル毎に1フレーム時間分の128サンプルを演算し、これを最大32チャンネル分(発音しているチャンネル分)繰り返すという手順で行われるが、このようにして生成された各チャンネル128サンプルの波形データを記憶するのがサンプルバッファWBである。
【0020】
同図(C)は音色データレジスタである。この音色データレジスタは、各MIDIチャンネル(演奏パート)で生成される楽音波形を決定する音色データを記憶するレジスタであり、この音色データとして、各音色の各音域毎に素材とする波形テーブルを指定する波形指定データ、EG制御データ、パン制御データなどが記憶されている。
【0021】
同図(D)は音源レジスタである。この音源レジスタには、各発音チャンネル別に該発音チャンネルで生成される楽音波形を決定するためのデータが記憶される。このデータとしてはノートナンバ、いずれか1つの波形テーブルのアドレスを示す波形指定アドレス(アタックスタートアドレスAS、アタックエンドアドレスAE、ループスタートアドレスLS、ループエンドアドレスLE)、ノートオンデータなどが記憶されている。
【0022】
次に、フローチャートを参照して本発明のソフト音源の動作を説明する。
図5(a)はメインルーチンを示すフローチャートである。プログラムが起動されると、まず、レジスタエリアの確保などの初期設定を実行(S1)したのち、何らかの起動要因(トリガ)があるまで、S2、S3で待機する。起動要因が発生した場合には、その起動要因をS4で判断して対応する処理動作を実行する。起動要因としては、(1)入力バッファにMIDIデータが書き込まれた場合、(2)1フレームに対応する時間毎に発生されるタイマ21などからの割込、(3)その他パネルやウインドウ画面からのスイッチイベントの発生、および、(4)終了コマンドの入力の4種類の要因があり、それぞれの要因に応じて、MIDI処理(S5)、音源処理(S6)、その他処理(S7)、および終了処理(S8)が実行される。
【0023】
終了処理S8は設定データの退避やレジスタのクリアなどの処理であり、この処理が終了したのち動作を終える。その他処理S7は、各種のパネル入力やコマンド入力に対応する処理である。音源処理(S6)は、タイマ21から128サンプルクロックをカウントしたことにより発生される割り込みなどによって図3における読み出し再生が次のフレームに進行したのを検出して実行される処理である。
【0024】
図5の(b)は最優先の割込処理として実行されるMIDI割込処理のフローチャートである。この割込処理はMIDIインタフェース15からMIDIデータを受信したときに起動されるものであり、当該MIDIデータを取り込み(S10)、該受信したMIDIデータとともにその受信時刻データを図4の(A)に示した入力バッファに書き込む(S11)。
【0025】
MIDI処理(S5)は、前記入力バッファにMIDIデータが書き込まれていることが検出されたときに起動され、書き込まれたMIDIデータに対応した処理が行われる。
図6は、このMIDI処理の1つであるノートオンイベント処理における動作を示す図である。この処理は、入力バッファにノートオンイベントデータが書き込まれていたときに実行される。まず、そのノートオンイベントデータのノートナンバ、ベロシティデータ、パート別音色、発生時刻をそれぞれNN、VEL、t、TMレジスタに記憶する(S20)。次に、32チャンネルの発音チャンネルのなかからこのノートオンにかかる楽音を発音する発音チャンネルを割り当て外発音チャンネル番号をiに記憶する(S21)。このノートオンにかかる音色データTP(t)のEG制御データをVELに応じて加工する(S22)。次に、加工されたEG制御データとパン制御データをノートオンを示すデータとともにCODEC19内の第iチャンネルのレジスタに書き込む(S23)。続いて、EG制御データおよびパン制御データ以外の音色データTP(t)およびFナンバFNをノートオンとともに第iチャンネルの音源レジスタに書き込む(S24)。
【0026】
図7は1フレーム時間に対応する周期で起動される音源処理S6を示すフローチャートである。この音源処理動作は32の発音チャンネルについて1フレーム(128サンプル)分の楽音波形データを生成する処理であるが、演算の途中であってもCPU10の占有可能時間を経過すると強制的に終了されてしまうため、演算順が下位のチャンネルほど打ち切られる可能性が高くなる。したがって、優先度の高いチャンネル(消音されては困るチャンネル)から先に演算するように、まず、32の発音チャンネルの演算順序を決定する(S30)。次に、演算順位を示すポインタiに1をセットする(S31)。続いて、i番目、すなわち、演算順序第1番目の発音チャンネルの音源レジスタにアドレスを設定して該チャンネルのデータを読出可能にするなどの波形データ演算準備処理(S32)を実行する。次に、指定された波形テーブルからの波形の読出および補間処理(S33)を実行する。
【0027】
波形読出および補間処理(S33)について図8を参照して説明する。この処理ではiで指定されている演算順序の発音チャンネルの波形データを1フレーム(128サンプル)分まとめて演算生成する。まず、サンプル数カウンタsに1をセットする(S40)。次に、直前の演算のアドレス(この処理チャンネルの前のフレームにおける波形読出で最後に生成したアドレス)にFナンバFNを加算してアドレスの更新を行う(S41)。このとき、通常は整数部と小数部とからなるアドレスが生成されるため、RAM12の波形指定データtで指定された波形テーブルからこのアドレスを含む2サンプル(整数部のアドレスで指定されるサンプルと整数部+1のアドレスで指定されるサンプル)の波形データを読み出す(S42)。これら2サンプルのデータを小数部の値で直線補間し、その値をIDレジスタにセットする(S43)。次にIDレジスタの内容をサンプルバッファWBの対応するチャンネルの波形データ記憶エリアSDi(s)にセットする(S44)。この動作をs=1からs=128になるまで繰り返し実行し(S45、S46)、128回の処理が完了すれば音源処理(図7)に戻る。
【0028】
波形読出および補間処理S33が終了した後、全チャンネルについての波形データ演算が終了した否かを判定する(S34)。終了していないときはiをi+1にインクリメントして(S36)、次の優先順位の発音チャンネルについて波形データ演算準備処理(S32)以降の処理を実行する。また、全チャンネル分の波形データ演算が終了したときには、生成した波形データの再生を再生部(DMA制御回路18)に再生予約する(S35)。この再生予約は、RAM12内のサンプルバッファWBの記憶アドレスをDMA制御回路18に通知することにより行われる。
【0029】
このようにして、ソフトウエア音源処理により、サンプルバッファWB(SDi1〜SDi128、i=1〜32)に各発音チャンネルについてそれぞれ1フレーム時間分の補間サンプルが格納されることとなる。この補間サンプルに対しCODEC19において音量制御および累算処理が実行され楽音波形データが生成される。
【0030】
前記サンプルバッファWBに格納された補間サンプルは、DMA制御回路18により前記CODEC19内のFIFOバッファ33に転送される。すなわち、前記CODEC19内のFIFOバッファ33に空が生じたときにDMA制御回路18に対してDMA転送要求信号が出力され、DMA制御回路18は前記ステップS35(図7)において再生予約されているサンプルバッファWBから補間サンプルデータを読み出して前記FIFOバッファ33に転送する。
【0031】
FIFOバッファ33に格納されている各発音チャンネルの補間サンプルは、サンプリングタイミング毎に順次読み出されてレベル乗算器36に入力される。
一方、エンベロープジェネレータ34においては、前記ステップS23(図6)によりレジスタに書き込まれたEG制御データおよび音量パラメータに基づいて各発音チャンネルに対応する音量制御データが順次時分割で発生される。レベル乗算器36において、前記FIFOバッファ33から出力される当該サンプリングタイミングにおける各発音チャンネルの補間サンプルと、前記エンベロープジェネレータ34から出力される音量制御データの乗算が実行される。
【0032】
また、前記パン係数発生器35において、前記ステップS23(図6)によりレジスタに書き込まれたパン制御データにより各発音チャンネルに対応するパン係数が時分割で発生される。このパン係数と前記レベル乗算器36から出力される音量制御された波形サンプルデータがパン乗算器37において乗算され、音像定位がなされた各発音チャンネルの波形サンプルデータが時分割で出力される。
【0033】
チャンネル累算器38は、各サンプリングタイミングに対応する記憶エリアを有しており、前記パン乗算器37から各サンプリングタイミング毎に時分割で出力される各発音チャンネルの楽音波形サンプルデータがチャンネル累算器38の当該サンプリングタイミングの記憶エリアに累積加算される。すなわち、このチャンネル累算器38の各記憶エリアに当該サンプリングタイミングにおける全発音チャンネルの波形データが加算される。なお、前述したように、前記A/D変換回路31からの出力信号も同時にチャンネル累算器38において加算することにより、入力アナログ信号とのミキシングを行なうことができる。
【0034】
前記チャンネル累算器38からの出力は、場合に応じて、エフェクト回路39においてリバーブなどのエフェクト処理が行なわれ、サンプリングタイミング毎にD/A変換回路40に入力され、アナログの楽音信号に変換されて左右両チャンネルの出力信号LOUTおよびROUTとして前記サウンドシステム20に出力される。
【0035】
なお、上記実施の形態においては、CODEC19内に設けられたエンベロープジェネレータ34およびパン係数発生器35により音量制御データおよびパン係数を発生させているが、CPU10の処理能力が大きいときには、CPU10による演算により音量制御データおよびパン係数を発生させるようにすることもできる。この場合には、前記エンベロープジェネレータ34およびパン係数発生器35に代えて前記FIFOバッファ33と同様の音量制御データおよびパン係数格納用のFIFOバッファを設け、演算生成された音量制御データおよびパン係数を格納するようにすればよい。
【0036】
【発明の効果】
本発明の楽音発生装置によれば、楽音生成自体はソフトウエアにより実行し、該演算生成された楽音に対する音量制御演算はCODECにおいてハードウエアにより実行しているので、楽音生成に要する演算量が少なくなりCPUの負荷を軽減することができる。また、従来の音源ボードよりも少ないハードウエアを必要とするだけで楽音を発生させることが可能となる。さらに、ハードディスクに格納されている各種の波形データや音色データを用いて楽音を生成することができるので、楽音生成の自由度を高くすることができる。
【図面の簡単な説明】
【図1】 本発明の楽音発生装置の構成を示す図である。
【図2】 本発明におけるCODECの構成を示す図である。
【図3】 本発明における処理の時間的な流れを説明するための図である。
【図4】 本発明における各記憶エリアを説明するための図である。
【図5】 本発明における処理のフローチャートである。
【図6】 本発明におけるノートオンイベント処理のフローチャートである。
【図7】 本発明における音源処理のフローチャートである。
【図8】 本発明における波形読出および補間処理のフローチャートである。
【符号の説明】
10 CPU、11 ROM、12 RAM、13 ハードディスク装置、14 CD−ROM装置、15 MIDIインタフェース、16 キーボード、17 ディスプレイ装置、18 DMA制御回路、19 符号化復号化回路(CODEC)、20 サウンドシステム、30 インタフェース回路、31、A/D変換回路、32、33 FIFOバッファ、34 エンベロープジェネレータ、35 パン係数発生器、36、37 乗算器、38チャンネル累算器、39 エフェクト回路、40 D/A変換回路
Claims (1)
- プログラムに基づいて動作を行う中央処理装置であって、複数サンプリング周期に対応するフレーム周期ごとに生成処理を実行することにより、前記複数サンプリング周期分の楽音波形サンプルをまとめて生成し、バッファに書き込む前記中央処理装置と、
前記中央処理装置により前記フレーム周期ごとにまとめて生成された前記楽音波形サンプルを記憶する前記バッファと、
要求信号に応じて、前記バッファからFIFOバッファに前記楽音波形サンプルを転送する転送手段と、
前記バッファから転送された前記楽音波形サンプルを記憶し、サンプリング周期ごとに順次読み出して楽音信号形成手段に供給する前記FIFOバッファと、
前記FIFOバッファからサンプリング周期ごとに供給される前記楽音波形サンプルに基づき楽音信号を形成する楽音信号形成手段と、
前記FIFOバッファに空きが生じたときに前記要求信号を発生する要求信号発生手段と
を有することを特徴とする楽音発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219609A JP3693046B2 (ja) | 2002-07-29 | 2002-07-29 | 楽音発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219609A JP3693046B2 (ja) | 2002-07-29 | 2002-07-29 | 楽音発生装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8099639A Division JPH09269774A (ja) | 1996-03-29 | 1996-03-29 | 楽音発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003050581A JP2003050581A (ja) | 2003-02-21 |
JP3693046B2 true JP3693046B2 (ja) | 2005-09-07 |
Family
ID=19196052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219609A Expired - Lifetime JP3693046B2 (ja) | 2002-07-29 | 2002-07-29 | 楽音発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3693046B2 (ja) |
-
2002
- 2002-07-29 JP JP2002219609A patent/JP3693046B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003050581A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3293474B2 (ja) | 楽音発生方法 | |
JP2001318671A (ja) | 楽音発生装置 | |
JPH0922287A (ja) | 楽音波形生成方法 | |
JP2003255945A (ja) | ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 | |
JPH1020860A (ja) | 楽音発生装置 | |
JP3693045B2 (ja) | 楽音発生装置 | |
JP3693046B2 (ja) | 楽音発生装置 | |
JP3658826B2 (ja) | 楽音生成方法 | |
JP4096952B2 (ja) | 楽音発生装置 | |
JP2797142B2 (ja) | 電子楽器用処理装置 | |
JPH09269774A (ja) | 楽音発生装置 | |
JP3740717B2 (ja) | 音源装置及び楽音生成方法 | |
JP3137043B2 (ja) | 波形メモリ音源装置および楽音発生装置 | |
JP4063286B2 (ja) | 音源装置 | |
JP2576616B2 (ja) | 処理装置 | |
JP3036417B2 (ja) | 信号処理装置 | |
JPH10207465A (ja) | 楽音発生方法および楽音発生装置 | |
JP3654257B2 (ja) | 楽音発生装置 | |
JP3275678B2 (ja) | 楽音発生方法および装置 | |
JP3610759B2 (ja) | ディジタル信号処理装置 | |
JP3097534B2 (ja) | 楽音生成方法 | |
JP3148803B2 (ja) | 音源装置 | |
JP2003280650A (ja) | 変調波形発生装置 | |
JPH02179696A (ja) | 処理装置 | |
JPH10198560A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |