JPH1020860A - 楽音発生装置 - Google Patents

Abstract

(57)【要約】 【課題】 波形メモリへのアクセス回数を少なくする。 【解決手段】 波形サンプルが格納されている波形メモ
リ２４と音源部２５は３２ビットのデータ幅を有するＰ
ＣＩバス２８に接続されている。音源部２５はサンプリ
ング周期を複数の発音チャンネルに等分した時分割チャ
ンネルタイミングにしたがって各発音チャンネルの楽音
を発生する。音源部２５内には、波形メモリ２４からバ
ースト読み出しされた複数個の波形サンプルを一時記憶
するための波形バッファが設けられている。各時分割チ
ャンネルタイミングにおいて、音源部２５は当該チャン
ネルの楽音を発生するための波形メモリ２４の読み出し
アドレスを生成し、当該サンプリングタイミングにおい
て使用する波形サンプルが波形バッファ内に記憶されて
いないときにのみ波形メモリ２４から波形サンプルを読
み出す。波形サンプルの読み出しが必要なときは、バー
スト読み出しにより連続する複数個の波形サンプルを読
み出して、波形バッファに格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形メモリ方式の
楽音発生装置に関し、特に、ＰＣＩバスなどの高速バス
に波形メモリが接続されている楽音発生装置に関する。

【０００２】

【従来の技術】従来より、時分割動作で複数チャンネル
分の楽音を同時に発生する波形メモリ方式の音源装置が
知られている。このような音源装置では、１サンプリン
グ周期を均等に分割した各チャンネルに対応するタイム
スロットにおいてそれぞれのチャンネルの楽音生成動作
が行われるようになされており、前記各タイムスロット
毎に波形サンプルを記憶している波形メモリに対して所
定回数のアクセスが行われるようになされている。そし
て、各チャンネルについてこのようにして読み出された
連続する何点かの波形サンプルを用いて補間演算するこ
とにより１サンプリング点に対応する楽音波形データを
生成している。

【０００３】また、波形メモリ方式の電子楽器におい
て、装置全体の動作を中央処理装置（ＣＰＵ）により制
御するようにし、メモリに制御プログラムと波形サンプ
ルとを記憶して、ＣＰＵと音源部とで該メモリを共用す
るようにした構成のものも知られている。

【０００４】

【発明が解決しようとする課題】このような電子楽器の
音源においては、メモリへのアクセスは常にボトルネッ
クとなっている要素である。一般に、波形メモリのバス
には音源部しか接続されない場合が多い。また、波形メ
モリの記憶内容を変更するため、音源部と時分割でＣＰ
Ｕによる同バスの使用を可能にした音源もある。そこで
は、ＣＰＵと音源は時分割クロックに従って、交互に波
形メモリをアクセスする様になっている。この場合、Ｃ
ＰＵが波形メモリを読み書きしない時も、ＣＰＵのため
のアクセススロットは確保されたままであるので、波形
メモリのアクセスの効率が悪い。したがって、発音のた
めに波形メモリへのアクセスが多く必要な場合であって
も波形メモリへのアクセス回数に制限があり、そのため
発音数を抑えざるを得ない場合が生じる。また、音源部
が波形メモリをアクセスしている期間は、ＣＰＵやＳＣ
ＳＩインタフェース回路などの他の回路はバスを使用す
ることができないという問題点があった。

【０００５】さらに、前述したように、各サンプリング
周期に各チャンネル毎に補間を行うために２回のメモリ
アクセスが必ず行なわれていた。このため、共有バスが
ＰＣＩバスなど優先権を判定してバスの割当てを行うバ
スアービタを持つバスである場合には、バスの使用権の
切替回数が多いとバスの効率が落ちてしまうという問題
点があった。

【０００６】そこで本発明は、音源による共有バスの占
有時間を短くし、また、音源によるバスアクセスの頻度
を減らすことのできる楽音発生装置を提供することを目
的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の楽音発生装置は、波形サンプルに基づいて
サンプリング周期毎に楽音波形サンプルを生成出力する
楽音発生装置であって、複数の前記波形サンプルに対応
するデータ幅を有するバスと、前記バスに接続され、前
記波形サンプルが各アドレス毎に複数サンプルずつ記憶
される波形メモリと、前記バスに接続され、楽音ピッチ
に応じた速度で進行する読出アドレスにより前記波形メ
モリをアクセスし、前記複数サンプル単位で読み出す読
出手段と、前記波形メモリへの１度のアクセスにより読
み出される前記複数サンプルを全て記憶するバッファメ
モリと、前記バッファメモリに記憶された前記複数サン
プルのうち、必要な波形サンプルを選択的に用いて楽音
波形サンプルを生成する生成手段とを有し、前記読出手
段は、前記生成手段における楽音生成に必要な波形サン
プルが前記バッファメモリに存在しない場合にのみ、前
記波形メモリへのアクセスを行うように構成されている
ものである。これにより、１度のアクセスで読み出され
た複数波形サンプルのうち、将来必要となる波形サンプ
ルも記憶しておくので、波形メモリのアクセス回数の無
駄をなくすことができる。

【０００８】また、本発明の他の楽音発生装置は、波形
サンプルに基づいてサンプリング周期毎に楽音波形サン
プルを生成出力する楽音発生装置であって、共有バス
と、前記共有バスに接続され、前記波形サンプルが複数
サンプルを単位として記憶される波形メモリと、前記共
有バスに接続され、前記波形メモリをアクセスして前記
複数サンプル単位で読み出す読出手段と、前記読み出し
手段によって読み出される前記波形サンプルを複数サン
プル分記憶するバッファメモリと、前記バッファメモリ
に記憶された前記複数サンプルのうち、必要な波形サン
プルを選択的に用いて楽音波形サンプルを生成する生成
手段と、前記共有バスに接続され、前記波形メモリの読
み出し又は書き込み、ないし、前記生成手段の制御を行
う処理手段とを有し、前記生成手段における楽音生成に
必要な波形サンプルが前記バッファメモリに存在しない
場合にのみ、前記波形メモリへのアクセスを行うように
なされているものである。これにより、読出手段は楽音
生成の状況に応じて複数サンプル単位で波形メモリから
波形サンプルを転送するので、共有バスを占有する時間
および回数を少なくすることができる。

【０００９】さらに、前記波形メモリは、波形サンプル
を各アドレス毎に複数サンプルずつ記憶しており、前記
波形メモリへの１度のアクセスにより、複数サンプル分
の読み出しがなされるようになされているものである。
これにより、前記読出手段は楽音生成の状況に応じて複
数サンプル単位で波形メモリから波形サンプルを転送す
るので、共有バスを占有する時間、回数の両方を少なく
することができ、また、１度のアクセスで読み出された
複数波形サンプルのうち、将来必要となる波形サンプル
も記憶しておくので、波形メモリのアクセス回数の無駄
をなくすことができる。

【００１０】さらに、前記前記読出手段による前記複数
サンプル単位の読み出しは、バースト読み出しとされて
いるものである。これにより、共有バスを占有する時間
をより短縮することができ、またアクセス回数も少なく
することができる。

【００１１】さらにまた、本発明の楽音発生装置は、波
形サンプルに基づいてサンプリング周期毎に複数発音チ
ャンネル分の楽音波形サンプルを生成出力する楽音発生
装置であって、共有バスと、前記共有バスに接続され、
前記波形サンプルが記憶される波形メモリと、前記共有
バスに接続され、前記波形メモリをアクセスして前記波
形サンプルを読み出す読出手段と、前記読出手段によっ
て読み出される前記波形サンプルを複数サンプル分記憶
するバッファメモリと、前記バッファメモリに記憶され
た前記複数サンプルのうち、必要とされる波形サンプル
を選択的に用いて楽音波形サンプルを生成する生成手段
と、前記共有バスに接続され、前記波形メモリの読み出
し又は書き込み、ないし、前記生成手段の制御を行う処
理手段とを有し、前記生成手段における楽音生成に必要
な波形サンプルが前記バッファメモリに存在しない場合
には、前記波形メモリへのアクセスを、波形サンプルが
必要とされる複数チャンネル分まとめて行うようになさ
れているものである。これにより、読出手段は、楽音生
成の状況に応じて必要とされる波形サンプルを複数チャ
ンネル分まとめて波形メモリから波形サンプルを転送す
るので、共有バスを占有する回数を少なくすることがで
きる。

【００１２】さらにまた、本発明のさらに他の楽音発生
装置は、波形サンプルに基づいてサンプリング周期毎に
楽音波形サンプルを生成出力する楽音発生装置であっ
て、共有バスと、前記共有バスに接続され、前記波形サ
ンプルが複数サンプルを単位として記憶される波形メモ
リと、前記共有バスに接続され、前記波形メモリをアク
セスして前記複数サンプル単位で読み出す読出手段と前
記読出手段によって読み出される前記波形サンプルを複
数サンプル分記憶するバッファメモリと、上位部、中位
部、下位部からなる楽音位相を発生する位相発生手段
と、前記バッファメモリに記憶された前記複数サンプル
のうち、前記楽音位相の中位部により指定される波形サ
ンプルを選択的に用いて前記楽音位相の下位部に基づく
補間演算を実行し楽音波形サンプルを生成する生成手段
と、前記共有バスに接続され、前記波形メモリの読み出
し又は書き込み、ないし、前記生成手段の制御を行う処
理手段とを有し、前記楽音位相の上位部に変化があった
場合にのみ、前記波形メモリへのアクセスを行うように
なされているものである。これにより、読出手段は楽音
生成の状況に応じて複数サンプル単位で波形メモリから
波形サンプルを転送するので、共有バスを占有する時間
および回数を少なくすることができる。

【００１３】

【発明の実施の形態】図１は、本発明の楽音発生装置の
一実施の形態における全体構成を示すブロック図であ
る。この図において、１０はこの楽音発生装置全体の制
御を行うための中央処理装置（ＣＰＵ）、１１はこの楽
音発生装置を動作させるためのオペレーティングシステ
ム（ＯＳ）、この楽音発生装置の基本動作プログラムお
よび各種の定数データなどを記憶するフラッシュメモ
リ、１２はワークレジスタなどとして使用されるランダ
ムアクセスメモリ（ＲＡＭ）であり、これらＣＰＵ１
０、フラッシュメモリ１１およびＲＡＭ１２はＣＰＵロ
ーカル・バス１３に接続されている。

【００１４】なお、フラッシュメモリ１１に格納されて
いるＯＳとしては、プリエンプティブなマルチタスクＯ
Ｓであることが望ましい。

【００１５】１５はアナログ入力端子１６から入力され
る楽音信号や音声信号などのアナログ信号をこの楽音発
生装置に入力するためのアナログデジタル変換回路（Ａ
ＤＣ）、１７はＭＩＤＩ端子１８を介してＭＩＤＩ信号
を入出力するためのＭＩＤＩインタフェース回路、１９
はハードディスク装置やＣＤ−ＲＯＭ駆動装置などの外
部記憶装置２０との間のインタフェースを行うためのＳ
ＣＳＩインターフェース回路、２３は、各種の情報を表
示する表示装置２１やユーザからの各種の指示を入力す
るためのスイッチ手段２２との間のインターフェースを
とるための入出力制御回路（Ｉ／Ｏ制御回路）である。

【００１６】また、２４は所定のレート（例えば５０Ｋ
Ｈｚ）でサンプリングされた波形サンプルデータが記憶
されている波形メモリであり、前記外部記憶装置２０や
フラッシュメモリ１１に格納されている波形データ、Ｃ
ＰＵ１０により演算により生成された波形データ、ある
いは前記アナログ入力端子１６から入力されＡＤＣ１５
においてデジタル信号に変換された波形サンプルデータ
がこの波形メモリ２４にロードされる。この波形メモリ
２４は例えばＤＲＡＭにより構成されており、この実施
の形態においては、１波形サンプルは１６ビット非圧縮
形式のデータとされている。

【００１７】２５は楽音を生成するための音源部であ
り、その詳細については後述するが、前記ＣＰＵ１０の
指示に応じて、前記波形メモリ２４から波形サンプルを
読み出し、該読み出された波形サンプルに対して補間演
算、エンベロープ付与、チャンネル累算およびエフェク
ト付与などの加工を施した楽音波形サンプルデータをサ
ンプリング周期ごとに出力するものである。なお、この
実施の形態においては、音源部２５は６４発音チャンネ
ル分の楽音を生成することが可能なものとされている。

【００１８】２６は前記音源部２５からサンプリング周
期ごとに出力される楽音波形サンプルデータをアナログ
信号に変換するデジタルアナログ変換器（ＤＡＣ）であ
り、２７は該ＤＡＣ２６から出力される楽音信号を増幅
して放音するサウンドシステムである。

【００１９】前記ＡＤＣ１５、ＭＩＤＩインタフェース
回路１７、ＳＣＳＩインタフェース回路１９、Ｉ／Ｏ制
御回路２３、波形メモリ２４および音源２５はいずれも
ＰＣＩ（Peripheral Component Interconnect ）バス２
８に接続されており、このＰＣＩバスを介して相互に高
速データ転送を行うことができるようになされている。
なお、ＰＣＩバスのバス幅は３２ビットであり、また、
この実施の形態においてはＰＣＩバス２８のバスクロッ
ク周波数は３２ＭＨｚとされている。そして、バースト
転送モードを利用することによりより高速にデータ転送
を行なうことができる。

【００２０】また、前記ＣＰＵローカル・バス１３とＰ
ＣＩバス２８との間には、ＨＯＳＴ−ＰＣＩブリッジ回
路１４が接続されており、ＣＰＵ１０はこのＨＯＳＴ−
ＰＣＩブリッジ回路１４を介してＰＣＩバス２８に接続
されている波形メモリ２４などにアクセスすることがで
きる。前記ＰＣＩバス２８のバスアービターは、例えば
このＨＯＳＴ−ＰＣＩブリッジ回路１４内に設けられて
いる。

【００２１】前記ＨＯＳＴ−ＰＣＩブリッジ回路１４、
ＭＩＤＩインタフェース回路１７、ＳＣＳＩインタフェ
ース回路１９、Ｉ／０制御回路２３および音源２５など
は、いずれもバスマスターとなることができ、ＰＣＩバ
ス２８を使用するときには、バスアービターに対してバ
ス使用要求を出し、バス使用許可を得てから当該データ
の転送を行なう。ＳＣＳＩインタフェース回路１９を例
にとれば、ＣＰＵ１０の指示に応じて接続されたハード
ディスク装置などのデバイスとの間でデータの授受を行
ない、バスマスターとして、例えば波形サンプルデータ
をハードディスクから波形メモリ２４に転送したり、逆
に波形メモリ２４からハードディスクに保存したりす
る。

【００２２】また、前記音源部２５は、１ＤＡＣサイク
ルを２つに分割し、それぞれのタイミング、すなわち、
１ＤＡＣサイクルの１／２の周期（この実施の形態にお
いては１００ＫＨｚ）毎に前記波形メモリ２４の読み出
しが必要であるか否かを判定するようにしている。そし
て、波形メモリ２４からの波形サンプルの読み出しが必
要な場合には、バスアービターにＰＣＩバス２８の使用
要求を出力し、使用権を獲得してから波形メモリ２４を
アクセスすることとなる。

【００２３】以上の構成は音源部を除けば一般のパーソ
ナルコンピュータとほぼ同一の構成であり、本発明はＰ
ＣＩバス上に波形メモリと音源部とを備えたパーソナル
コンピュータにおいても実現することができる。なお、
この場合には、フラッシュメモリ１１に代えてＲＡＭを
主メモリとして用い、パーソナルコンピュータ用のＯＳ
を使用することとなる。また、ＰＣＩバスの高速性を生
かして、レイテンシーの短縮、リアルタイム性の向上を
実現するために、いずれの場合であっても、複数の入出
力処理を並列に実行することのできるプリエンプティブ
なマルチタスクＯＳを使用することが望ましい。

【００２４】図２に前記音源部２５の構成を示す。この
図において、３１は、前記ＣＰＵ１０から送出される指
定情報、例えば、割当チャンネル、波形メモリの読み出
しピッチ（Ｆナンバ）、波形メモリ読み出し区間、エン
ベロープおよびエフェクト用の係数などの情報がセット
される制御レジスタである。３２は波形読出補間回路で
あり、その詳細については後述するが、前記波形メモリ
２４から波形サンプルを読み出し、所定の補間演算を実
行して補間された楽音波形サンプルを出力するものであ
る。３３は前記制御レジスタ３１から供給されるパラメ
ータに基づいて、前記波形読出補間回路３２から出力さ
れる各発音チャンネルの楽音波形サンプルに対してエン
ベロープを付与する音量変化制御回路、３４は前記音量
変化制御回路３３から出力されるエンベロープの付与さ
れた各発音チャンネル対応の楽音波形サンプルをチャン
ネル累算するチャンネル累算器、３５は前記チャンネル
累算器３４の出力に対し前記制御レジスタ３１から供給
されるエフェクト用の係数を用いて所定のエフェクト処
理を施す効果回路３５である。この効果回路３５から出
力される楽音波形サンプルは１サンプリング周期ごとに
ＤＡＣ２６に出力され、アナログ信号に変換されてサウ
ンドシステム２７から楽音として放音されることとな
る。

【００２５】また、３６はこの音源部２５の動作の基準
となるシステムクロックφを発生して各部に供給するシ
ステムクロック発生回路、３７は前記システムクロック
発生回路３６の出力φを入力としてチャンネルカウント
値ＣＨＣを出力するチャンネルカウンタである。音源部
２５はこのシステムクロックφおよびチャンネルカウン
ト値ＣＨＣに基づき、１サンプリング周期（１ＤＡＣサ
イクル）を６４の発音チャンネルに対応するタイムスロ
ットに分割し、該各時分割チャンネルタイミングにおい
てそれぞれ対応する発音チャンネルの処理を実行するよ
うに制御される。

【００２６】前記波形読出補間回路３２は、大別して
（１）処理Ａ、（２）処理Ｂ、（３）取り込み処理およ
び（４）補間処理の４つの処理を行なうものである。こ
こで（１）処理Ａは、時分割チャンネルタイミングにし
たがって、各チャンネルの波形メモリの読出アドレスを
生成するとともに、その結果から当該チャンネルについ
て波形メモリから波形サンプルを読み出すことことが必
要であるか否かを判断する処理、（２）処理Ｂは波形サ
ンプルを読み出すことが必要であるときに、前記ＰＣＩ
バス２８の使用権を獲得して、時分割チャンネルタイミ
ングとは異なるタイミングで読出アドレスＷＭＡを波形
メモリ２４に送出する処理、（３）取り込み処理は前記
処理Ｂにおいて送出されたアドレスにしたがって読み出
された波形サンプルを波形バッファに書き込む処理、
（４）補間処理は時分割チャンネルタイミングにしたが
って、波形バッファに格納されている波形サンプルを用
いて、４点補間演算を行なって補間済み楽音波形サンプ
ルを生成出力する処理である。

【００２７】図３はこの波形読出補間回路３２の構成を
示す図であり、３８は前記処理Ａを実行する処理Ａ演算
回路であり、ここで発生された各チャンネルの読出アド
レスはアドレスＲＡＭ（ＡＲＡＭ）３９に保持され、ま
た、波形サンプルの読出が必要であると判断されたチャ
ンネルのチャンネル番号は制御ＲＡＭ４１に記憶され
る。４２は前記制御ＲＡＭ４１に記憶されているチャン
ネル番号情報およびＡＲＡＭ３９に記憶されている読出
アドレスに基づいて前記処理Ｂを実行する処理Ｂ演算回
路、４３は前記取り込み処理を実行する取り込み処理回
路、４４は各チャンネルあたり８サンプルずつの波形サ
ンプルを格納する容量を有するデュアルポートメモリ、
４５は各チャンネルあたり４サンプルの波形サンプルデ
ータを格納する容量を有するバッファであり、このデュ
アルポートメモリ４４とバッファ４５により各チャンネ
ルあたり合計１２サンプル分の容量を有する波形バッフ
ァメモリが構成されている。また、４６は、前記処理Ｂ
演算回路から供給される読出アドレスの小数部ＦＲＡＣ
および整数部の下位３ビットＩＮＴ３に応じて、前記デ
ュアルポートメモリ４４およびバッファ４５に格納され
ている波形サンプルを用いて前記補間演算を実行する補
間回路である。

【００２８】前記アドレスＲＡＭ（ＡＲＡＭ）３９の構
成を図４に示す。この図に示すように、ＡＲＡＭ３９に
は第０チャンネル〜第６３チャンネルの各発音チャンネ
ルに対応した記憶領域が設けられており、各領域は、そ
れぞれ、前述したようにして算出された当該チャンネル
における波形メモリの読出アドレスの整数部上位１８ビ
ットが格納されるアドレス上位部ＡＤＨとアドレスの整
数部下位９ビット＋アドレスの小数部９ビットからなる
アドレス下位部ＡＤＬからなっている。このアドレス整
数部の２７ビットが波形メモリ２４のアドレスと対応し
ており、アドレス整数部の１つの値に対応して波形メモ
リ２４の波形サンプルが１つ存在している。また、９ビ
ットのアドレス小数部はそれよりも細かい単位を示して
おり、何点か（この実施の形態においては４点）の波形
サンプルを用いた補間処理においてこのアドレス小数部
を含むアドレスに対応する波形サンプルが算出される。

【００２９】図５は前記制御ＲＡＭ４１の構成を示す図
である。前述したように本発明においては、波形読出補
間回路３２内に設けられた波形バッファ（デュアルポー
トメモリ４４およびバッファ４５）の中に各チャンネル
ごとに１２個の波形サンプルが記憶されており、この波
形バッファ中に格納されている波形サンプルについては
前記波形メモリ２４から再度読み出す必要はない。した
がって、前記処理Ａにおいて生成された読出アドレスに
対応する補間演算に使用する波形サンプルが前記波形バ
ッファに格納されていないときにのみ、当該時分割チャ
ンネルタイミングにおいて波形メモリ２４から波形サン
プルを読み出すことが必要となる。この波形サンプルの
読出が必要な発音チャンネルのチャンネル番号が前記処
理Ａ演算回路３８によりこの制御ＲＡＭ４１に書き込ま
れる。

【００３０】前記波形読出補間回路３２内には書込ポイ
ンタおよび読出ポインタが備えられており、前記処理Ａ
において波形サンプルの読出が必要なチャンネル番号が
制御ＲＡＭ４１に書き込まれたときは書込ポインタが進
められ、前記処理Ｂにおいて制御ＲＡＭ４１からチャン
ネル番号が読み出されたときに読出ポインタが進められ
る。制御ＲＡＭ４１はリング状に使用するようになされ
ており、書込ポインタまたは読出ポインタが制御ＲＡＭ
４１の一方の端に至った場合、その次のポインタの位置
は制御ＲＡＭ４１の他方の端になる。また、読出ポイン
タの指す位置が書き込みポインタの指す位置を追いかけ
るように書き込みおよび読み出しが行なわれるが、書込
ポインタが読出ポインタを追い越すことがない程度の大
きさの領域が制御ＲＡＭ４１のための領域として確保さ
れている。なお、この書込ポインタおよび読出ポインタ
は、それぞれ、前半処理用のものと後半処理用のものと
が別々に設けられており、以下、単に書込ポインタある
いは読出ポインタと呼ぶときは、そのとき前半処理であ
れば前半処理用のもの、後半処理であれば後半処理用の
ものを指すものとする。

【００３１】図６は前記波形バッファを構成するデュア
ルポートメモリ４４とバッファ４５の構成を示す図であ
る。図示するようにバッファ４５は各発音チャンネルご
とに４つのサンプル格納領域Ｓ１〜Ｓ４を有しており、
デュアルポートメモリ４４は各発音チャンネルごとに８
つのサンプル格納領域Ｓ５〜Ｓ１２を有している。した
がって、これらデュアルポートメモリ４４およびバッフ
ァ４５により各チャンネルごとに１２の波形サンプルを
格納する領域Ｓ１〜Ｓ１２を有する波形バッファが構成
される。

【００３２】次に、この波形読出補間回路３２において
実行される各処理について詳細に説明する。図７は、波
形読出補間回路３２において実行される（１）処理Ａ、
（２）処理Ｂ、（３）取り込み処理および（４）補間処
理の処理タイミングを示す図である。前述したように音
源部２５における各処理の区間は前半と後半とに分けら
れており、前半で第０〜第３１チャンネルの処理が行な
われ、後半で第３２〜第６３チャンネルの処理が行なわ
れるようになされている。

【００３３】図示するように、１サンプリング周期を２
分した前半部分において前半チャンネル（第０〜第３１
チャンネル）に対応する処理Ａ前半区間７０１が実行さ
れ、後半部分において後半チャンネル（第３２〜第６３
チャンネル）に対応する処理Ａ後半区間７０５が実行さ
れる。そして、第０〜第３１チャンネルの処理Ｂ前半区
間７０２は、当該チャンネルの処理Ａを行なう処理Ａ前
半区間７０１が終了した直後から開始され、第３２〜第
６３チャンネルの処理Ｂを行なう処理Ｂ後半区間７０６
は当該チャンネルの処理Ａを行なう処理Ａ後半区間７０
５が終了した直後から開始される。

【００３４】取り込み処理は処理Ｂによるアドレスの送
出のタイミングに対応しているため、前記処理Ｂと同一
のタイミングで実行される。すなわち、前記処理Ｂ前半
区間７０２と同一のタイミングで取り込み前半区間７０
３が実行され、前記処理Ｂ後半区間７０６と同一タイミ
ングで取り込み後半区間７０７が実行される。

【００３５】図８は、前記図７における各処理の前半処
理中のチャンネルの様子を示す図である。この図の「処
理Ａ前半ｃｈ」は図７における処理Ａ前半処理を行なう
区間７０１におけるチャンネルの様子を示し、「処理Ｂ
前半ｃｈ」は図７における処理Ｂ前半処理区間７０２に
おけるチャンネルの様子、「取り込み前半ｃｈ」は図７
における取り込み前半区間７０３におけるチャンネルの
様子、「補間前半ｃｈ」は図７における補間処理前半区
間７０４における各チャンネルの様子を示す。なお、こ
の図８においては、各チャンネルタイミングを縦に並べ
て揃えて記載しているが、実際には各処理のタイミング
は図７に示したようなタイミング関係になっていること
に注意されたい。

【００３６】図７および図８から分かるように、処理Ａ
および補間処理は１サンプリング周期を６４に等分割し
た時分割チャンネルタイミングにしたがって順番にチャ
ンネルごとに処理が行なわれている。一方、処理Ｂおよ
び取り込み処理は、前記時分割タイミングとは独立した
タイミングで実行されており、前述したようにこの実施
の形態においては、１サンプリング周期が５０ＫＨｚと
され、ＰＣＩバス２８のバスクロックが３２ＭＨｚとさ
れているため、前記時分割チャンネルタイミングにおい
て１チャンネル分の処理を行なう時間幅で１０バスクロ
ック分の処理を実行することができる。そして、この処
理Ｂおよび取り込み処理は、前記時分割チャンネルタイ
ミングとは独立に当該処理区間においてアクセスが必要
なチャンネルについて前詰めで連続して処理するように
なされている。

【００３７】例えば、前記図７および図８において、処
理Ａ前半区間７０１においては処理Ａ演算回路３８によ
り第０〜第３１チャンネルについて時分割チャンネルタ
イミングにしたがって順番に各チャンネルのアドレスが
生成され、この区間７０１の終了時点では前記ＡＲＡＭ
３９に第０〜第３１チャンネルに関する読出アドレスが
格納されている。

【００３８】次に処理Ｂの前半区間７０２において、処
理Ｂ演算回路４２により、時分割チャンネルタイミング
とは異なるタイミングで第２チャンネルと第５チャンネ
ルのアドレスの送出が行なわれている。この図８におい
ては、第２チャンネルと第５チャンネルのみが波形メモ
リ２４からの波形サンプルの読み出しが必要である場合
の例を示している。その他のチャンネルは発音していな
いか、既に読み出してデュアルポートメモリ４４あるい
はバッファ４５に格納されている波形サンプルを使用し
て補間演算を実行することができるチャンネルである。
なお、発音していないチャンネルとは、音量レベルの下
げられたチャンネルであり、このチャンネルに関しては
処理Ｂにおける波形メモリのアクセスタイミングを使用
しないように制御がなされている。

【００３９】図８に示したように処理Ｂ前半ｃｈ７０２
の第１クロックのタイミングで、第２チャンネルのアド
レスが送出されると、それに引き続く第２〜第５の４ク
ロックで、前記送出されたアドレスを先頭とする３２ビ
ット幅のデータが連続して読み出される（バースト読み
出し）。また、それに引き続いて第６クロックのタイミ
ングで第５チャンネルの読み出しアドレスが送出される
と、第７〜第１０クロックタイミングで、第５チャンネ
ルの読み出しアドレスに対応する３２ビット幅のデータ
が連続して読み出される。したがって、取り込み前半区
間７０３において、波形メモリ２４からバースト読出さ
れた第２チャンネルの波形サンプル（４ワード＝８サン
プル）と第５チャンネルの波形サンプル（８サンプル）
が順次取り込み回路４３により取り込まれ、デュアルポ
ートメモリ４４の対応するチャンネルの領域に格納され
る。

【００４０】補間前半区間７０４においては、時分割チ
ャンネルタイミングにしたがって、補間回路４６により
前記デュアルポートメモリ４４およびバッファ４５に格
納されている波形サンプルデータを用いて第０〜第３１
チャンネルについての補間演算処理が行なわれる。ある
チャンネルについて補間を行なう時点で、そのために必
要な当該チャンネルの波形サンプルデータは前記デュア
ルポートメモリ４４あるいはバッファ４５に用意されて
いるようになされている。

【００４１】以上のようにして、第０〜第３１チャンネ
ルの楽音波形データが生成される。また、後半の区間を
用いて処理される第３２〜第６３チャンネルについても
同様に処理される。

【００４２】このように処理Ｂ演算回路４２における処
理Ｂおよび取り込み処理が時分割チャンネルとは異なる
タイミングで実行されることにより、空きタイムスロッ
トが出現する。図８における区間７０２および７０３中
の「−」はいずれのチャンネルの波形サンプル読み出し
にも使用されていない空きタイムスロットであることを
示しており、この空きタイムスロットの区間は任意に使
用することが可能である。この空きタイムスロット区間
を使用してＣＰＵ１０はＰＣＩバス２８に接続されてい
る装置にアクセスすることができ、例えば波形メモリ２
４に波形データを書き込むことや波形データの編集処理
を実行したり、ＭＩＤＩインタフェース回路１７を介し
てＭＩＤＩデータを入出力したりすることができる。ま
た、波形メモリ２４のリフレッシュ動作を行なうことも
できる。

【００４３】次に、前記４つの処理、（１）処理Ａ、
（２）処理Ｂ、（３）取り込み処理および（４）補間処
理についてさらに説明する。まず、処理Ａ演算回路３８
において実行される（１）処理Ａについて詳しく説明す
る。あるチャンネルでの楽音の発音開始が指示される
と、当該チャンネルに関する処理Ａが処理Ａ演算回路３
８において開始される。前記図７および図８で説明した
ように、処理Ａは時分割チャンネルタイミングで実行さ
れる。まず、１番始めの当該チャンネルのタイムスロッ
ト（楽音の発音開始を指示するノートオン信号の立上り
直後）において、処理Ａ演算回路３８は当該チャンネル
に対応するＡＲＡＭ３９のアドレス格納領域（ＡＤＨと
ＡＤＬ）を初期化する。この初期値は、読み出すべき波
形データの先頭アドレスであり、ＣＰＵ１０により制御
レジスタ３１を介して指定されるものである。次回以降
の当該チャンネルのタイムスロットにおいて、処理Ａ演
算回路３８は当該チャンネルに対応するＡＲＡＭ３９の
アドレス格納領域の現アドレス値に当該チャンネルにお
けるアドレスの進み値（Ｆナンバ）であるピッチPITCH
を加算する。なお、このピッチ情報はＣＰＵ１０により
制御レジスタ３１を介して指定される。

【００４４】この加算の結果はＡＲＡＭ３９のアドレス
格納領域ＡＤＨおよびＡＤＬに格納されるとともに、該
加算の結果アドレスの整数部の下位の３ビット目から下
位４ビット目より上位への桁上がりが発生したか否かが
判定される。この判定の結果桁上がりがあるときには、
前記波形メモリ２４から波形サンプルデータを読み出す
ことが必要であるため、当該チャンネル番号を前記制御
ＲＡＭ４１に書き込む。一方、下位の３ビット目から下
位４ビット目より上位への桁上がりがないときには、波
形メモリ２４から波形サンプルを読み出す必要がないた
め、制御ＲＡＭ４１に当該チャンネル番号が書き込まれ
ることはない。

【００４５】このように、更新されたアドレスの下位の
３ビット目から下位４ビット目よりも上位への桁上がり
の有無により、波形メモリ２４へのアクセスの必要性を
判定するのは、次のような理由による。すなわち、前述
したように、本実施の形態においては、１波形サンプル
は１６ビットのデータとされている。一方、ＰＣＩバス
２８は３２ビットのデータ幅を有しており、また、処理
Ｂ演算回路は図８に示すように一度のアクセスで４ワー
ドのデータを連続して読み出すことのできるバーストモ
ード読み出しを行なうものである。したがって、波形メ
モリ２４に対する一度のアクセスにより取り込み回路４
３を介して８サンプルの波形データが読み出されること
となる。したがって、前述したように下位３ビットを除
いた上位アドレスに変更がある場合にのみ波形メモリ２
４から新たな波形サンプルデータを読み出せばよい。

【００４６】なお、波形メモリ２４に格納されている波
形データは、アタック部とそれに引き続くループ部とか
ら構成され、波形サンプルのアクセスはアタック部の先
頭から開始され、アタック部の読み出しが終わるとルー
プ部に入る。以後は必要に応じてループ部の波形サンプ
ルを繰り返し読み出す。そのため、現アドレス値がルー
プ部最終位置に至ったときは、ループ部の先頭付近に戻
す必要がある。処理Ａ演算回路３８は上述のアドレスを
作成する処理中でこのようなアドレスをループ部先頭付
近に戻す処理も行なっている。

【００４７】以上のように、当該チャンネルのタイムス
ロットでＡＲＡＭ３９上の現アドレスにピッチ（Ｆナン
バ）を累算していき、当該チャンネルに関する順次アド
レスを得る。処理Ａでは、上述した各チャンネルのアド
レスを生成する処理の他、前述したような制御ＲＡＭ４
１内の書き込み位置を指すポインタを１つ進め、波形メ
モリ２４から波形サンプルを読み出すことの必要なチャ
ンネルのチャンネル番号を書き込む処理を実行する。

【００４８】次に、処理Ｂ演算回路４２において実行さ
れる（２）処理Ｂについて説明する。前述したように処
理Ｂ演算回路４２は、時分割チャンネルタイミングとは
独立のタイミングで処理Ｂ、すなわちバスアービタに対
しＰＣＩバス２８の使用要求を出力し、使用権を獲得し
てから波形メモリ２４に対してバースト読み出しの先頭
アドレスを送出する処理を実行する。図８において説明
したように、時分割チャンネルタイミングの１チャンネ
ル当たりの時間は１０バスクロックに相当し、１６サン
プルの波形データを読み出すことができる。処理Ｂの波
形メモリアクセス処理は、時分割チャンネルタイミング
とは独立に、波形サンプルの読み出しが必要なチャンネ
ルについて順次連続して行なわれる。読み出しが必要な
チャンネルのチャンネル番号は上述した処理Ａにおいて
決定され、ＡＲＡＭ３９に格納されている。なお、バス
アービタに使用要求を出した後、使用権が獲得できるま
でに時間遅れがある場合には、その遅れに従って、１バ
スクロック単位でアクセス処理を遅らせるようになって
いる。

【００４９】この処理Ｂが開始されると、まず、図５に
示す制御ＲＡＭ４１内の読み出し位置を示す読み出しポ
インタの値が、当該処理（前半処理または後半処理）の
終了時点における書き込みポインタの値と一致している
か否かが判定される。例えば、当該処理Ｂが図７におけ
る処理Ｂ前半区間７０２の処理であるときは、読み出し
ポインタの値と処理Ａ前半区間７０１の終了時点の書き
込みポインタの値とを比較する。これが一致していると
きには、その処理Ｂの区間において読み出すべき波形サ
ンプルは無いということであるから、この処理Ｂの区間
において波形メモリ２４の読出処理は行なわれない。

【００５０】読み出しポインタの値が前記当該書き込み
ポインタの値と一致していないときには、波形メモリ２
４にアクセスして波形サンプルデータを読み出すことが
必要であるから、バスアービタに対してバス使用要求が
出力される。そして、読み出しポインタを１つ進めて、
制御ＲＡＭ４１の対応する位置に記憶されているチャン
ネル番号を読み出す。具体的には、ＡＲＡＭ３９内の対
応するチャンネルのアドレス情報ＡＤＨとＡＤＬから当
該チャンネルの現アドレス整数部の上位２４ビットを読
み出して該上位２４ビットに下位２ビットの”００”を
付加し、これに制御レジスタ３１にセットされている相
対アドレスを絶対アドレスに変換するためのアドレス基
準値ＷＡとを加算して、読み出しアドレスＷＭＡとして
波形メモリ２４に送出する。

【００５１】前記図８に示したように、制御ＲＡＭ４１
に、波形サンプルの読み出しが必要なチャンネル番号と
して、第２チャンネルと第５チャンネルが記憶されてい
るものとすれば、当該バスクロックタイミングの最初の
タイミングにおいて、第２チャンネルの読み出し先頭ア
ドレスＷＭＡが送出され、第５番目のクロックタイミン
グで第５チャンネルの読み出し先頭アドレスＷＭＡが送
出される。このように制御ＲＡＭ４１の読み出しポイン
タを進めながら必要なチャンネルの読み出しアドレスを
送出していく。そして、読み出しポインタの値が前記書
き込みポインタの値に一致したときはアドレスの送出を
終了する。

【００５２】次に、前記取り込み回路４３において実行
される（３）取り込み処理について説明する。図示する
ように取り込み回路４３には前記処理Ｂ演算回路４２か
らチャンネル番号ｃｈＮと読み出しクロックｒｃｌｋが
供給されており、取り込み回路４３はこれらの信号に基
づいて、前記処理Ｂ演算回路４２により送出された読み
出しアドレスＷＭＡによりバースト読み出しされた波形
サンプルを取り込み、前記デュアルポートメモリ４４に
書き込む。この取り込みの結果、デュアルポートメモリ
４４の当該チャンネルに対応する８サンプル分の領域は
すべて、新しい波形サンプルにより書き替えられること
となる。

【００５３】（４）補間回路４６により実行される補間
処理について説明する。補間回路４６は時分割チャンネ
ルタイミングに従ってチャンネルごとに補間処理を実行
する。１つのチャンネルについての補間処理は次の通り
である。

【００５４】前記図６に示したように、バッファ４５に
は４つの波形サンプルＳ１〜Ｓ４が格納されており、デ
ュアルポートメモリ４４にはＳ５〜Ｓ１２の８つの波形
サンプルが格納されている。そして、バッファ４５に格
納されている波形サンプルＳ１〜Ｓ４は、後述するよう
に、デュアルポートメモリ４４に新しい波形サンプルが
書き込まれる前に、デュアルポートメモリ４４のＳ９〜
Ｓ１２の位置に格納されていた波形サンプルが転送され
たものであり、バッファ４５に格納されている波形サン
プルＳ１〜Ｓ４とデュアルポートメモリ４４に格納され
ている波形サンプルＳ５〜Ｓ１２は連続した波形サンプ
ルとなっている。

【００５５】図示するように、前記処理Ｂ演算回路４２
から補間回路４６にアドレスの小数部ＦＲＡＣとアドレ
スの整数部の下位３ビットＩＮＴ３が供給されている。
補間回路４６は、このアドレス整数部の下位３ビットＩ
ＮＴ３に応じて、前記デュアルポートメモリ４４および
バッファ４５から対応する４つの波形サンプルを読み出
し、該読み出した各波形サンプルに前記アドレスの小数
部ＦＲＡＣに基づいて決定される補間係数を乗算して累
算することにより、４点補間を行ない、補間済みの楽音
波形サンプルを生成する。

【００５６】前記図６を参照して、各タイミングにおけ
る補間演算において使用する波形サンプルについて説明
する。図６の記載中デュアルポートメモリ４４およびバ
ッファ４５の右側に記載した数字０〜７はアドレス整数
部下位３ビットＩＮＴ３の値を示したものであり、図示
するように、ＩＮＴ３＝０のときは、補間回路４６はバ
ッファ４５中の波形サンプルＳ２、Ｓ３、Ｓ４とデュア
ルポートメモリ４４中の波形サンプルＳ５の４個の波形
サンプルを使用して補間演算を実行し、また、ＩＮＴ３
＝１のときは、波形サンプルＳ３、Ｓ４、Ｓ５およびＳ
６を使用し、以下同様に、ＩＮＴ３＝７のときは波形サ
ンプルＳ９〜Ｓ１２を使用してそれぞれ補間演算を実行
するようになされている。

【００５７】このようにして、ＩＮＴ３の値に応じて決
定される波形サンプルを使用して補間演算を行なうので
あるが、ＩＮＴ３＝３を越えたときには、バッファ４５
中に格納されている波形サンプルＳ１〜Ｓ４は使用され
なくなる。そこで、ＩＮＴ３＝３となったときに、デュ
アルポートメモリ４４中の波形サンプルＳ９〜Ｓ１２を
バッファ４５中に書き込んでおく。このようにすること
により、アドレスの下位３ビットより上位への桁上がり
が発生して前述したように波形メモリ２４からバースト
読出しされた８個の新しい波形サンプルによりデュアル
ポートメモリ４６が更新されたときに、Ｓ９〜Ｓ１２の
位置に格納されていた波形サンプルを退避させておき、
次のＩＮＴ３＝０〜２のときにおける補間演算に使用す
ることができるようにしておく。

【００５８】また、前述したように、処理Ａで現在のア
ドレスにＦナンバを加算して新たなアドレスを生成した
ときに、アドレスの下位３ビット目から下位４ビット目
よりも上位ビットへの桁上がりが発生していれば、その
直後に実行される前記処理Ｂにおいて波形メモリへのア
クセスのための処理が実行されることになる。

【００５９】このように、本発明においては、データ幅
が複数の波形サンプルに対応する高速バスに波形メモリ
を接続しているために、１度の波形メモリへのアクセス
により複数の波形サンプルを同時に読み出すことが可能
となる。また、読み出された波形サンプルを波形バッフ
ァに一時記憶しているために、該波形バッファに記憶さ
れている波形サンプルについては波形メモリから読み出
すことが不要となる。さらに、バースト読み出しを行う
ことにより、一度のアクセスで連続する８個の波形サン
プルデータを読み出し、波形バッファに記憶することが
できるので、波形メモリへのアクセス回数を大幅に減少
させることが可能となる。

【００６０】なお、上述した実施の形態においては、デ
ュアルポートメモリ４４およびバッファ４５に全６４チ
ャンネル分の波形サンプルを記憶する領域を設けている
が、必ずしもこれに限られることはなく、一部のチャン
ネル分の波形バッファを設けるようにしてもよい。例え
ば、３２チャンネル分の波形バッファを設け、残りの３
２チャンネルについては従来と同様に各時分割チャンネ
ルタイミングにおいて波形サンプルを読み出すようにし
た場合であっても、従来技術のように各時分割チャンネ
ルタイミング毎に補間演算に用いる４つの波形サンプル
を読み出す場合と比較して、波形メモリへのアクセス回
数を大幅に低減することが可能となる。

【００６１】次に、前記フラッシュメモリ１１に格納さ
れているこの楽音発生装置の基本動作プログラムによる
処理の概要について図９のフローチャートを参照して説
明する。このプログラムが起動されると、まず、レジス
タエリアの確保などの初期設定が実行（Ｓ１０）され、
初期表示画面を表示（Ｓ１１）したのち、何らかの起動
要因（トリガ）があるまで、Ｓ１２、Ｓ１３で待機す
る。起動要因が発生した場合には、その起動要因をＳ１
４で判断して対応する処理動作を実行する。起動要因と
しては、（１）入力バッファにＭＩＤＩデータが書き込
まれた場合、（２）波形生成演算のためのトリガの発
生、（３）ＳＣＳＩインタフェース回路からの割込の発
生、（４）その他パネルやウインドウ画面からのスイッ
チイベントの発生、（５）波形エディットや自動演奏の
実行などのその他の要因、および、（６）終了要求の発
生の６種類の要因があり、それぞれの要因に応じて、Ｍ
ＩＤＩ処理（Ｓ１５）、ソフト音源処理（Ｓ１７）、Ｓ
ＣＳＩ処理（Ｓ１９）、スイッチイベント処理（Ｓ２
１）、その他処理（Ｓ２３）および終了処理（Ｓ２５）
が実行される。

【００６２】ＭＩＤＩ処理（Ｓ１５）は、前記ＭＩＤＩ
インターフェース回路１７からのＭＩＤＩ信号受信割込
などにより起動される。ＭＩＤＩ処理では、ＣＰＵは、
まず、ＰＣＩバスの使用権を獲得して、受信したＭＩＤ
ＩデータをＭＩＤＩインターフェースからＲＡＭ１２に
取り込み、更に、取り込まれたＭＩＤＩデータに対応し
た処理を行う。例えばノートオンが受信されたときに
は、発音チャンネル割当、音色データの準備、等を行っ
た後、再び、ＰＣＩバスの使用権を獲得し、音源部２５
の割り当てたチャンネルの制御レジスタの設定、同チャ
ンネルに発音開始指示（ノートオン）の送出等の処理を
行う。なお、後述するソフト音源で発音を行う場合、ソ
フト音源の制御レジスタはＲＡＭ１２の中にあるので、
ＰＣＩバス使用権の２回目の獲得は必要ない。

【００６３】スイッチイベント処理（Ｓ２１）は前記ス
イッチ手段２２からのスイッチイベントの発生により起
動される。スイッチイベント処理において、ＣＰＵは、
まず、ＰＣＩバスの使用権を確保し、Ｉ／Ｏ制御回路２
３をアクセスして、何れのスイッチイベントが発生した
のか確認し、操作のあったスイッチに対応した処理を実
行する。例えば、波形選択、波形エディット、ハードデ
ィスクの制御、サンプリング処理、自動演奏のスタート
／ストップ制御、ソフト音源の起動／終了などを実行す
る処理である。

【００６４】ソフト音源処理（Ｓ１７）は、ＲＡＭ１２
中の制御レジスタのデータに基づいて、音源部２５の代
わりに、ＣＰＵが演算により楽音波形サンプルを生成す
る処理であり、波形メモリに格納されていない音色の波
形サンプルの合成や異なる原理に基づく音源による楽音
の発生をシミュレートする処理である。本実施例でソフ
ト音源を起動した場合、波形メモリを再生バッファとし
て使用する。即ち、ソフト音源処理で過去に生成した複
数波形サンプルが、波形メモリのバッファエリアに記憶
されており、音源部２５は、何れかのチャンネルを使用
して前記バッファエリアの波形を読み出し、再生するよ
うに設定されている。そして、バッファエリアに記憶さ
れたサンプルの内の未再生分が所定量以下に減少した
ら、先述した波形生成演算のトリガが発生し、該トリガ
に応じて起動されたソフト音源処理では、ＲＡＭ１２上
でバッファエリアに補充するための波形サンプルを生成
した後、ＰＣＩバス使用権を獲得して、生成した波形サ
ンプルを波形メモリ２４のバッファエリアに転送する。
この方法によれば、ソフト音源による波形サンプルの作
成はローカルバス上で行い、完成した波形のバッファエ
リアへの転送時のみ、ＰＣＩバスを使用するので、処理
が高速であると共に、ＰＣＩバスの使用に無駄がない。

【００６５】ＳＣＳＩ処理（Ｓ１９）はＳＣＳＩインタ
ーフェース回路１９からの割込信号により起動され、外
部記憶装置２０とのデータの入出力を実行する処理であ
る。ＳＣＳＩインターフェースが使用されるのは、主
に、ＳＣＳＩバスに接続されたハードディスク等の外部
記憶回路と波形メモリ２４ないしＲＡＭ１２間のデータ
転送である。例えば、前記スイッチ手段２２で、ハード
ディスクから波形ＲＡＭへの波形サンプル転送が指示さ
れた場合、ＣＰＵは前記スイッチイベント処理により、
ＰＣＩバスの使用権を獲得し、ＳＣＳＩインターフェー
スを通じてハードディスクの動作制御をすると共に、波
形メモリ２４内に書き込みエリアを確保し、ＳＣＳＩイ
ンターフェース内にあるデータ転送回路の設定を行う。
その後、ＳＣＳＩインターフェースは、ハードディスク
から所定量のサンプルを受信する毎にＰＣＩバスの使用
権を獲得し、該設定に従って、受信した波形サンプル
を、順次前記書き込みエリアに書き込んでいく。ＳＣＳ
Ｉインターフェースは、書き込みエリアが終了した、等
の新たな制御が必要になった場合は、ＣＰＵに対して割
込をかけ、前記ＳＣＳＩ処理（Ｓ１９）により、新たな
書き込みエリアの確保等の対応処理が実行される。

【００６６】前記スイッチ手段２２により、サンプリン
グのスタートが指示された場合、ＣＰＵは前記スイッチ
イベント処理により、ＰＣＩバスの使用権を獲得し、波
形メモリ２４内にバッファエリアを設定すると共に、Ａ
ＤＣ１５のサンプリング周波数、内部データ書込回路の
設定等を行う。続いて、動作を開始したＡＤＣ１５は、
サンプリング周期毎にＰＣＩバスの使用権を獲得し、デ
ジタル化された入力波形のサンプルを前記バッファエリ
アに書き込む。

【００６７】前記スイッチ手段２２により波形エディッ
トが指定された場合、ＣＰＵは前記スイッチイベント処
理により、まず、ＰＣＩバスの使用権を確保して、エデ
ィットする波形サンプルを波形メモリ２４からＲＡＭ１
２へ転送し、ＲＡＭ１２上で指定された波形エディット
の処理を実行した後、処理後の波形サンプルを波形メモ
リ２４に転送する。ここで、マルチタスクの応答性を損
なわないようにするため、波形エディット処理は複数の
部分処理に分割され、各部分がその他処理（Ｓ２３）と
して実行される。また、音源２５で読み出し中の波形に
波形エディットを行うようにしたり、波形エディットの
結果の波形を、順次、音源２５が次に読み出すべき波形
として波形メモリに書き込むようにすることもできる。

【００６８】前記スイッチ手段２２により、自動演奏の
スタートが指示された場合、ＣＰＵは前記スイッチイベ
ント処理により、ＰＣＩバスの使用権を獲得し、外部記
憶装置から自動演奏データをＲＡＭ１２に取り込むと共
に、ＲＡＭ１２に取り込まれた自動演奏データに基づく
自動演奏をスタートする。その後、イベントタイミング
でその他処理（Ｓ２３）が起動され、対応するＭＩＤＩ
イベントが再生される。再生された該ＭＩＤＩイベント
に応じて、前記ＭＩＤＩ処理（Ｓ１５）が起動され、上
述した処理が実行される。

【００６９】前記スイッチ手段２２により電子楽器動作
の終了が指示された場合には、ＣＰＵは、終了処理（Ｓ
２５）として設定データの退避やレジスタのクリアなど
の処理を実行し、この処理が終了したのちＳ２６におい
て画面を消去した後動作を終える。

【００７０】以上に見られるように、本実施の形態で
は、ＣＰＵ１０、ＡＤＣ１６、ＳＣＳＩインターフェー
ス１９、音源２５等が、ＰＣＩバスの使用権を獲得し動
作を行うようになっている。つまり、音源によるＰＣＩ
バスの占有時間／回数が減少すれば、それだけ、音源以
外のこれら装置のアクセス速度を改善することができ
る。

【００７１】本実施の形態では、ＣＰＵ１０、音源２５
が共にＰＣＩバスに接続され、同バスに接続された波形
メモリ２４にアクセスするようになっている。複数チャ
ンネル動作を行う波形メモリ音源で、波形メモリに対し
てＣＰＵがこれだけ高速にアクセスできるものは、過去
に例がない。この構成を採ることにより、波形メモリに
対してソフト音源からの波形を供給したり、音源２５で
読み出し中の波形サンプルのリアルタイムエディットが
できるようになった。

【００７２】また、「読出手段」「生成手段」等の「〜
手段」を、本実施の形態ではそれぞれハードウェアによ
る「読出回路」「生成回路」等で実現しているが、ＣＰ
ＵやＤＳＰのソフトウェアによる「読出処理」「生成処
理」等で置き換えることが可能である。

【００７３】さらに、前記実施の形態においては、波形
メモリは各サンプルごとにアドレスを有するものとして
いるが、このようにする必要はなく、複数サンプルを単
位として波形サンプルを記憶していればよい。さらにま
た、バッファメモリのサイズは、前記実施の形態におい
ては各チャンネル当たり１２サンプルであったが、これ
は、楽音生成のやり方に応じて適宜増減することができ
る。ただし、読出しの単位である８サンプル以上の容量
がある方が効率的である。本発明のように楽音生成でｎ
点補間を行う場合、最低限（読出し単位サンプル数＋ｎ
−１）サンプル分の容量のバッファを用意することが望
ましい。また、読み出しの単位も、８サンプルずつに限
る必要はない。読み出し単位のサンプル数を増やせば、
バッファの容量も増えるが、それに応じた分だけ波形メ
モリのアクセス回数を減らすことができることとなる。

【００７４】さらにまた、前記請求項６における楽音位
相の上位部、中位部、下位部は、それぞれ前記実施の形
態におけるＡＲＡＭ３９に記憶されるアドレス整数部の
上位２４ビット、同下位３ビット、アドレス小数部に対
応しているが、必ずしもこのようにアドレスをビット分
けすることにより上位部、中位部、下位部を作成する必
要はない。例えば、読み出しの単位を１２サンプルずつ
とした場合、アドレス整数部を１２で割った商が上位
部、余りが中位部となる。

【００７５】なお、上述した実施の形態においてはＰＣ
Ｉバスを使用するものとして説明したが、これに限られ
ることはなく、６４ビットに拡張されたＰＣＩバス、Ｖ
Ｌ（VESA(Video Electronics Standard Association) L
ocal）バス、ＥＩＳＡ（extended industrial standard
architecture ）バス等の他の高速バスを使用する場合
も、全く同様に本発明を適用することができることは明
らかである。

【００７６】

【発明の効果】本発明は、以上のように構成されている
ので、波形メモリへのアクセス回数を少なくすることが
でき、楽音発生処理と並行して他の処理を実行すること
が可能となる。また、音源部によるバス要求回数を低減
することができ、バスの切替回数を少なくすることがで
きる。

【図面の簡単な説明】

【図１】 本発明の楽音発生装置の一実施の形態の構成
を示すブロック図である。

【図２】 本発明における音源部の構成を示すブロック
図である。

【図３】 本発明における波形読出補間回路の構成を示
すブロック図である。

【図４】 本発明におけるアドレスＲＡＭの構成を示す
図である。

【図５】 本発明における制御ＲＡＭの構成を示す図で
ある。

【図６】 本発明におけるデュアルポートメモリおよび
バッファの構成を示す図である。

【図７】 本発明の波形読出補間回路における処理のタ
イミングを示す図である。

【図８】 本発明の波形読出補間回路の動作を説明する
ための図である。

【図９】 本発明の楽音発生装置の動作プログラムの処
理を説明するためのフローチャートである。

【符号の説明】

１０ ＣＰＵ、１１ フラッシュメモリ、１２ ＲＡ
Ｍ、１３ ＣＰＵローカル・バス、１４ ＨＯＳＴ−Ｐ
ＣＩブリッジ回路、１５ アナログデジタル変換器、１
６ アナログ入力端子、１７ ＭＩＤＩインタフェース
回路、１８ ＭＩＤＩ端子、１９ ＳＣＳＩインタフェ
ース回路、２０ 外部記憶装置、２１ 表示装置、２２
スイッチ、２３ 入出力インタフェース回路、２４
波形メモリ、２５ 音源部、２６ デジタルアナログ変
換器、２７ サウンドシステム、２８ ＰＣＩバス、３
１ 制御レジスタ、３２ 波形読出補間回路、３３ 音
量変化制御回路、３４ チャンネル累算器、３５ 効果
回路、３６ システムクロック発生回路、３７ チャン
ネルカウンタ、３８ 処理Ａ演算回路、３９ アドレス
ＲＡＭ、４１ 制御ＲＡＭ、４２ 処理Ｂ演算回路、４
３ 取り込み回路、４４ デュアルポートメモリ、４５
バッファ、４６ 補間回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 波形サンプルに基づいてサンプリング
   周期毎に楽音波形サンプルを生成出力する楽音発生装置
   であって、 複数の前記波形サンプルに対応するデータ幅を有するバ
   スと、 前記バスに接続され、前記波形サンプルが各アドレス毎
   に複数サンプルずつ記憶される波形メモリと、 前記バスに接続され、楽音ピッチに応じた速度で進行す
   る読出アドレスにより前記波形メモリをアクセスし、前
   記複数サンプル単位で読み出す読出手段と、 前記波形メモリへの１度のアクセスにより読み出される
   前記複数サンプルを全て記憶するバッファメモリと、 前記バッファメモリに記憶された前記複数サンプルのう
   ち、必要な波形サンプルを選択的に用いて楽音波形サン
   プルを生成する生成手段とを有し、 前記読出手段は、前記生成手段における楽音生成に必要
   な波形サンプルが前記バッファメモリに存在しない場合
   にのみ、前記波形メモリへのアクセスを行うように構成
   されていることを特徴とする楽音発生装置。
2. 【請求項２】 波形サンプルに基づいてサンプリング
   周期毎に楽音波形サンプルを生成出力する楽音発生装置
   であって、 共有バスと、 前記共有バスに接続され、前記波形サンプルが複数サン
   プルを単位として記憶される波形メモリと、 前記共有バスに接続され、前記波形メモリをアクセスし
   て前記複数サンプル単位で読み出す読出手段と、 前記読み出し手段によって読み出される前記波形サンプ
   ルを複数サンプル分記憶するバッファメモリと、 前記バッファメモリに記憶された前記複数サンプルのう
   ち、必要な波形サンプルを選択的に用いて楽音波形サン
   プルを生成する生成手段と、 前記共有バスに接続され、前記波形メモリの読み出し又
   は書き込み、ないし、前記生成手段の制御を行う処理手
   段とを有し、 前記生成手段における楽音生成に必要な波形サンプルが
   前記バッファメモリに存在しない場合にのみ、前記波形
   メモリへのアクセスを行うようになされていることを特
   徴とする楽音発生装置。
3. 【請求項３】 前記波形メモリは、波形サンプルを各
   アドレス毎に複数サンプルずつ記憶しており、前記波形
   メモリへの１度のアクセスにより、複数サンプル分の読
   み出しがなされることを特徴とする前記請求項２記載の
   楽音発生装置。
4. 【請求項４】 前記読出手段による前記複数サンプル
   単位の読み出しは、バースト読み出しであることを特徴
   とする前記請求項２記載の楽音発生装置。
5. 【請求項５】 波形サンプルに基づいてサンプリング
   周期毎に複数発音チャンネル分の楽音波形サンプルを生
   成出力する楽音発生装置であって、 共有バスと、 前記共有バスに接続され、前記波形サンプルが記憶され
   る波形メモリと、 前記共有バスに接続され、前記波形メモリをアクセスし
   て前記波形サンプルを読み出す読出手段と、 前記読出手段によって読み出される前記波形サンプルを
   複数サンプル分記憶するバッファメモリと、 前記バッファメモリに記憶された前記複数サンプルのう
   ち、必要とされる波形サンプルを選択的に用いて楽音波
   形サンプルを生成する生成手段と、 前記共有バスに接続され、前記波形メモリの読み出し又
   は書き込み、ないし、前記生成手段の制御を行う処理手
   段とを有し、 前記生成手段における楽音生成に必要な波形サンプルが
   前記バッファメモリに存在しない場合には、前記波形メ
   モリへのアクセスを、波形サンプルが必要とされる複数
   チャンネル分まとめて行うようになされていることを特
   徴とする楽音発生装置。
6. 【請求項６】 波形サンプルに基づいてサンプリング
   周期毎に楽音波形サンプルを生成出力する楽音発生装置
   であって、 共有バスと、 前記共有バスに接続され、前記波形サンプルが複数サン
   プルを単位として記憶される波形メモリと、 前記共有バスに接続され、前記波形メモリをアクセスし
   て前記複数サンプル単位で読み出す読出手段と前記読出
   手段によって読み出される前記波形サンプルを複数サン
   プル分記憶するバッファメモリと、 上位部、中位部、下位部からなる楽音位相を発生する位
   相発生手段と、 前記バッファメモリに記憶された前記複数サンプルのう
   ち、前記楽音位相の中位部により指定される波形サンプ
   ルを選択的に用いて前記楽音位相の下位部に基づく補間
   演算を実行し楽音波形サンプルを生成する生成手段と、 前記共有バスに接続され、前記波形メモリの読み出し又
   は書き込み、ないし、前記生成手段の制御を行う処理手
   段とを有し、 前記楽音位相の上位部に変化があった場合にのみ、前記
   波形メモリへのアクセスを行うようになされていること
   を特徴とする楽音発生装置。