JP2003255945A - ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 ミキシング用演算の資源を効率的に利用でき
るようにする。 【解決手段】 複数の入力チャンネルの信号を複数の出
力チャンネルのいずれかに分配しミキシングするミキシ
ング装置（２１０）において、複数のミキシング用演算
チャンネルを具備する。所与の入力チャンネルの信号を
１又は複数の指定された出力チャンネルに供給するため
に前記演算チャンネルのうち任意の１又は複数の演算チ
ャンネルを利用するように、各演算チャンネルに対して
入力元の任意の入力チャンネルと出力先の任意の出力チ
ャンネルとを可変的に割り当てる。各演算チャンネルで
は、割り当てに従い、入力元の入力チャンネルの信号を
出力先の出力チャンネルに対してミキシングする演算を
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の入力チャ
ンネルの信号を複数の出力チャンネルのいずれかに分配
しミキシングするミキシング装置に関し、例えば電子楽
器のような楽音発生機能を持つ機器あるいはデジタルオ
ーディオ機器等で利用可能なものである。また、ミキシ
ング機能を持つ楽音発生装置に関し、さらには、ミキシ
ング用の大規模集積回路（ＬＳＩ）に関する。

【０００２】

【従来の技術】複数のチャンネルの楽音信号又はオーデ
ィオ信号を取り扱うミキシング装置の従来例としては、
特開平１１−８５１５５号公報に示されたものがある。
そこに示されたものにおいては、ミキシング用演算の資
源（装置とタイムスロット）の利用態様が固定されてい
る。例えば、１つの入力チャンネルにつき左右ステレオ
・パンの設定が可能であり、かつ４個のセンドレベルの
設定が可能であり、入力チャンネル数が９６で、出力チ
ャンネル数が３２の場合、１つの入力チャンネルにつき
パン及びセンドレベルの設定のための乗算が合計８個固
定的に設定される。また、該１つの入力チャンネルの信
号を３２の出力チャンネルのすべてに分配しうるように
合計３２個の累算が固定的に設定される。これらの固定
された乗算及び累算が全入力チャンネルに関して常時可
能なように、ミキシング用演算装置の資源利用態様が固
定されている。

【０００３】

【発明が解決しようとする課題】上述のような固定され
た資源利用態様では、ミキシング用演算の資源を効率的
に利用することができない。例えば、１つの入力チャン
ネルにつき設定可能なセンドレベルが４個に固定されて
いたので、センドレベルを４個も使用していない或るチ
ャンネルの不使用分の演算資源を他のチャンネルに回す
ことができず、無駄が多かった。また、別の或るチャン
ネルで４よりも多いセンドレベルを使用したくてもそれ
ができない、という不都合があった。また、１つの入力
チャンネルの信号を３２の出力チャンネルのすべてに分
配することはあまりないので、使用されない累算資源が
多く、その点でも無駄であった。

【０００４】この発明は上述の点に鑑みてなされたもの
で、ミキシング用演算の資源を効率的に利用できるよう
にしたミキシング装置を提供しようとするものであり、
更には、キシング機能を持つ楽音発生装置及びミキシン
グ用の大規模集積回路（ＬＳＩ）を提供しようとするも
のである。

【０００５】

【課題を解決するための手段】この発明に係るミキシン
グ装置は、信号を入力するための複数の入力チャンネル
と、信号を出力するための複数の出力チャンネルと、入
力元から入力する信号を音量調整し、音量調整された信
号を出力先へ出力するミキシング演算を行なう複数の演
算チャンネルと、各入力チャンネル毎に、出力先の出力
チャンネルを指定する出力先指定手段と、各入力チャン
ネルに対し、指定された出力チャンネルに対応する数の
演算チャンネルを割り当てる割当手段とを具備し、前記
演算チャンネルは、当該演算チャンネルが割り当てられ
た入力チャンネルを入力元とするとともに、該入力チャ
ンネルに対して指定された出力チャンネルを出力先とし
て前記ミキシング演算を行なうものである。これによれ
ば、複数の入力チャンネルで、その出力先に応じて所定
数のミキシング演算チャンネルを融通しあうことができ
る。従って、ミキシング演算チャンネルの資源利用態様
が固定されず、効率的に利用できる。

【０００６】この発明に係る楽音発生装置は、信号を生
成する複数の音源チャンネルを備えた音源部と、信号を
出力するための複数の出力チャンネルと、入力元から入
力する信号を音量調整し、音量調整された信号を出力先
へ出力するミキシング演算を行なう複数の演算チャンネ
ルと、各音源チャンネル毎に、出力先の出力チャンネル
を指定する出力先指定手段と、各入力チャンネルに対
し、指定された出力チャンネルに対応する数の演算チャ
ンネルを割り当てる割当手段とを具備し、前記演算チャ
ンネルは、当該演算チャンネルが割り当てられた音源チ
ャンネルを入力元とするとともに、該入力チャンネルに
対して指定された出力チャンネルを出力先として前記ミ
キシング演算を行なうものである。これによれば、音源
の複数音源チャンネルで、その出力先に応じて所定数の
ミキシング演算チャンネルを融通しあうことができる。

【０００７】この発明に係る大規模集積回路は、信号を
出力する第１ブロックと、信号を出力する第２ブロック
と、信号を出力するための複数の出力チャンネルと、入
力元から入力する信号を音量調整し、音量調整された信
号を出力先へ出力するミキシング演算を行なう複数の演
算チャンネルと、第１ブロックと第２ブロックの各ブロ
ックごとに、出力先の出力チャンネルを指定する出力先
指定手段と、第１ブロックと第２ブロックの各ブロック
に対し、指定された出力チャンネルに対応する数の演算
チャンネルを割り当てる割当手段とを具備し、前記演算
チャンネルは、当該演算チャンネルが割り当てられたブ
ロックを入力元とするとともに、該入力チャンネルに対
して指定された出力チャンネルを出力先として前記ミキ
シング演算を行なうものである。これにより、大規模集
積回路に形成されたそれぞれ信号を出力する複数のブロ
ック（例えば音源ブロックおよびＤＳＰブロックなど）
について、その出力先に応じてブロック間でミキシング
演算チャンネルを融通しあうことができる。

【０００８】この発明の別の観点に従う大規模集積回路
は、信号を出力する第１ブロックと、外部からの信号を
入力する第２ブロックと、信号を出力するための複数の
出力チャンネルと、入力元から入力する信号を音量調整
し、音量調整された信号を出力先へ出力するミキシング
演算を行なう複数の演算チャンネルと、第１ブロックと
第２ブロックの各ブロックごとに、出力先の出力チャン
ネルを指定する出力先指定手段と、第１ブロックと第２
ブロックの各ブロックに対し、指定された出力チャンネ
ルに対応する数の演算チャンネルを割り当てる割当手段
とを具備し、前記演算チャンネルは、当該演算チャンネ
ルが割り当てられたブロックを入力元とするとともに、
該入力チャンネルに対して指定された出力チャンネルを
出力先として前記ミキシング演算を行なうものである。
これにより、大規模集積回路に形成されたそれぞれ信号
を出力するブロック（例えば音源ブロックあるいはＤＳ
Ｐブロックなど）と外部からの信号を入力するブロック
（例えば後述するオーディオバスＡＢＵＳ、シリアル入
力、あるいはＣＯＤＥＣなどのブロック）について、そ
の出力先に応じてブロック間でミキシング演算チャンネ
ルを融通しあうことができる。

【０００９】本発明は、装置の発明として構成し、実施
することができるのみならず、方法の発明として構成し
実施することができる。また、本発明は、コンピュータ
またはＤＳＰ等のプロセッサのプログラムの形態で実施
することができるし、そのようなプログラムを記憶した
記録媒体の形態で実施することもできる。

【００１０】

【発明の実施の形態】以下、添付図面を参照してこの発
明の実施の形態を詳細に説明しよう。この発明の一実施
形態を電子楽器に適用した例について説明する。図１
は、この電子楽器の全体のハードウェア構成を例示する
ブロック図である。ＣＰＵ（中央処理部）１０は、バス
Ｂを介して各部を制御する。なお、バスＢは、コントロ
ールバス、データバスおよびアドレスバスを総称したも
のである。ＲＯＭ（リードオンリメモリ）１１は、ＣＰ
Ｕ１０において用いられる基本プログラムや、各種デー
タを記憶する。ＲＡＭ（ランダムアクセスメモリ）１２
は、ＣＰＵ１０の制御等において発生する各種のデータ
等を一時的に記憶する。パネルスイッチ１３は、発生す
べき楽音の音色を選択するためや、各種状態を設定する
ためなどのスイッチ等により構成される。パネルスイッ
チ１３において設定された情報はバスＢを介してＣＰＵ
１０に供給される。表示部１４は、ＣＲＴや液晶表示パ
ネルなどから構成され、パネルスイッチ１３により入力
された情報や、現時点において設定された情報などをＣ
ＰＵ１０の制御の下、表示する。

【００１１】鍵盤１５は演奏操作用の複数の鍵からな
る。これら各鍵には、それぞれキーセンサが設けられ
（図示せず）、演奏者の鍵盤１５に対する演奏操作を検
出して、押鍵された鍵の音高を示すキーコードＫＣや、
押鍵・離鍵に対応して楽音の発生・消音を指示するキー
オンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキ
ータッチデータＫＴなどの各種キー情報をバスＢを介し
てＣＰＵ１０に供給する。外部記憶装置１６は、ＦＤＤ
（フロッピー（登録商標）・ディスク・ドライブユニッ
ト）、ＨＤＤ（ハード・ディスク・ドライブユニッ
ト）、光ディスクドライブユニットなどの大容量記憶装
置であり、波形データやその他各種のデータを記憶する
ために用いられる。通信インタフェース１７は、ＭＩＤ
Ｉ規格のデータを授受するＭＩＤＩインタフェース及び
／又はＳＣＳＩやＵＢＳ等の通信インタフェースからな
り、楽音演奏データやその他のデータを通信ネットワー
クを介して授受することができる。

【００１２】音源回路２０は、大別して、複数の楽音発
生チャンネルで楽音信号を発生することができるハード
ウェア音源部と、各種の楽音エフェクトを付与するため
の信号処理や物理モデル音源原理に従う楽音信号生成処
理などをそれぞれのマイクロプログラムに従って実行す
るデジタル信号処理部（以下ＤＳＰという）と、生成さ
れたデジタル楽音信号やその他の信号をミキシングする
ミキシング装置とを含んでいる。音源回路２０における
ハードウェア音源部では、例えば６４チャンネル時分割
で、各チャネルにおいて楽音信号を生成することができ
る。ハードウェア音源部に関連して波形メモリ２１が付
属されており、該波形メモリ２１では基本的な波形デー
タを各種音色毎に複数記憶する。また、音源回路２０に
おけるＤＳＰに関連して遅延メモリ２２が付属されてお
り、ＤＳＰ処理の対象となっている信号を遅延処理する
ために使用される。音源回路２０には、適宜の外部回路
２３が接続可能である。外部回路２３としては、例え
ば、マイクロフォンを介して取り込まれるアナログオー
ディオ信号をデジタル信号に変換するＡＤ変換器や、外
部のＤＳＰ装置や、外部の音源装置などがある。ＤＡ変
換器１８は、音源回路２０で発生若しくは処理したデジ
タル楽音信号をアナログ信号に変換する。ＤＡ変換器１
８により変換されたアナログ信号は、アンプやスピーカ
等から構成されたサウンドシステム１９により、外部に
発音される。

【００１３】次に、音源回路２０の構成例について図２
を参照して説明する。制御レジスタ２０１は、音源回路
２０内の各部を制御するデータを、バスＢを介してＣＰ
Ｕ１０から受け取り、記憶するものであり、更には、音
源回路２０内で処理したデータのうち所定のものを記憶
し、バスＢを介してＣＰＵ１０に送る。音源部２０２
は、読出回路２０３、デジタルフィルタ（以下ＤＣＦと
略称する）部２０４、音量変化制御回路２０５を含む。
読出回路２０３は、波形メモリ２１に記憶された波形デ
ータのうち、指定された音色の波形データを、キーコー
ドＫＣで指定された音高になるようにアドレスを操作し
て（読出レートを制御して）読み出すものである。ＤＣ
Ｆ部２０４は、読出回路２０３を介して読み出された波
形データの音色等を設定・制御するためにデジタルフィ
ルタ処理を施す。音量変化制御回路２０５は、キーオン
信号等のエンベロープ形成開始指示に応じてエンベロー
プを形成すると共に、読出回路２０３により読み出され
てＤＣＦ部２０４で音色設定・制御された波形データ
を、該形成したエンベロープに従って時間的にその振幅
値を制御すると共に、キータッチデータ等で示された音
の大きさとなるようにその振幅値を制御する。つまり、
エンベロープ形成機能と振幅・エンベロープ乗算機能と
を持つ。音源部２０２におけるこれらの読出回路２０
３、ＤＣＦ部２０４および音量変化制御回路２０５は、
複数チャネル時分割で動作して、各チャネルにおいて異
なる楽音信号を生成することが可能となっている。

【００１４】音源部２０２における発音モードとして、
３２音モードと６４音モードのいずれかがユーザによる
スイッチ操作等に応じて選択可能である。音源部２０２
の資源構成（ハードウエア及び時分割処理タイムスロッ
トの構成）は、最大可能発音チャンネル数分つまり６４
チャンネル分の能力を有している。音源部２０２におけ
る資源は、６４音モードの場合は６４チャンネル分の楽
音信号発生のために使用され、３２音モードの場合は３
２チャンネル分の楽音信号発生のために使用される。３
２音モードにおける資源利用形態の一例を説明すると、
読出回路２０３においては、６４チャンネル分の資源の
うち半分が３２チャンネル分の楽音信号発生のために使
用され、残り半分は、休眠状態とされ、電力等の省エネ
ルギーが図られる。ＤＣＦ部２０４においては、３２音
モードでは、６４チャンネル分の資源のうち半分の３２
チャンネル分の部分（図２のブロック中で「ＤＣＦ１」
で示す）と、残り半分の３２チャンネル分の部分（図２
のブロック中で「ＤＣＦ２」で示す）の両方が３２チャ
ンネル分の楽音信号のフィルタ処理のために使用され
る。従って、３２音モードでは、１つの発音チャンネル
のために２チャンネル分のフィルタ（ＤＣＦ１とＤＣＦ
２）を使用することができ、フィルタによる音色形成性
能が２倍とされ、音質の向上が図られる。この場合、１
つの発音チャンネルのために使用する２チャンネル分の
フィルタ（ＤＣＦ１とＤＣＦ２）の接続の仕方は、並列
であってもよいし、直列であってもよく、形成しようと
する音色に応じて適宜選択してよい。音量変化制御回路
２０５においては、６４チャンネル分の資源のうち半分
の３２チャンネル分の部分（図２のブロック中で「ＥＧ
１」で示す）が３２チャンネル分の楽音信号発生のため
に使用され、残り半分の３２チャンネル分の部分（図２
のブロック中で「ＥＧ２」で示す）は、休眠状態とさ
れ、電力等の省エネルギーが図られる。なお、音源部２
０２における資源、特にＤＣＦ部２０４と音量変化制御
回路２０５の資源は、ＤＳＰによっても共用可能である
が、この点は後述する。

【００１５】ＣＰＵ１０は、押鍵等の発音指示が発生し
た時、利用可能な発音チャネル（６４音モードでは６４
チャンネル、３２音モードでは３２チャンネル）の１つ
に発音割り当てを行ない、割り当てたチャネルに対応す
る制御レジスタ２０１内の領域に該発音指示に応じた楽
音の発生を制御する楽音制御データを書き込むととも
に、同チャンネルに発音開始トリガ（ノートオン）を供
給する。該発音開始トリガ（ノートオン）に応じて、音
源２０２の当該割当チャンネルでは該楽音制御データに
基づく楽音の生成を開始する。なお、３２音モードにお
いて、１発音チャンネルのために２チャンネル分のフィ
ルタ資源を使用する場合は、制御レジスタ２０１では、
１発音チャンネルにつき２チャンネル分のフィルタ設定
・制御データが書き込まれる。例えば、３２音モードで
は、第１チャンネル〜第３２チャンネルの３２チャンネ
ルを対象にして発音割り当てがなされ、夫々の割り当て
チャンネル番号に３２をプラスした第３３チャンネル〜
第６４チャンネルが各３２の割り当てチャンネルのペア
となって利用されるとすると、第１チャンネルに割り当
てた楽音のフィルタ設定・制御データは、第１チャンネ
ル及びそれとペアになる第３３チャンネルに対応して書
き込まれる。

【００１６】音源部２０２からは、生成された各チャネ
ルの楽音信号が、各サンプリング周期毎に６４チャネル
時分割された状態で出力され、ミキサ２１０に入力され
る。ミキサ２１０は、音源部２０２から出力される複数
（例えば６４）チャンネル分の楽音信号と、内部ＤＳＰ
２０６から出力される複数（例えば３２）チャンネル分
の楽音信号と、外部入出力制御回路２０７から出力され
る複数（例えば３２）チャンネル分の楽音信号とを入力
して、制御レジスタ２０１から与えられる制御データに
従って任意のミキシング処理を施し、音源部２０２、Ｄ
ＳＰ２０６、外部入出力制御回路２０７における指定さ
れたチャンネルに出力（分配）する。音源部２０２から
ミキサ２１０に対する６４個の入力チャンネルをＴＧ＃
１〜ＴＧ＃６４で示す。これらのチャンネルＴＧ＃１〜
ＴＧ＃６４は、音源部２０２における６４個の発音チャ
ンネル（第１チャンネル〜第６４チャンネル）に対応す
る。ミキサ２１０は、音源部２０２における所定の３２
チャンネルに対して信号を出力（分配）することができ
る。音源部２０２に対するミキサ２１０からの出力チャ
ンネルをＴＧｏ＃１〜ＴＧｏ＃３２で示す。この出力チ
ャンネルＴＧｏ＃１〜ＴＧｏ＃３２は、音源部２０２に
おける所定の３２個の発音チャンネル（第１チャンネル
〜第３２チャンネル又は第３３チャンネル〜第６４チャ
ンネル）に対応する。音源部２０２に対するミキサ２１
０からの出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信
号は、音源部２０２におけるＤＣＦ部２０４又は音量変
化制御回路２０５に入力される。ミキサ２１０における
ミキシング処理の一形態として、内部ＤＳＰ２０６から
出力された信号あるいは外部入出力制御回路２０７を介
して外部回路２３から与えられる信号を、出力チャンネ
ルＴＧｏ＃１〜ＴＧｏ＃３２のいずれかに供給する形態
がある。これにより、音源部２０２におけるフィルタ資
源及び／又はエンベロープ制御用資源を、内部ＤＳＰ２
０６で処理された信号あるいは外部回路２３から与えら
れる信号のために利用することができる。この機能につ
いては追って詳述する。この音源出力チャンネルＴＧｏ
＃１〜ＴＧｏ＃３２は、音源部２０２のチャンネルＴＧ
＃１〜ＴＧ＃６４のうちＴＧ＃１〜ＴＧ＃３２またはＴ
Ｇ＃３２〜ＴＧ＃６４の時分割タイミングに同期する時
分割タイミングからなる。

【００１７】ＤＳＰ２０６からミキサ２１０に対する３
２個の入力チャンネルをＤＳＰ＃１〜ＤＳＰ＃３２で示
す。ＤＳＰ２０６では、１サンプリング周期を複数のブ
ロックに分割し、各ブロック毎にマイクロプログラムを
実行することにより、複数のマイクロプログラムの時分
割処理可能である。ＤＳＰ２０６は、３２の入力チャン
ネルのうちの任意の楽音信号に対し、複数のマイクロプ
ログラムに従う複数の信号処理を施すことが可能であ
り、処理の施された楽音信号を３２の出力チャンネルの
うちの該当する出力チャンネルに出力する。ＤＳＰ２０
６の各チャンネルに対する制御データも制御レジスタ２
０１を介してＣＰＵ１０のバスＢから与えられる。ＤＳ
Ｐ２０６における３２チャンネルの出力信号は、ミキサ
２１０に対する３２個の入力チャンネルＤＳＰ＃１〜Ｄ
ＳＰ＃３２の信号となる。ＤＳＰ２０６に対するミキサ
２１０からの出力チャンネルをＤＳＰｏ＃１〜ＤＳＰｏ
＃３２で示す。このミキサ２１０の出力チャンネルＤＳ
Ｐｏ＃１〜ＤＳＰｏ＃３２の信号は、ＤＳＰ２０６の上
記３２チャンネルに対する入力信号となる。

【００１８】外部入出力制御回路２０７からミキサ２１
０に対する３２個の時分割的な入力チャンネルをＥＸＴ
＃１〜ＥＸＴ＃３２で示す。外部入出力制御回路２０７
に対するミキサ２１０からの時分割的な出力チャンネル
をＥＸＴｏ＃１〜ＥＸＴｏ＃３２で示す。外部入出力制
御回路２０７は、外部回路２３として接続可能な各種装
置に対応する各種Ｉ／Ｏ部２０８を介して外部回路２３
に通じる。一例として、各種Ｉ／Ｏ部２０８は、新規格
のオーディオデータ入出力用の双方向バスであるオーデ
ィオバス（ＡＢＵＳ）を接続可能にするＩ／Ｏ機能と、
従来より知られたそれぞれ単方向バスからなるシリアル
データ入出力バス（ＭＥＬ）を接続可能にするＩ／Ｏ機
能と、光ディジタルデータバス（ＳＰＤＩＦ）を接続可
能にするＩ／Ｏ機能とを有する。任意の機能の外部回路
２３（例えばマイクロホンとＡＤ変換器とを含む外部音
ピックアップ回路、あるいは外部ＤＳＰ、あるいは外部
音源装置など）をそれに対応する機能のバスを介してＩ
／Ｏ部２０８に接続し、外部入出力制御回路２０７に通
じる。

【００１９】また、外部入出力制御回路２０７は、制御
レジスタ２０１内に設けられたＣＯＤＥＣ用の入出力Ｆ
ＩＦＯ（先入れ先出しメモリ）にも接続される。ＣＰＵ
１０の制御によりＲＡＭ１２内に記憶されているオーデ
ィオ波形データを読み出して外部に出力するあるいはミ
キサ２１０に入力する場合、読み出したオーディオ波形
データを出力用のＣＯＤＥＣのＦＩＦＯに順次書き込
み、これを所定の再生サンプリング周期で順次読み出し
て外部入出力制御回路２０７に入力する。また、外部か
ら入力するオーディオ波形データをＲＡＭ１２に記憶す
る場合、サンプリング周期ごとにＩ／Ｏ部２０８に入力
するオーディオ波形データを、一旦、外部入出力制御回
路２０７を介してミキサ２１０のＥＸＴ＃１〜ＥＸＴ＃
３２の何れかの入力チャンネルに入力し、さらにＥＸＴ
ｏ＃１〜ＥＸＴｏ＃３２の何れかの出力チャンネルから
外部入出力制御回路２０７を介して入力用のＣＯＤＥＣ
のＦＩＦＯに出力して該ＦＩＦＯに書き込む。そして、
ＣＰＵ１０の制御により、入力用のＣＯＤＥＣのＦＩＦ
ＯからＲＡＭ１２にこのオーディオ波形データが転送記
憶される。入力用及び出力用のＣＯＤＥＣ ＦＩＦＯ
は、それぞれステレオの左右２チャンネル分具備してい
るとよい。

【００２０】また、外部入出力制御回路２０７は、ＤＡ
ＣのＩ／Ｏ部２０９にも接続される。ＤＡＣのＩ／Ｏ部
２０９の出力は、ＤＡ変換器１８（図１）に与えられ
る。ＤＡ変換器１８でアナログ信号に変換したいディジ
タルデータをミキサ２１０から外部入出力制御回路２０
７を介してＤＡＣのＩ／Ｏ部２０９に供給する。ＤＡ変
換器１８（図１）はそれぞれステレオの左右２チャンネ
ル分具備しており、再生発音しようとするステレオ左右
２チャンネルのディジタルオーディオデータが、ミキサ
２１０から外部入出力制御回路２０７及びＩ／Ｏ部２０
９を介してＤＡ変換器１８（図１）に与えられる。

【００２１】次に、ミキサ２１０の内部構成例及びその
ミキシング動作例について、図３に示されたミキサ２１
０の内部構成略図、図４に示されたミキサ設定例説明
図、図５に示されたミキサ割当レジスタ説明図、並び
に、図６及び図７に示されたミキサ動作タイミングチャ
ート、を参照して説明する。図３において、入力ＲＡＭ
２１２は、ミキサ２１０に入力される音源入力チャンネ
ルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ入力チャンネルＤＳＰ
＃１〜ＤＳＰ＃３２、外部入力チャンネルＥＸＴ＃１〜
ＥＸＴ＃３２、の合計１２８チャンネルの各信号（ディ
ジタルサンプルデータ）をバッファ記憶するもので、Ａ
バッファとＢバッファのダブルバッファ構成からなる。
入力ＲＡＭ２１２における２つのバッファＡとＢは、そ
れぞれ１２８チャンネル分のサンプルデータを記憶する
容量を持ち、各バッファＡ，Ｂは１サンプリング周期毎
に交互に書込モードと読出モードに切り替わる。書込回
路２１１は、ミキサ２１０に入力される上記各入力チャ
ンネルのデータを、入力ＲＡＭ２１２の２つのバッファ
Ａ，Ｂのうち現在書き込みモードとなっている方のバッ
ファに書き込む制御を行う。入力ＲＡＭ２１２の各バッ
ファＡ，Ｂにおける１２８のアドレスは、１２８の各入
力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳ
Ｐ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２に対応している。
図４における「入力チャンネル」のブロックでは、入力
ＲＡＭ２１２に入力データがバッファされる当該ミキサ
２１０の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳ
Ｐ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２を模
擬的に示している。入力ＲＡＭ２１２における書き込み
タイミングと読み出しタイミングの詳細例については後
述するが、概ね、書き込みタイミングは入力チャンネル
ＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、Ｅ
ＸＴ＃１〜ＥＸＴ＃３２の時分割タイミングに同期して
適当なタイミングに設定され、読み出しタイミングはミ
キサ２１０の内部のミキシング用演算チャンネルの時分
割タイミングに同期して適当なタイミングに設定され
る。

【００２２】出力ＲＡＭ２１５は、ミキサ２１０の出力
チャンネルである、音源出力チャンネルＴＧｏ＃１〜Ｔ
Ｇｏ＃３２、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳ
Ｐｏ＃３２、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴ
ｏ＃３２、の合計９６チャンネルの各信号（ミキシング
出力であるディジタルサンプルデータ）をバッファ記憶
するもので、これもＡバッファとＢバッファのダブルバ
ッファ構成からなる。出力ＲＡＭ２１５における２つの
バッファＡとＢは、それぞれ９６チャンネル分のサンプ
ルデータを記憶する容量を持ち、各バッファＡ，Ｂは１
サンプリング周期毎に交互に書込モードと読出モードに
切り替わる。読出回路２１６は、上記各出力チャンネル
のデータを出力ＲＡＭ２１５の２つのバッファＡ，Ｂの
うち現在読出モードとなっている方のバッファから読み
出す制御を行う。なお、後述するように書込モードとな
っている方のバッファでは、同じ出力チャンネルへの累
算のために読み出しと書き込みが時分割処理される。出
力ＲＡＭ２１５の各バッファＡ，Ｂにおける９６のアド
レスは、９６の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃
３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜
ＥＸＴｏ＃３２に対応している。図４における「出力チ
ャンネル」のブロックでは、出力ＲＡＭ２１５にミキシ
ング出力データがバッファされる当該ミキサ２１０の各
出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃
１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２を
模擬的に示している。出力ＲＡＭ２１２における書き込
みタイミングと読み出しタイミングの詳細例についても
後述するが、概ね、書き込みタイミングはミキサ２１０
の内部のミキシング用演算チャンネルの時分割タイミン
グに同期して適当なタイミングに設定され、読み出しタ
イミングは出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、
ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴ
ｏ＃３２の時分割タイミングに同期して適当なタイミン
グに設定される。

【００２３】ミキサ２１０は、複数のミキシング用演算
チャンネルを使用して、入力ＲＡＭ２１２にバッファさ
れた各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃
１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のディジ
タルサンプルデータを、各出力チャンネルＴＧｏ＃１〜
ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴ
ｏ＃１〜ＥＸＴｏ＃３２のいずれかに分配して各出力チ
ャンネル毎にミキシングし、各出力チャンネル毎のミキ
シング出力データを出力ＲＡＭ２１５にバッファ記憶す
る。この実施例では、４００の時分割的なミキシング用
演算チャンネルがミキサ２１０で使用される。図４にお
ける「ＭＩＸチャンネル」のブロックでは、４００の各
ミキシング用演算チャンネルを、符号ＭＩＸ＃１〜ＭＩ
Ｘ＃４００で模擬的に示している。図３において、入力
ＲＡＭ２１２と出力ＲＡＭ２１５との間に設けられた乗
算回路２１３と加算回路２１４がミキシング用演算チャ
ンネルの実体部分を構成する。すなわち、乗算回路２１
３と加算回路２１４を時分割使用することで、各ミキシ
ング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００におけ
る係数乗算及び加算等のミキシング演算が行なわれる。
このミキシング演算は、ＣＰＵ１０（図１）の制御に基
づき制御レジスタ２０１等からの制御データ等に応じて
制御される。

【００２４】ＣＰＵ１０（図１）では、そこで実行する
所定のプログラムの適宜の処理過程で、「ミキサ設定処
理」を実行する。「ミキサ設定処理」とは、各ミキサ入
力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳ
Ｐ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の信号を、１又は
複数の指定された出力チャンネルＴＧｏ＃１〜ＴＧｏ＃
３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜
ＥＸＴｏ＃３２に供給するために、各ミキシング演算チ
ャンネルＭＩＸ＃１〜ＭＩＸ＃４００のうち任意の１又
は複数の演算チャンネルを利用するように、各演算チャ
ンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して入力元の任
意の入力チャンネルと出力先の任意の出力チャンネルと
を適宜可変的に割り当てる（設定する）割当処理であ
る。この「ミキサ設定処理」（すなわち割当処理）によ
って各演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に割
り当てられた入力チャンネルと出力チャンネルが、入力
元の特定の入力チャンネルを示すソースチャンネルデー
タＳＲＣｃｈと、出力先の特定の出力チャンネルを示す
デスティネーションチャンネルデータＤＥＳＴｃｈとで
特定される。

【００２５】具体的には、各ミキシング演算チャンネル
ＭＩＸ＃１〜ＭＩＸ＃４００に対する入出力チャンネル
設定内容（割当内容）を示すミキサ割当レジスタＭＩＸ
−ＡＳＳが制御レジスタ２０１に含まれている。図５
は、そのようなミキサ割当レジスタＭＩＸ−ＡＳＳで記
憶する割当内容データの一例を示す。ミキサ割当レジス
タＭＩＸ−ＡＳＳにおいては、１つのミキシング演算チ
ャンネル（例えばＭＩＸ＃１）に対応して、該ミキシン
グ演算チャンネルに割り当てられた入力チャンネルと出
力チャンネルをそれぞれ示すソースチャンネルデータＳ
ＲＣｃｈとデスティネーションチャンネルデータＤＥＳ
Ｔｃｈとが記憶され、更に、出力チャンネルに対するセ
ンドレベル（送出レベル係数）を示すセンドレベルデー
タＳＥＮＤＬと、左右チャンネル出力形式を選択する出
力形式選択データＬＲ−ＳＥＬとが記憶される。このよ
うな割当内容データが各ミキシング演算チャンネルＭＩ
Ｘ＃１〜ＭＩＸ＃４００に対応して記憶される。一例を
示すと、音源部２０２（図２）で発生する所与の音色Ｘ
の楽音信号を、ＤＳＰ２０６（図２）で所与のエフェク
トＹを付与するよう設定する場合、該音色Ｘの楽音信号
が例えば音源入力チャンネルＴＧ＃１とＴＧ＃２で発生
され、該エフェクトＹに係るＤＳＰ出力チャンネルがＤ
ＳＰｏ＃３であるとする。そのときの各ミキシング演算
チャンネルＭＩＸ＃１〜ＭＩＸ＃４００の利用状況（空
き状況）に応じて、適宜の各ミキシング演算チャンネル
を使用することが「ミキサ設定処理」によって決定され
るが、例えば、ＴＧ＃１からＤＳＰｏ＃３へのミキシン
グはＭＩＸ＃１で行ない、ＴＧ＃２からＤＳＰｏ＃３へ
のミキシングはＭＩＸ＃６で行なうように割当てが決定
されたとする。その場合、ミキサ割当レジスタＭＩＸ−
ＡＳＳにおけるミキシング演算チャンネルＭＩＸ＃１の
レジスタには、ソースチャンネルデータＳＲＣｃｈとし
て音源入力チャンネルＴＧ＃１を指示するデータが記憶
され、デスティネーションチャンネルデータＤＥＳＴｃ
ｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３を指示する
データが記憶され、また、ミキシング演算チャンネルＭ
ＩＸ＃６のレジスタには、ソースチャンネルデータＳＲ
Ｃｃｈとして音源入力チャンネルＴＧ＃２を指示するデ
ータが記憶され、デスティネーションチャンネルデータ
ＤＥＳＴｃｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３
を指示するデータが記憶される。

【００２６】出力形式選択データＬＲ−ＳＥＬについて
説明する前に、パン制御について説明する。ミキサ２１
０においては、各入力チャンネルＴＧ＃１〜ＴＧ＃６
４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃
３２のオーディオ信号をステレオ・パン制御することが
できる。例えば、音源入力チャンネルＴＧ＃１のオーデ
ィオ信号をパンさせる場合、所望の音像定位位置に応じ
て左パン係数と右パン係数とを周知の手法で決定し、音
源入力チャンネルＴＧ＃１のオーディオ信号を左チャン
ネルと右チャンネルに分配し、左チャンネルの信号には
左パン係数を乗算し、右チャンネルの信号には右パン係
数を乗算し、左右チャンネルで別のスピーカから発音す
ることで、ステレオ・パン制御を実現する。この音像定
位は、個別の入力チャンネルＴＧ＃１〜ＴＧ＃６４、Ｄ
ＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２毎
に設定・制御可能である。このため、各ミキサ入力チャ
ンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３
２、ＥＸＴ＃１〜ＥＸＴ＃３２毎に、任意に設定された
パン制御用の左パン係数と右パン係数とを記憶するパン
レジスタを制御レジスタ２０１内に有している。パン係
数を乗算する演算は、ミキシング演算チャンネルＭＩＸ
＃１〜ＭＩＸ＃４００において乗算回路２１３（図３）
を使用して行なわれる。その場合、パン係数の乗算を単
独で行なうことなく、センドレベルデータＳＥＮＤＬの
乗算と一緒に行なう。すなわち、或るミキシング演算チ
ャンネル（例えばＭＩＸ＃１）について、そこに割り当
てられた或る入力チャンネル（例えばＴＧ＃１）の信号
に対して乗算回路２１３を使用して係数乗算を行なう場
合、該入力チャンネル（例えばＴＧ＃１）について設定
された左パン係数及び右パン係数並びにセンドレベルデ
ータＳＥＮＤＬを用いて、左パン係数とセンドレベルデ
ータＳＥＮＤＬを合成して左チャンネル用の乗算係数を
生成し、かつ、右パン係数とセンドレベルデータＳＥＮ
ＤＬを合成して右チャンネル用の乗算係数を生成する。
１つのミキシング演算チャンネルでは、左チャンネル用
の演算と右チャンネル用の演算を別々に行なうように、
２つのチャンネル若しくはタイムスロットを使用する。
よって、或る１つのミキシング演算チャンネル（例えば
ＭＩＸ＃１）についてみてみると、制御レジスタ２０１
から乗算回路２１３に与えられる乗算係数は、上述のよ
うに、左パン係数とセンドレベルとを加味した左チャン
ネル用の乗算係数と、右パン係数とセンドレベルとを加
味した右チャンネル用の乗算係数であり、該ミキシング
演算チャンネル（例えばＭＩＸ＃１）に割り当てられた
或る入力チャンネル（例えばＴＧ＃１）の信号が入力Ｒ
ＡＭ２１２から読み出されて乗算回路２１３に入力され
るとき、これに同期して、該入力チャンネル（例えばＴ
Ｇ＃１）についての左チャンネル用の乗算係数と右チャ
ンネル用の乗算係数とが制御レジスタ２０１から乗算回
路２１３に時分割で与えられ、左右パン係数及びセンド
レベルの乗算が行なわれる。

【００２７】出力形式選択データＬＲ−ＳＥＬは、当該
ミキシング演算チャンネルにおいて入力された信号をス
テレオ・パンで出力するか、あるいはモノラルで出力す
るか、あるいは出力しないか、を選択するデータであ
る。このデータＬＲ−ＳＥＬは２ビットデータからな
り、例えば、その値が“００”のときＯＦＦ（出力しな
い）、“０１”のとき左モノラル出力（パンせずに左チ
ャンネルの信号をモノラル出力する）、“１０”のとき
右モノラル出力（パンせずに右チャンネルの信号をモノ
ラル出力する）、“１１”のときパン出力（左右チャン
ネルの信号をパン制御して出力する）、の各出力形式を
指定する。この出力形式選択データＬＲ−ＳＥＬの内容
は、所望の入力チャンネルに対応してユーザが任意に選
択できるし、各入力チャンネルに対応する楽音の音色や
効果等の選択に連動して自動的に設定されるようにして
もよい。

【００２８】パン制御に対応するために、デスティネー
ションチャンネルデータＤＥＳＴｃｈの指定は、原則的
にステレオで行われる。例えば、デスティネーションチ
ャンネルデータＤＥＳＴｃｈを奇数で表わし、それに１
をプラスした偶数チャンネルＤＥＳＴｃｈ＋１と対にな
って、左右ステレオチャンネルとして２つの出力チャン
ネルが割り当てられる。例えば、ソースチャンネルデー
タＳＲＣｃｈが音源入力チャンネルＴＧ＃１を指示し、
それに対応するデスティネーションチャンネルデータＤ
ＥＳＴｃｈがＤＳＰ出力チャンネルＤＳＰｏ＃１を指示
する場合、音源入力チャンネルＴＧ＃１のステレオ・パ
ン用の左チャンネル信号はＤＳＰ出力チャンネルＤＳＰ
ｏ＃１に分配され、その右チャンネル信号はＤＳＰ出力
チャンネルＤＳＰｏ＃２に分配される。そして、ミキサ
２１０では、上記の出力形式選択データＬＲ−ＳＥＬの
内容に従って、左右の各出力チャンネルに信号を実際に
出力するかどうかの制御がなされる。

【００２９】図３において、加算回路２１４は、同じ出
力チャンネルに分配された信号を加算（ミキシング）す
るためのものである。例えば、或るミキシング演算チャ
ンネルの左チャンネルの演算タイミングの前半におい
て、その演算結果をＤＳＰ出力チャンネルＤＳＰｏ＃１
に分配する場合、出力ＲＡＭ２１５のうち現在書込モー
ドとなっている方のバッファから該ＤＳＰ出力チャンネ
ルＤＳＰｏ＃１のデータを読み出して加算回路２１４に
供給し、乗算回路２１３から与えられる該ミキシング演
算チャンネルについての演算結果と加算する。この加算
結果は、該ミキシング演算チャンネルの左チャンネルの
演算タイミングの後半において、出力ＲＡＭ２１５のう
ち現在書込モードとなっている方のバッファの該ＤＳＰ
出力チャンネルＤＳＰｏ＃１の位置に書き込まれる。こ
うして、１サンプリング周期の間において、同一の出力
チャンネルに分配された信号が加算（ミキシング）され
る。出力ＲＡＭ２１５のうち現在書込モードとなってい
る方のバッファの読み／書きモードは、次の１サンプリ
ング周期において読出モードに切り替わる。読出モード
における各出力チャンネルのデータの読み出しが終る
と、追って説明する図７（ｂ）に示すようなタイミング
（次の書込みモードの第１〜第９６ステップ）で、出力
ＲＡＭ２１５の当該バッファのデータがクリアされる。
これにより、出力ＲＡＭ２１５の当該バッファが次の１
サンプリング周期において書込モードに切り替わったと
き、まず、前の１サンプルについてのミキシング累算結
果がクリアされ、次の新たな１サンプルについてのミキ
シング累算が可能となる。

【００３０】図６は、ミキサ２１０における入力側の書
込回路２１１による書込処理タイミングと、ミキシング
演算処理タイミング及び出力側の読出回路２１５による
読出処理タイミングの大まかな関係を略示するタイムチ
ャートである。図６（ａ）に示された１サンプリング周
期は、音源回路２０（図１，図２）で処理される波形デ
ータの１サンプリング周期に相当する。１サンプリング
周期の間で、ＤＳＰ２０６（図２）における全処理ステ
ップ（例えば１０２４ステップ）が１巡し、また、音源
回路２０における時分割処理サイクルが１巡する。ミキ
サ２１０における処理クロックは、ＤＳＰ２０６におけ
るステップクロックと同様であるとし、例えば、１０２
４ステップの時分割動作が可能である。図６（ｂ）は書
込回路２１１による入力ＲＡＭ２１２への書込処理が行
われるタイミングを示す。すなわち、１サンプリング周
期の間で、全１２８の入力チャンネルの書き込みが行わ
れる。（ｂ）の例において、「書込処理１」と記載され
た１サンプリング周期の間で入力ＲＡＭ２１２のバッフ
ァＡに対して書き込みが行なわれ、「書込処理２」と記
載された１サンプリング周期の間で入力ＲＡＭ２１２の
バッファＢに対して書き込みが行なわれ、「書込処理
３」と記載された１サンプリング周期の間で入力ＲＡＭ
２１２のバッファＡに対して書き込みが行なわれる。

【００３１】１サンプリング周期の間での全１２８の各
入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜Ｄ
ＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の時分割的書込
タイミング例は図７（ａ）のようである。図７（ａ）で
は、１サンプリング周期を構成する１０２４ステップが
３２ステップサイクルで管理されて時分割的書込タイミ
ングが割り当てられることを示している。３２ステップ
からなる１サイクルのうち第１ステップ（図中で数字１
が付されたタイムスロット）と第１７ステップ（図中で
数字１７が付されたタイムスロット）が音源入力チャン
ネルＴＧ＃１〜ＴＧ＃６４の書込タイミングとして割り
当てられる（図中でＴＧが記されたタイムスロット）。
合計６４チャンネルの音源入力チャンネルＴＧ＃１〜Ｔ
Ｇ＃６４の時分割タイムスロットは、１サンプリング周
期＝１０２４ステップを１６ステップ幅で分割してなる
ものとすることができるので、１０２４ステップ中の３
２ステップサイクルにおける第１及び第１７タイムスロ
ットで音源入力チャンネルの書き込みを行うことで、各
音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の書込タイミ
ングを適切に確立することができる。また、３２ステッ
プからなる１サイクルのうち第２５ステップ（図中で数
字２５が付されたタイムスロット）が外部入力チャンネ
ルＥＸＴ＃１〜ＥＸＴ＃３２の書込タイミングとして割
り当てられる（図中でＥＸＴが記されたタイムスロッ
ト）。合計３２チャンネルの外部入力チャンネルＥＸＴ
＃１〜ＥＸＴ＃３２の時分割タイムスロットは、１サン
プリング周期＝１０２４ステップを３２ステップ幅で分
割してなるものとすることができるので、１０２４ステ
ップ中の３２ステップサイクルにおける第２５タイムス
ロットで外部入力チャンネルの書き込みを行うことで、
外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の書込タ
イミングを適切に確立することができる。

【００３２】３２ステップからなる１サイクルのうち残
りのステップ（図中で数字２〜１６，１８〜２４，２６
〜３２が付されたタイムスロット）がＤＳＰ入力チャン
ネルＤＳＰ＃１〜ＤＳＰ＃３２の書込タイミングとして
割り当てられる若しくは開放される（図中でＤが記され
たタイムスロット）。全３２のＤＳＰ入力チャンネルに
割り当てられた若しくは開放された書込タイミングは、
１サンプリング周期中で９２８タイムスロットと、かな
り余分にある。実際にどのタイムスロット（ＤＳＰステ
ップ）を使用して書き込みを行なうかは、ＤＳＰ２０６
（図２）におけるマイクロプログラムの設計に委ねられ
る。従って、ＤＳＰ２０６における各種処理のマイクロ
プログラムの設計にあたっては、処理済みの信号の出力
タイミングをどのＤＳＰステップとするかにつき、かな
り自由に設計することができるので、設計がやりやす
い。

【００３３】図３に戻り、書込回路２１１では、上述し
たような時分割的書込タイミングに従って、各入力チャ
ンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３
２、ＥＸＴ＃１〜ＥＸＴ＃３２のデータの入力ＲＡＭ２
１２の一方のバッファへの書き込みを行う。データを書
き込んだ入力ＲＡＭ２１２のバッファは次の１サンプリ
ング周期において読出モードに切り換えられ、時分割的
なミキシング用演算チャンネルのタイミングに従い、制
御レジスタ２０１内の前記ミキサ割当レジスタＭＩＸ−
ＡＳＳから与えられる当該ミキシング用演算チャンネル
のソースチャンネルデータＳＲＣｃｈで指示される入力
チャンネルのサンプルデータが入力ＲＡＭ２１２の該読
出モードのバッファから読み出される。

【００３４】図６（ｃ）は、入力ＲＡＭ２１２のバッフ
ァから読み出したデータに対してミキシング演算処理を
行うタイミングを示す。１サンプリング周期の間で、１
２８の入力チャンネルの各１サンプルデータを９６の出
力チャンネルのいずれか１又は複数に分配しミキシング
演算する。なお、１２８の入力チャンネル全部を必ずし
もいずれかの出力チャンネルに分配する必要はなく、１
２８の入力チャンネルの中に使用されていないチャンネ
ルがある場合、その入力チャンネルについてはいずれの
出力チャンネルにも分配されないようにしてよい。
（ｃ）の例において、「ミキシング処理１」と記載され
た１サンプリング周期の間では、「書込処理１」のとき
に入力ＲＡＭ２１２のバッファＡに書き込まれたデータ
が読み出され、この読み出されデータに対するミキシン
グ演算処理がなされる。図７（ｂ）は、１サンプリング
周期＝１０２４ステップ中においてミキシング用演算チ
ャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して割り当て
られた時分割タイミングを例示する図である。図中で符
号Ｍ（１）〜Ｍ（４００）は、各チャンネルＭＩＸ＃１
〜ＭＩＸ＃４００に対して割り当てられたタイムスロッ
トであることを示す。１サンプリング周期中の最初の９
６ステップ（第１ステップ〜第９６ステップ）では、出
力ＲＡＭ２１５（図３）のうち現在書込モードとされて
いる方のバッファの全記憶をクリアする（図中Ｃで示
す）。この最初の期間で、前述の通り、前サンプリング
周期で読出モードだった（データ読み出しが終った）出
力ＲＡＭ２１５のバッファ（今回書込モードとなったバ
ッファ）のデータがクリアされる。第９７ステップから
第８９６ステップまでの合計８００ステップ分のタイム
スロットでは、連続する２タイムスロットを１つのミキ
シング用演算チャンネルの演算タイミングとして順次割
り当てる。１つのミキシング用演算チャンネルの２タイ
ムスロットのうち、例えば最初が左チャンネル演算用、
次が右チャンネル演算用である。

【００３５】例えば、或るミキシング用演算チャンネル
ＭＩＸ＃ｘの２タイムスロットにおいて、入力ＲＡＭ２
１２の読出モードとなっている方のバッファから、該演
算チャンネルＭＩＸ＃ｘに割り当てられたソースチャン
ネルデータＳＲＣｃｈに応じた入力チャンネルのサンプ
ルデータを読み出す。読み出されたデータが乗算回路２
１３に入力される。該チャンネルＭＩＸ＃ｘの２タイム
スロットのうち最初のタイムスロットで、制御レジスタ
２０１から、該ソースチャンネルデータＳＲＣｃｈに応
じた入力チャンネルについてのセンドレベルデータＳＥ
ＮＤＬと左パン係数とを合成した乗算係数が読み出さ
れ、これが乗算回路２１３に入力される。乗算回路２１
３の出力は、加算回路２１４に入力される。このとき、
出力ＲＡＭ２１５の書込モードとなっている方のバッフ
ァから、該演算チャンネルＭＩＸ＃ｘに割り当てられた
デスティネーションチャンネルデータＤＥＳＴｃｈに応
じた出力チャンネルのサンプルデータを読み出し、加算
回路２１４に入力する。このときの加算回路２１４の出
力は、出力ＲＡＭ２１５の書込モードとなっている方の
バッファにおける該演算チャンネルＭＩＸ＃ｘに割り当
てられたデスティネーションチャンネルデータＤＥＳＴ
ｃｈに応じた出力チャンネルの記憶場所に書き込まれ
る。次に、該チャンネルＭＩＸ＃ｘの２タイムスロット
のうち２番目のタイムスロットで、制御レジスタ２０１
から、該ソースチャンネルデータＳＲＣｃｈに応じた入
力チャンネルについてのセンドレベルデータＳＥＮＤＬ
と右パン係数とを合成した乗算係数が読み出され、これ
が乗算回路２１３に入力される。このとき、出力ＲＡＭ
２１５の書込モードとなっている方のバッファから、該
演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネ
ーションチャンネルデータＤＥＳＴｃｈにブラス１した
出力チャンネル（ＤＥＳＴｃｈ＋１）のサンプルデータ
を読み出し、加算回路２１４に入力する。このときの加
算回路２１４の出力は、出力ＲＡＭ２１５の書込モード
となっている方のバッファにおける該演算チャンネルＭ
ＩＸ＃ｘに割り当てられたデスティネーションチャンネ
ルデータＤＥＳＴｃｈにブラス１した出力チャンネル
（ＤＥＳＴｃｈ＋１）の記憶場所に書き込まれる。

【００３６】図６（ｄ）は、出力ＲＡＭ２１５のバッフ
ァからの読出処理を行うタイミングを示す。例えば、図
６（ｃ）の「ミキシング処理１」のときに書込モードと
になっていた出力ＲＡＭ２１５のバッファがＡであると
すると、このバッファＡは次の１サンプリング周期にお
いては、読出モードに切り替わる。（ｄ）の例におい
て、「読出処理１」と記載された１サンプリング周期の
間では、「ミキシング処理１」のときにミキシング演算
処理されて出力ＲＡＭ２１５のバッファＡに書き込まれ
たデータが、読出回路２１６の制御によって、読み出さ
れる。１サンプリング周期の間で全９６の各出力チャン
ネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰ
ｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータを出
力ＲＡＭ２１５から時分割的に読み出す読出タイミング
例は、図７（ａ）に示した時分割的書込タイミング例と
同様である。すなわち、図中でＴＧが記された音源用の
タイムスロットは、音源出力チャンネルＴＧｏ＃１〜Ｔ
Ｇｏ＃３２の読出タイミングとして使用される。また、
図中でＥＸＴが記された外部用のタイムスロットは、外
部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２の読出
タイミングとして使用される。図中でＤが記されたＤＳ
Ｐ用のタイムスロットは、ＤＳＰ出力チャンネルＤＳＰ
ｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして使用さ
れる。

【００３７】ただし、図中でＴＧが記された音源用のタ
イムスロットは、前述の通り、１サンプリング周期中で
６４チャンネル分有るのに対して、音源出力チャンネル
ＴＧｏ＃１〜ＴＧｏ＃３２は３２チャンネルしかない
が、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信
号を音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃６４の
どれに与えるかに応じて、適切なタイミングで読み出し
を行えばよい。例えば、音源部２０２内のＥＧをＤＳＰ
音又は外部音で利用する後述するＥＸＴ−ＡＥＧモード
が選択されている場合においては、音源出力チャンネル
ＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャ
ンネルＴＧ＃３３〜ＴＧ＃６４を使用させるように、こ
れらの音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応す
るタイミングで、出力ＲＡＭ２１５の各音源出力チャン
ネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。ま
た、音源部２０２内のＤＣＦをＤＳＰ音又は外部音で利
用する後述するＤＣＦ−ＳＥＬモードが選択されている
場合において、音源部２０２の発音モードが前述の６４
音モードであれば、音源出力チャンネルＴＧｏ＃１〜Ｔ
Ｇｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃３
３〜ＴＧ＃６４を使用させるように、これらの音源チャ
ンネルＴＧ＃３３〜ＴＧ＃６４に対応するタイミング
で、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃
１〜ＴＧｏ＃３２のデータを読み出す。また、該ＤＣＦ
−ＳＥＬモードが選択されている場合において、音源部
２０２の発音モードが前述の３２音モードであれば、音
源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音
源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２を使用さ
せるように、これらの音源チャンネルＴＧ＃１〜ＴＧ＃
３２に対応するタイミングで、出力ＲＡＭ２１５の各音
源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを
読み出す。

【００３８】前述と同様に、ＤＳＰ出力チャンネルＤＳ
Ｐｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして割り
当てられた若しくは開放されたタイムスロットは、１サ
ンプリング周期中で９２８タイムスロットと、かなり余
分にあるので。実際にどのタイムスロット（ＤＳＰステ
ップ）を使用して読み出しを行なうかは、ＤＳＰ２０６
（図２）におけるマイクロプログラムの設計に委ねられ
る。従って、ＤＳＰ２０６における各種処理のマイクロ
プログラムの設計にあたっては、処理すべき信号の入力
タイミングをどのＤＳＰステップとするかにつき、かな
り自由に設計することができるので、設計がやりやす
い。

【００３９】読出回路２１６では、上述したような時分
割的読出タイミングに従って、現在読出モードにある出
力ＲＡＭ２１２の一方のバッファから、各出力チャンネ
ルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ
＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータの読み
出しを行い、この各読み出しデータを３つの出力系統の
いずれかに分配し、各系統毎に時分割で出力する。こう
してミキサ２１０から出力された音源出力チャンネルＴ
Ｇｏ＃１〜ＴＧｏ＃３２のデータは音源部２０２に入力
され、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃
３２のデータはＤＳＰ２０６に入力され、外部出力チャ
ンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータは外部入
出力制御回路２０７に入力される。

【００４０】図４において、各チャンネル間を結ぶ線は
ミキサ設定例を示している。一例を示すと、ＴＧ＃１が
ＭＩＸ＃１、ＭＩＸ＃２、ＭＩＸ＃３に結ばれ、ＭＩＸ
＃１がＥＸＴｏ＃１とＥＸＴｏ＃２に結ばれ、ＭＩＸ＃
２がＤＳＰｏ＃１とＤＳＰｏ＃２に結ばれ、ＭＩＸ＃３
がＤＳＰｏ＃３に結ばれている例は、音源入力チャンネ
ルＴＧ＃１の信号がチャンネルＭＩＸ＃１を使用して外
部出力チャンネルＥＸＴｏ＃１とＥＸＴｏ＃２にステレ
オ出力され、かつ該音源入力チャンネルＴＧ＃１の信号
がチャンネルＭＩＸ＃２を使用してＤＳＰ出力チャンネ
ルＤＳＰｏ＃１とＤＳＰｏ＃２にステレオ出力され、か
つ該音源入力チャンネルＴＧ＃１の信号がチャンネルＭ
ＩＸ＃３を使用してＤＳＰ出力チャンネルＤＳＰｏ＃３
にモノラル出力されることを示している。図の例では、
ＤＳＰｏ＃３には、ＭＩＸ＃３のほかに、ＭＩＸ＃５を
介してＴＧ＃３の信号、ＭＩＸ＃２７０を介してＤＳＰ
＃１の信号、ＭＩＸ＃２７３を介してＤＳＰ＃２の信
号、ＭＩＸ＃３１１を介してＥＸＴ＃３の信号がミック
スされて分配される。

【００４１】次に、外部入力チャンネルＥＸＴ＃１〜Ｅ
ＸＴ＃３２に対する外部回路等の割り当て例について説
明する。各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３
２に取り込みたい外部入力信号として、オーディオバス
（ＡＢＵＳ）からの入力信号、シリアル入力バス（ＭＥ
Ｌ）からの入力信号、ＣＯＤＥＣからの入力信号（ＣＯ
ＤＥＣ ＦＩＦＯの出力）、の３種の信号をユーザによ
って任意に割り当てることができる。勿論、この割り当
てはプリセットされていてもよいし、プリセットされた
割り当て内容をユーザが変更できるようにしてもよい。
オーディオバス（ＡＢＵＳ）について簡単に説明する。
オーディオバス（ＡＢＵＳ）に接続された複数のデバイ
スは、サンプリング周期毎に各デバイスに割り当てられ
た転送期間（フレーム）を利用して複数チャンネルのデ
ータを転送することができる。フレームの時間長は各デ
バイスの転送レートと転送チャンネル数に応じて変化
し、１サンプリング周期には最大３１のフレームを設け
ることができる。従って、オーディオバス（ＡＢＵＳ）
からの入力信号を、いずれかの外部入力チャンネルＥＸ
Ｔ＃１〜ＥＸＴ＃３２に取り込むには、フレーム番号と
該フレーム内のチャンネル番号とを特定する必要があ
る。

【００４２】制御レジスタ２０１内に外部入力チャンネ
ル設定レジスタがあり、該レジスタにおける各外部入力
チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するアドレ
ス位置に、そこに割り当てた外部信号を特定するデータ
が記憶される。外部入出力制御回路２０７（図２）で
は、この外部入力チャンネル設定レジスタの設定に従っ
て、Ｉ／Ｏ部２０８及びＣＯＤＥＣ ＦＩＦＯからの所
要の信号を各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃
３２に割り当てる。図４には、この外部入力チャンネル
設定レジスタにおける設定例が示されている。「Ａｂｕ
ｓ１−１」は、オーディオバス（ＡＢＵＳ）の第１フレ
ームの第１チャンネルのデータを示し、図の例ではこれ
がチャンネルＥＸＴ＃１に取り込まれるように設定され
ている。「Ａｂｕｓ１−４」は、オーディオバス（ＡＢ
ＵＳ）の第１フレームの第４チャンネルのデータを示
し、図の例ではこれがチャンネルＥＸＴ＃２に取り込ま
れるように設定されている。「シリアル ２Ｌ」は、シ
リアル入力バス（ＭＥＬ）の第２番の左チャンネルのデ
ータを示し、図の例ではこれがチャンネルＥＸＴ＃３に
取り込まれるように設定されている。なお、シリアル入
力バス（ＭＥＬ）は、複数本有り、その中のそれぞれを
番号を付して区別する。「ＣＯＤＥＣｏＲ」は、出力用
ＣＯＤＥＣ ＦＩＦＯのうち右チャンネルの出力データ
を示し、図の例ではこれがチャンネルＥＸＴ＃３２に取
り込まれるように設定されている。出力用ＣＯＤＥＣ
ＦＩＦＯは左右２チャンネルある。

【００４３】次に、外部出力チャンネルＥＸＴｏ＃１〜
ＥＸＴｏ＃３２に対する外部回路等の割り当て例につい
て説明する。まず、オーディオバス（ＡＢＵＳ）への出
力信号については、先頭の外部出力チャンネルＥＸＴｏ
＃１から順に必要なチャンネル数だけ自動的に確保され
る。そして、残りの外部出力チャンネルに対して、その
出力先の外部信号として、シリアル出力バス（ＭＥ
Ｌ）、入力用ＣＯＤＥＣＦＩＦＯ、ＳＰＤＩＦ出力、Ｄ
ＡＣの４種の出力をユーザによって任意に割り当てるこ
とができる。勿論、この割り当てはプリセットされてい
てもよいし、プリセットされた割り当て内容をユーザが
変更できるようにしてもよい。制御レジスタ２０１内に
外部出力チャンネル設定レジスタがあり、該レジスタに
おける各外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃
３２に対応するアドレス位置に、そこに割り当てた外部
出力を特定するデータが記憶される。外部入出力制御回
路２０７（図２）では、この外部出力チャンネル設定レ
ジスタの設定に従って、各外部出力チャンネルＥＸＴｏ
＃１〜ＥＸＴｏ＃３２の信号を、所要のＩ／Ｏ部２０８
及びＣＯＤＥＣ ＦＩＦＯに供給する。

【００４４】図４には、この外部出力チャンネル設定レ
ジスタにおける設定例が示されている。「Ａｂｕｓ４−
１」は、オーディオバス（ＡＢＵＳ）の第４フレームの
第１チャンネルのデータを示し、図の例ではこれがチャ
ンネルＥＸＴｏ＃１に該当するように設定されている。
「Ａｂｕｓ５−１」は、オーディオバス（ＡＢＵＳ）の
第５フレームの第１チャンネルのデータを示し、図の例
ではこれがチャンネルＥＸＴｏ＃２に該当するように設
定されている。「シリアル ２Ｌ」は、シリアル出力バ
ス（ＭＥＬ）の第２番の左チャンネルのデータを示し、
図の例ではこれがチャンネルＥＸＴｏ＃３に該当するよ
うに設定されている。「ＣＯＤＥＣｉＬ」は、入力用Ｃ
ＯＤＥＣ ＦＩＦＯのうち左チャンネルへの入力データ
を示し、図の例ではこれがチャンネルＥＸＴｏ＃３２に
該当するように設定されている。入力用ＣＯＤＥＣ Ｆ
ＩＦＯも左右２チャンネルある。なお、前述のミキシン
グ設定レジスタにおける各ミキシング演算チャンネルに
対する入出力チャンネルの設定にあたっては、上記外部
入力／出力チャンネル設定レジスタにおける設定内容が
考慮されて、所望の種類の外部信号が入出力できるよう
に外部入力／出力チャンネルの設定を行う。

【００４５】次に、音源部２０２の資源を、内部での楽
音信号発生のためのみならず、ＤＳＰ２０６で処理した
信号（便宜上ＤＳＰ音という）あるいは外部回路２３等
から入力される信号（便宜上外部音という）のためにも
共用するようにした仕組みについて説明する。これまで
説明してきた実施例に示されるように、ミキサ２１０で
は、ミキシング出力先として、音源出力チャンネルＴＧ
ｏ＃１〜ＴＧｏ＃３２が指定できるようになっている。
図２に示されるように、音源出力チャンネルＴＧｏ＃１
〜ＴＧｏ＃３２の信号は、音源部２０２のＤＣＦ２０４
及び／又は音量変化制御回路２０５に導入される。この
構成により、ＤＳＰ２０６における各種信号処理機能に
従って処理された各ＤＳＰチャンネルの出力信号（これ
はミキサ２１０の各ＤＳＰ入力チャンネルＤＳＰ＃１〜
ＤＳＰ＃３２の信号に相当する）のいずれか１又は複数
が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜Ｔ
Ｇｏ＃３２のいずれか１又は複数に分配されるようにミ
キシング設定を行うことで、ＤＳＰ２０６で処理した信
号を音源部２０２に入力し、該音源部２０２の持つフィ
ルタ機能及び／又は音量エンベロープ制御機能を、ＤＳ
Ｐ２０６で処理した信号のために使用させることができ
る。同様に、外部入出力制御回路２０７を介して、外部
回路２３から又は内部のＣＯＤＥＣ ＦＩＦＯから、ミ
キサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ
＃３２に与えられる信号のいずれか１又は複数が、ミキ
サ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３
２のいずれか１又は複数に分配されるようにミキシング
設定を行うことで、外部回路２３から又は内部のＣＯＤ
ＥＣ ＦＩＦＯからの信号を音源部２０２に入力し、該
音源部２０２の持つフィルタ機能及び／又は音量エンベ
ロープ制御機能を、これら外部音信号またはＣＯＤＥＣ
音信号のために使用させることができる。更に、ミキサ
２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３
２に与えられる信号のいずれか１又は複数が、ミキサ２
１０でいずれか１又は複数の特定のＤＳＰ出力チャンネ
ルＤＳＰｏ＃１〜ＤＳＰｏ＃３２に分配されるようにミ
キシング設定を行い、更に、この特定のＤＳＰ出力チャ
ンネルに対応する特定のＤＳＰ入力チャンネルＤＳＰ＃
１〜ＤＳＰ＃３２の信号が、ミキサ２１０で音源出力チ
ャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複
数に分配されるようにミキシング設定を行うことで、外
部音信号またはＣＯＤＥＣ音信号をＤＳＰ２０６で処理
した信号に、音源部２０２の持つフィルタ機能及び／又
は音量エンベロープ制御機能を使用させることができ
る。

【００４６】音源部２０２におけるフィルタ資源（ＤＣ
Ｆ資源という；すなわちＤＣＦ２０４）とエンベロープ
ジェネレータ資源（ＥＧ資源という；すなわち音量変化
制御回路２０５）は、音源部２０２内部での発生音（読
出回路２０３の制御に基づく音信号）と、音源部２０２
外部での発生音若しくは処理音（上記音源出力チャンネ
ルＴＧｏ＃１〜ＴＧｏ＃３２を介してミキサ２１０から
導入される音信号）、の双方により共用可能なように２
つのブロック（ＤＣＦ１とＤＣＦ２及びＥＧ１とＥＧ
２）にわけて利用可能である。音源部２０２の資源を共
用するモードには、ＥＧ資源をＤＳＰ音又は外部音等で
利用するＥＸＴ−ＡＥＧモードと、ＤＣＦ資源をＤＳＰ
音又は外部音等で利用するＤＣＦ−ＳＥＬモードとがあ
る。

【００４７】ＥＸＴ−ＡＥＧモードは、ミキサ２１０の
音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を
音源部２０２の音量変化制御回路２０５に導入し、その
音量変化制御機能つまり音量エンベロープ制御機能を、
該音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配
されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥ
Ｃ音信号等のために使用させる、つまりこれらの信号に
対して音量エンベロープを付与する、モードである。こ
のＥＸＴ−ＡＥＧモードが選択された場合、全６４個の
音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半の３２
個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応する音
量変化制御回路２０５の資源（図２に示されたＥＧ１の
ブロック）が読出回路２０３の制御に基づく内部発生音
信号のために使用され、後半の３２個の音源チャンネル
ＴＧ＃３３〜ＴＧ＃６４に対応する音量変化制御回路２
０５の資源（図２に示されたＥＧ２のブロック）が音源
出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配された
ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信
号等のために使用可能である。

【００４８】このＥＸＴ−ＡＥＧモードは、通常は前述
の３２音モードのときに使用される。３２音モードで
は、前述のとおり、内部発生音は３２チャンネル分のみ
発生可能とし、余ったフィルタ資源（ＤＣＦ２０４）は
１音につき２チャンネル分のＤＣＦを使用することで音
質を向上させているが、ＥＧ資源は１音につき１チャン
ネル分しか使用しないので、後半の３２チャンネル分の
ＥＧ２ブロックは通常は休眠状態とされる。このとき、
ＥＸＴ−ＡＥＧモードが選択されたならば、後半の３２
チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロ
ックを休眠させずに、音源出力チャンネルＴＧｏ＃１〜
ＴＧｏ＃３２から与えられる信号のエンベロープ制御の
ために使用する。つまり、音源出力チャンネルＴＧｏ＃
１〜ＴＧｏ＃３２の信号は、音源部２０２の後半の３２
チャンネルＴＧ＃３３〜ＴＧ＃６４の時分割タイミング
に対応して音量変化制御回路２０５に入力され、こうし
てＥＧ２ブロックが使用される。なお、前述の６４音モ
ードのときにＥＸＴ−ＡＥＧモードを選択することも不
可能ではない。その場合、ＥＸＴ−ＡＥＧモードが選択
されたならば、後半の３２チャンネル分（ＴＧ＃３３〜
ＴＧ＃６４）のＥＧ２ブロックを、音源出力チャンネル
ＴＧｏ＃１〜ＴＧｏ＃３２から与えられる信号のエンベ
ロープ制御のために使用することが優先される。つま
り、６４音モードにおいて後半の３２チャンネルＴＧ＃
３３〜ＴＧ＃６４に対して楽音を発生することが割り当
てられたとしても、後半の３２チャンネル分（ＴＧ＃３
３〜ＴＧ＃６４）のＥＧ２ブロックはその内部音のため
には使用できず、発音されない。

【００４９】ＤＣＦ−ＳＥＬモードは、ミキサ２１０の
音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を
音源部２０２のＤＣＦ２０４に導入し、そのフィルタ機
能つまり音色制御機能を、該音源出力チャンネルＴＧｏ
＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは
外部音信号またはＣＯＤＥＣ音信号等のために使用さ
せ、その後ＥＧ資源で音量エンベロープを付与するモー
ドである。このＤＣＦ−ＳＥＬモードは、上記ＥＸＴ−
ＡＥＧモードが選択され、かつＤＣＦ２０４をその入力
先とすることが選択されたときに、選択される。つま
り、ＤＣＦ−ＳＥＬモードは、ＥＸＴ−ＡＥＧモードの
バリエーションである。このＤＣＦ−ＳＥＬモードで使
用するＤＣＦ資源は、前述の３２音モードと６４音モー
ドの場合とで異なる。まず、６４音モードが選択され、
かつＤＣＦ−ＳＥＬモードが選択されている場合、全６
４個の音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半
の３２個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応
するＤＣＦ２０４の資源（図２に示されたＤＣＦ１のブ
ロック）及び音量変化制御回路２０５の資源（図２に示
されたＥＧ１のブロック）が読出回路２０３の制御に基
づく内部発生音信号のために使用され、後半の３２個の
音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するＤＣ
Ｆ２０４の資源（図２に示されたＤＣＦ２のブロック）
及び音量変化制御回路２０５の資源（図２に示されたＥ
Ｇ２のブロック）が音源出力チャンネルＴＧｏ＃１〜Ｔ
Ｇｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信
号またはＣＯＤＥＣ音信号等のために使用される。つま
り、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信
号は、音源部２０２の後半の３２チャンネルＴＧ＃３３
〜ＴＧ＃６４の時分割タイミングに対応してＤＣＦ２０
４に入力され、こうしてＤＣＦ２ブロックが使用され
る。従って、６４音モードにおいて後半の３２チャンネ
ルＴＧ＃３３〜ＴＧ＃６４に対して楽音を発生すること
が割り当てられたとしても、後半の３２チャンネル分
（ＴＧ＃３３〜ＴＧ＃６４）のＤＣＦ２ブロック及びＥ
Ｇ２ブロックはその内部音のためには使用できず、発音
されない。

【００５０】次に、３２音モードが選択され、かつＤＣ
Ｆ−ＳＥＬモードが選択されている場合、ＤＣＦ２０４
を１音につき２チャンネル分のＤＣＦを使用する形態が
優先されることで、ＤＣＦ２０４は３２チャンネル分の
フィルタ処理しか行わず、この３２チャンネル分のフィ
ルタ処理機能が、音源出力チャンネルＴＧｏ＃１〜ＴＧ
ｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号
またはＣＯＤＥＣ音信号等のために使用される。従っ
て、ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ
音信号等に対して高品質な音色制御を施すことができ
る。すなわち、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ
＃３２の信号が音源部２０２の前半のチャンネルＴＧ＃
１〜ＴＧ＃３２の時分割タイミングに対応してＤＣＦ２
０４に入力され、こうして、３２音モードに従いＤＣＦ
１とＤＣＦ２を組み合わせて、ＤＳＰ音信号あるいは外
部音信号またはＣＯＤＥＣ音信号等のために使用する。
この場合、後段の音量変化制御回路２０５の資源は、前
半のチャンネルＴＧ＃１〜ＴＧ＃３２に対応するＥＧ１
のブロックのみを使用するので、後半のチャンネルＴＧ
＃３３〜ＴＧ＃６４に対応するＥＧ２のブロックは休眠
状態とされ、資源の節約が図られる。この状態では、音
源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２は、読出
回路２０３の制御に基づく内部発生音信号のために使用
できない。なお、ＥＸＴ−ＡＥＧモード及びＤＣＦ−Ｓ
ＥＬモードを選択する設定データは、各チャンネル毎に
制御レジスタ２０１内に保持されており、この設定デー
タに従って、ＤＣＦ２０４あるいは音量変化制御回路２
０５で、ミキサ２１０からの音源出力チャンネルＴＧｏ
＃１〜ＴＧｏ＃３２の信号を取り込むかどうかを制御す
る。

【００５１】次に、ＤＣＦ２０４におけるフィルタアル
ゴリズムの一例を図８、図９により示す。図８（ａ）及
び（ｂ）は３２音モードのときのフィルタアルゴリズム
例を示し、（ａ）は２つのＤＣＦ１，ＤＣＦ２を直列接
続する例、（ｂ）は２つのＤＣＦ１，ＤＣＦ２を並列接
続する例である。図８（ｃ）は６４音モードのときのフ
ィルタアルゴリズム例を示し、１つのＤＣＦのみを使用
する。シフターでは入力データをシフトする。Ｌ２，Ｌ
１２，Ｌ１３等は、パラメータ乗算器である。このパラ
メータによって、各ＤＣＦで制御できる要素（カットオ
フ周波数やＱ）以外の要素を制御できる。図９は、１つ
のＤＣＦ１又はＤＣＦ２又はＤＣＦの内部アルゴリズム
例を示す。公知のように、乗算係数ｋやｑによってカッ
トオフ周波数やＱを制御する。これらのフィルタアルゴ
リズムは一例にすぎず、他のどのようなアルゴリズムを
用いてもよい。また、２つのＤＣＦ１、ＤＣＦ２は別々
のフィルタハードウェアからなっていてもよいし、共通
のフィルタハードウェアを時分割使用する構成でもよ
い。同様に、音量変化制御回路２０５における２つのＥ
Ｇ１、ＥＧ２ブロックも別々のＥＧハードウェアからな
っていてもよいし、共通のＥＧハードウェアを時分割使
用する構成でもよい。

【００５２】次に、ＣＰＵ１０の制御に基づくミキシン
グ用演算チャンネルの割当処理のいくつかの例について
フローチャートを参照して説明する。図１０は、ＤＳＰ
２０６で実行すべきマイクロプログラム（ＭＰと略称す
る）の選択が行われたときに実行される「ＤＳＰのＭＰ
選択」処理の一例を示す。この「ＤＳＰのＭＰ選択」処
理は、ＤＳＰを使用して実現する何らかのエフェクト
（効果）又は楽音発生機能（ＴＧ）を、ユーザが選択し
たときにスタートする。なお、ＤＳＰを使用する楽音発
生機能（ＴＧ）には、物理モデル音源（遅延ウェーブガ
イド音源）がある。まず、ユーザが選択したエフェクト
（効果）又は楽音発生機能（ＴＧ）に対応するＤＳＰマ
イクロプログラム番号をＭＰＮとしてストアする（ステ
ップＳ１）。次に、「ＭＰステップ割当」（ステップＳ
２）では、ＭＰＮに対応するマイクロプログラムで使用
する必要な数のＤＰＳステップのブロックを、１０２４
ステップからなる全ＤＰＳステップの中から確保する
（割り当てる）。「ＭＰ書込み」（ステップＳ３）で
は、ＤＳＰ２０６内のマイクロプログラムメモリ内の前
記割り当てたブロックに該ＭＰＮに対応するマイクロプ
ログラムを書き込む。「ＤＳＰ入出力ｃｈ割当」（ステ
ップＳ４）では、該ＭＰＮに対応するＤＳＰ処理を施す
べき信号をミキサ２１０から入力するため入力チャンネ
ル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１
〜ＤＳＰｏ＃３２）と、該ＭＰＮに対応するＤＳＰ処理
を施した信号をミキサ２１０に出力するため出力チャン
ネル（ミキサ２１０のＤＳＰ入力チャンネルＤＳＰ＃１
〜ＤＳＰ＃３２）を決定する。この場合、エフェクトの
種類によってモノラル処理もあればステレオ処理もあ
り、また、多チャンネル処理もある。従って、該ＭＰＮ
に対応する処理の種類に応じて、１つの入力チャンネル
（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜
ＤＳＰｏ＃３２のうちの１つ）、あるいは２つの入力チ
ャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰ
ｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、あるいは３以
上の入力チャンネル（ミキサ２１０のＤＳＰ出力チャン
ネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、が
決定される。出力チャンネル（ミキサ２１０のＤＳＰ入
力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２）についても同
様である。

【００５３】「ＭＩＸｃｈ割当」（ステップＳ５）で
は、前ステップＳ４で決定した該ＭＰＮに対応する入出
力チャンネルに関連して、ミキサ２１０におけるミキシ
ング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の
割当を行う。すなわち、第１のミキシング演算チャンネ
ル割当処理として、該ＭＰＮに対応するＤＳＰ処理を施
すべき信号のミキサ２１０の入力チャンネルＴＧ＃１〜
ＴＧ＃６４、ＥＸＴ＃１〜ＥＸＴ＃３２（場合によって
は他のＤＳＰ処理に係るＤＳＰ＃１〜ＤＳＰ＃３２が対
象に含まれていてもよい）をソースチャンネル（ＳＲＣ
ｃｈ）とし、該ＭＰＮに対応する処理のＤＳＰ２０６に
対する入力チャンネルとして決定されたミキサ２１０の
ＤＳＰ出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３
２）をデスティネーションチャンネル（ＤＥＳＴｃｈ）
とし、該ソースチャンネルからデスティネーションチャ
ンネルに信号を分配するためのミキシング演算のために
必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ
＃４００）を、現在空きの／利用可能なミキシング演算
チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割
り当てる。更に、第２のミキシング演算チャンネル割当
処理として、該ＭＰＮに対応する処理のＤＳＰ２０６の
出力信号の出力チャンネルとして決定されたミキサ２１
０のＤＳＰ入力チャンネル（ＤＳＰ＃１〜ＤＳＰ＃３
２）をソースチャンネル（ＳＲＣｃｈ）とし、該ＭＰＮ
に対応する処理のＤＳＰ２０６の出力信号を入力すべき
装置に対応するミキサ２１０の出力チャンネルＴＧｏ＃
１〜ＴＧｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２（場
合によっては他のＤＳＰ処理に係るＤＳＰｏ＃１〜ＤＳ
Ｐｏ＃３２が対象に含まれていてもよい）をデスティネ
ーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチ
ャンネルからデスティネーションチャンネルに信号を分
配するためのミキシング演算のために必要なミキシング
演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現
在空きの／利用可能なミキシング演算チャンネル（ＭＩ
Ｘ＃１〜ＭＩＸ＃４００）の中から割り当てる。

【００５４】「ＥＧ使用？」（ステップＳ６）では、該
ＭＰＮに対応するＤＳＰ処理結果に対して音源部２０２
で音量エンベロープ制御を施すかどうかを、該ＭＰＮに
対応するＤＳＰ処理の種類及び／又はＥＸＴ−ＡＥＧモ
ード又はＤＣＦ−ＳＥＬモードの選択状態等に基づい
て、判定する。例えば、ＤＳＰ２０６を物理モデル音源
等の楽音発生機能（ＴＧ）のために使用した場合は、音
源部２０２で音量エンベロープ制御を施すことが望まれ
る。ＹＥＳであれば、ステップＳ７に行く。ステップＳ
７の「発音ｃｈ割当」では、該ＭＰＮに対応する処理に
係るＤＳＰ２０６の処理済み出力信号を、デスティネー
ションチャンネル（ＤＥＳＴｃｈ）に相当する音源出力
チャンネル（ＴＧｏ＃１〜ＴＧｏ＃３２）を介して、音
源部２０２（ＤＣＦ２０４又は音量変化制御回路２０
５）に与えて該音源部２０２を該ＤＳＰ出力信号によっ
て使用可能にするために、該音源部２０２における発音
チャンネル割当処理を行う。次の「発音ｃｈ設定」（ス
テップＳ８）では、該ＤＳＰ出力信号のために割り当て
た音源部２０２の発音チャンネルにおいて、該ＭＰＮに
対応するＤＳＰ処理の種類に適した各種の音量エンベロ
ープパラメータ等を設定し、所望特性の音量エンベロー
プ制御を行えるように設定する。なお、ミキサ２１０か
ら音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２を介し
て音源部２０２に与えられる楽音信号についての発音開
始（エンベロープ発生開始）制御用のノートオンデータ
は、この「発音ｃｈ設定」の処理の後、適宜のタイミン
グで、トリガされる。例えば、鍵盤１５（図１）での押
圧鍵に係る楽音信号を通常の音源チャンネルＴＧ＃１に
割り当て、読出回路２０３（図２）の制御によって該音
源チャンネルＴＧ＃１で楽音信号を生成し、それからこ
の音源チャンネルＴＧ＃１の楽音信号をミキサ２１０を
介してＤＳＰ２０６に与えて所望のＤＳＰ処理を施し、
このＤＳＰ処理済み信号をミキサ２１０に入力してその
音源出力チャンネルＴＧｏ＃１を介して音源部２０２に
与え、該音源部２０２の音源チャンネルＴＧ＃３３で音
量エンベロープ付与するような場合、音源チャンネルＴ
Ｇ＃１で使用する押鍵に応じた通常のノートオンデータ
と同じトリガタイミングで発生するノートオンデータ
を、ミキサ２１０の音源出力チャンネルＴＧｏ＃１を介
してＤＳＰ２０６から与えられる楽音信号を処理する音
源部２０２の音源チャンネルＴＧ＃３３で使用するよう
なケースがある。例えば、物理モデル音源を実現する場
合であれば、音源チャンネルＴＧ＃１で励振信号を発生
し、ＤＳＰ処理による共振部をその励振信号で駆動し、
発生した共振信号の音量エンベロープを音源チャンネル
ＴＧ＃３３で制御する。あるいは、時間的に変化する効
果を実現する場合であれば、音源チャンネルＴＧ＃１で
ドライ成分の楽音信号を発生し、その楽音信号からＤＳ
Ｐ処理でエフェクト成分を生成し、音源チャンネルＴＧ
＃３３でエフェクト成分の音量エンベロープ制御して、
ミキサ２１０でドライ成分とエフェクト成分を混合す
る。なお、「発音ｃｈ割当」（ステップＳ７）と「発音
ｃｈ設定」（ステップＳ８）の処理を図１０の処理で行
わずに、ミキサ２１０の音源出力チャンネルＴＧｏ＃１
〜ＴＧｏ＃３２に与えられた楽音信号のノートオンデー
タのトリガタイミングで行うようにしてもよい。「ＭＩ
Ｘｃｈ設定」（ステップＳ９）では、選択されたマイク
ロプログラムのミキシング設定の初期値、及び、上述し
たミキシング演算チャンネルの新たな割り当てに対応し
て前記ミキサ割当レジスタＭＩＸ−ＡＳＳにおける設定
内容を更新する等、のミキシング演算に必要なデータ設
定処理を行う。

【００５５】図１１は、ノートオンイベント時（鍵盤１
５で新たな押鍵操作がなされたとき、あるいは自動演奏
データのノートオンイベント時など）に行われる「ノー
トオン」処理の一例を示す。ステップＳ１１では、この
ノートオンイベントに係る楽音の演奏パートを示すパー
ト番号をレジスタＰＴにストアし、そのノート番号をレ
ジスタＮＮにストアし、そのベロシティをレジスタＶＥ
Ｌにストアする。次の「発音ｃｈ割当」（ステップＳ１
２）では、このノートオンイベントに係る楽音信号の発
生を行う音源チャンネルを割り当てする。「ＭＩＸｃｈ
割当」（ステップＳ１３）では、このノートオンイベン
トに係る楽音を割り当てた音源チャンネルに対応するミ
キサ２１０の音源入力チャンネル（ＴＧ＃１〜ＴＧ＃６
４）をソースチャンネル（ＳＲＣｃｈ）とし、パートＰ
Ｔの音色に応じた１又は複数の送り先に対応するミキサ
２１０の出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３
２，ＥＸＴｏ＃１〜ＥＸＴｏ＃３２）をデスティネーシ
ョンチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャン
ネルからデスティネーションチャンネルに信号を分配す
るためのミキシング演算のために必要なミキシング演算
チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空
きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃
１〜ＭＩＸ＃４００）の中から割り当てる。次の「発音
ｃｈ設定」（ステップＳ１４）では、前記ノートオンイ
ベントに係る楽音を割り当てた音源チャンネルに対応し
て、パートＰＴの音色の楽音発生に必要な各種データを
設定する。「ＭＩＸｃｈ設定」（ステップＳ１５）で
は、図１０のステップＳ９と同様に、パートＰＴの音色
のミキシング設定値、及び、ミキシング演算チャンネル
の割当内容に従う必要なミキシング演算用のデータ設定
処理を行う。「発音開始指示」（ステップＳ１６）で
は、前記ノートオンイベントに係る楽音を割り当てた音
源チャンネルに対応してノートオンデータを発生し、発
音開始させる。

【００５６】図１２は、ミキサ２１０の各外部入力チャ
ンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するフェーダ設
定操作量が変更されたときに行われる「ミキサ音量変
更」処理の一例を示す。ミキサ２１０の各外部入力チャ
ンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応してフェーダ操
作子（これはパネルスイッチ部１３にあってもよいし、
あるいは表示部１４で表示されてマウス操作等で設定さ
れるバーチャルな操作子であってもよい）が設けられて
おり、いずれかのフェーダ操作子が操作されたとき図１
２の処理がスタートする。ステップＳ２１では、操作さ
れたフェーダ操作子のフェーダ番号をレジスタＦＮにス
トアし、その操作の結果設定された音量値をレジスタＶ
ＯＬにストアする。次の「ＭＩＸｃｈ検出」（ステップ
Ｓ２２）では、ミキシング演算チャンネルＭＩＸ＃１〜
ＭＩＸ＃４００の割当内容をチェックして、今回操作さ
れたフェーダ操作子に外部入力チャンネル（ＥＸＴ＃１
〜ＥＸＴ＃３２）に対して割り当てられている１又は複
数のミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃
４００）を検出する。次のステップＳ２３では、前記レ
ジスタＶＯＬにストアされた音量値が０であるかどうか
を判定する。ＹＥＳであれば、ステップＳ２４に行き、
前ステップＳ２２でミキシング演算チャンネルが検出さ
れたかを調べる。ミキシング演算チャンネルが割り当て
られていなければ、処理を終える。ミキシング演算チャ
ンネルが割り当てられている場合は、ステップＳ２５に
行き、音量値０に変化した外部入力チャンネル（ＥＸＴ
＃１〜ＥＸＴ＃３２）に対して割り当てられているミキ
シング演算チャンネルの割り当てを解除し、該ミキシン
グ演算チャンネルを空きチャンネルとして開放する。

【００５７】一方、ステップＳ２３の判定がＮＯであれ
ば、ステップＳ２６に行き、前ステップＳ２２でミキシ
ング演算チャンネルが検出されていないかを調べる。０
以外の音量値に変化した外部入力チャンネル（ＥＸＴ＃
１〜ＥＸＴ＃３２）に対して既に１又は複数のミキシン
グ演算チャンネルが割り当てられていれば、ステップＳ
２６のＮＯからステップＳ２７に行き、該各ミキシング
演算チャンネルにおける音量（乗算係数）を該フェーダ
操作子によるフェーダ設定値を考慮した値に夫々変更す
る。例えば、該各ミキシング演算チャンネルにおける個
々のセンドレベルとフェーダ設定値との合成とする。一
方、０以外の音量値に変化した外部入力チャンネル（Ｅ
ＸＴ＃１〜ＥＸＴ＃３２）に対してまだミキシング演算
チャンネルが割り当てられていなければ、ステップＳ２
６のＹＥＳからステップＳ２８に行く。ステップＳ２８
の「ＭＩＸｃｈ割当」とそれに続くステップＳ２９の
「ＭＩＸｃｈ設定」は、図１０，図１１におけるステッ
プＳ５，Ｓ９，Ｓ１３，Ｓ１５と同様の処理である。

【００５８】以上述べたように、本実施例におけるミキ
シング演算チャンネルの割当態様は次のとおりである。
すなわち、図１０では、マイクロプログラムの選択に応
じ選択されたマイクロプログラムに対応するＤＳＰ処理
に必要な数のミキシング演算チャンネルを割り当ててい
る。また、図１１では、ノートオンに応じてそのノート
オンを割り当てた音源チャンネルにそのチャンネルで生
成する楽音に必要な数のミキシング演算チャンネルを割
り当てている。さらに、図１２では、ミキサのフェーダ
操作に応じて、音量の立ち上がっているフェーダに対応
する入力チャンネルにミキシング演算チャンネルを割り
当てている。しかし、本発明に従うミキシング演算チャ
ンネルの割当態様はこれら実施例に示された方法に限定
されるものではなく、他のどのような割当態様であって
もよい。

【００５９】本発明は、上述の実施例に限定されるもの
ではなく、その他様々な変形が可能である。例えば、同
じ音源回路２０を使用して、それを搭載する電子楽器の
種類に応じてミキシング演算チャンネルを静的に割り当
てるようにしてもよい。ここで、静的とは、ユーザのス
イッチ操作等に応じて各入力チャンネルへのミキシング
演算チャンネルの割当が変化しないということである。
また、電子楽器の動作モードに応じてミキシング演算チ
ャンネルを割り当てるようにしてもよい。例えば、外部
入力可能なモードになっているときは、外部入力にもミ
キシング演算チャンネルを割り当て、不可能なモードに
なっているときは、その他の入力に割り当てる。あるい
は、３２音モードになっているときは、停止された３２
音源チャンネルの使用していたミキシング演算チャンネ
ルを残りの３２音源チャンネルや外部入力チャンネルに
割り当てるようにしてもよい。更に、上記実施例では、
各入力チャンネルに対し、その出力先の出力チャンネル
数分のミキシング演算チャンネルを割り当てているが、
将来の利用を想定して、２〜４のミキシング演算チャン
ネルを余計に割り当てるようにしてもよい。また、上記
実施例では、ミキサ２１０から出力される信号をフィル
タＤＣＦへ入力し、さらに音量変化制御回路２０５を通
して再びミキサ２１０に入力できるようになっていた
が、音量変化制御部２０５を通さずにフィルタＤＣＦか
ら直接ミキサ２１０に入力できるようにしてもよい。更
に、この発明は、図１に示したような電子楽器タイプの
機器に対する適用に限らず、オーディオ機器や汎用パー
ソナルコンピュータなど任意の機器・装置に対して適用
してよい。例えば、パソナルコンピュータで使用するサ
ウンドカード、ゲーム機器、ＰＤＡ（携帯情報端末）な
ど、音源機能を内蔵した様々な電子機器において本発明
を実施することができる。

【００６０】

【発明の効果】以上説明したように、この発明によれ
ば、複数のミキシング用演算チャンネルの資源利用態様
が固定されず、任意に割り当てすることによって、効率
的に利用することができる。これに伴い、簡単かつ低コ
ストな構成でミキシング機能を充実させることができ
る。

【図面の簡単な説明】

【図１】 この発明の一実施形態を適用した電子楽器の
全体のハードウェア構成を例示するブロック図。

【図２】 図１における音源回路の詳細構成例を示すブ
ロック図。

【図３】 図２におけるミキサの内部構成例を示すブロ
ック図。

【図４】 図２、図３に示されたミキサによるミキシン
グ設定例を説明する図。

【図５】 図３に示されたミキサ割当レジスタに記憶す
るデータ例を説明する図。

【図６】 ミキサ動作のおおまかなタイミングチャー
ト。

【図７】 ミキサ動作における時分割的タイミングの詳
細例を示すタイミングチャート。

【図８】 図２に示されたＤＣＦ（ディジタルフィル
タ）のアルゴリズム例を３２音モードと６４音モードの
場合について示す概略ブロック図。

【図９】 ＤＣＦ内部のフィルタアルゴリズム例を示す
ブロック図。

【図１０】 図２に示されたＤＳＰで実行するマイクロ
プログラムの選択が行われたときに図１のＣＰＵの制御
の下で実行される「ＤＳＰのＭＰ選択」処理の一例を示
すフローチャート。

【図１１】 ノートオンイベント時に図１のＣＰＵの制
御の下で実行される「ノートオン」処理の一例を示すフ
ローチャート。

【図１２】 ミキサのフェーダ設定操作量が変更された
ときに図１のＣＰＵの制御の下で実行される「ミキサ音
量変更」処理の一例を示すフローチャート。

【符号の説明】

１０ ＣＰＵ（中央処理部） ２０ 音源回路 ２１ 波形メモリ ２２ 遅延メモリ ２３ 外部回路 ２０１ 制御レジスタ ２０２ 音源部 ２０３ 読出回路 ２０４ デジタルフィルタ（ＤＣＦ）部 ２０５ 音量変化制御回路 ２０６ デジタル信号処理部（ＤＳＰ） ２０７ 外部入出力制御回路 ２１０ ミキサ ２１３ 乗算回路 ２１４ 加算回路 ＭＩＸ−ＡＳＳ ミキサ割当レジスタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 信号を入力するための複数の入力チャン
   ネルと、 信号を出力するための複数の出力チャンネルと、 入力元から入力する信号を音量調整し、音量調整された
   信号を出力先へ出力するミキシング演算を行なう複数の
   演算チャンネルと、 各入力チャンネル毎に、出力先の出力チャンネルを指定
   する出力先指定手段と、 各入力チャンネルに対し、指定された出力チャンネルに
   対応する数の演算チャンネルを割り当てる割当手段とを
   具備し、前記演算チャンネルは、当該演算チャンネルが
   割り当てられた入力チャンネルを入力元とするととも
   に、該入力チャンネルに対して指定された出力チャンネ
   ルを出力先として前記ミキシング演算を行なうミキシン
   グ装置。
2. 【請求項２】 前記割当手段は、少なくとも１つの入力
   チャンネルに対して他の入力チャンネルと異なる数の演
   算チャンネルを割り当てることを特徴とする請求項１に
   記載のミキシング装置。
3. 【請求項３】 信号を生成する複数の音源チャンネルを
   備えた音源部と、 信号を出力するための複数の出力チャンネルと、 入力元から入力する信号を音量調整し、音量調整された
   信号を出力先へ出力するミキシング演算を行なう複数の
   演算チャンネルと、 各音源チャンネル毎に、出力先の出力チャンネルを指定
   する出力先指定手段と、 各入力チャンネルに対し、指定された出力チャンネルに
   対応する数の演算チャンネルを割り当てる割当手段とを
   具備し、前記演算チャンネルは、当該演算チャンネルが
   割り当てられた音源チャンネルを入力元とするととも
   に、該入力チャンネルに対して指定された出力チャンネ
   ルを出力先として前記ミキシング演算を行なう楽音発生
   装置。
4. 【請求項４】 前記楽音発生装置は複数種類の楽音発生
   装置のうちのいずれかの種類であり、前記割当手段は、
   当該楽音発生装置の種類に応じて、音源チャンネルに対
   する演算チャンネルの割当数を異ならせることを特徴と
   する請求項３に記載の楽音発生装置。
5. 【請求項５】 前記楽音発生装置は複数の動作モードで
   動作可能であり、前記割当手段は、現在の動作モードに
   応じて、音源チャンネルに対する演算チャンネルの割当
   数を異ならせることを特徴とする請求項３に記載の楽音
   発生装置。
6. 【請求項６】 信号を出力する第１ブロックと、 信号を出力する第２ブロックと、 信号を出力するための複数の出力チャンネルと、 入力元から入力する信号を音量調整し、音量調整された
   信号を出力先へ出力するミキシング演算を行なう複数の
   演算チャンネルと、 第１ブロックと第２ブロックの各ブロックごとに、出力
   先の出力チャンネルを指定する出力先指定手段と、 第１ブロックと第２ブロックの各ブロックに対し、指定
   された出力チャンネルに対応する数の演算チャンネルを
   割り当てる割当手段とを具備し、前記演算チャンネル
   は、当該演算チャンネルが割り当てられたブロックを入
   力元とするとともに、該入力チャンネルに対して指定さ
   れた出力チャンネルを出力先として前記ミキシング演算
   を行なう大規模集積回路。
7. 【請求項７】 信号を出力する第１ブロックと、 外部からの信号を入力する第２ブロックと、 信号を出力するための複数の出力チャンネルと、 入力元から入力する信号を音量調整し、音量調整された
   信号を出力先へ出力するミキシング演算を行なう複数の
   演算チャンネルと、 第１ブロックと第２ブロックの各ブロックごとに、出力
   先の出力チャンネルを指定する出力先指定手段と、 第１ブロックと第２ブロックの各ブロックに対し、指定
   された出力チャンネルに対応する数の演算チャンネルを
   割り当てる割当手段とを具備し、前記演算チャンネル
   は、当該演算チャンネルが割り当てられたブロックを入
   力元とするとともに、該入力チャンネルに対して指定さ
   れた出力チャンネルを出力先として前記ミキシング演算
   を行なう大規模集積回路。