JP3744440B2 - ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 - Google Patents
ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 Download PDFInfo
- Publication number
- JP3744440B2 JP3744440B2 JP2002055101A JP2002055101A JP3744440B2 JP 3744440 B2 JP3744440 B2 JP 3744440B2 JP 2002055101 A JP2002055101 A JP 2002055101A JP 2002055101 A JP2002055101 A JP 2002055101A JP 3744440 B2 JP3744440 B2 JP 3744440B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- output
- input
- channels
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
- Circuit For Audible Band Transducer (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の入力チャンネルの信号を複数の出力チャンネルのいずれかに分配しミキシングするミキシング装置に関し、例えば電子楽器のような楽音発生機能を持つ機器あるいはデジタルオーディオ機器等で利用可能なものである。また、ミキシング機能を持つ楽音発生装置に関し、さらには、ミキシング用の大規模集積回路（ＬＳＩ）に関する。
【０００２】
【従来の技術】
複数のチャンネルの楽音信号又はオーディオ信号を取り扱うミキシング装置の従来例としては、特開平１１−８５１５５号公報に示されたものがある。そこに示されたものにおいては、ミキシング用演算の資源（装置とタイムスロット）の利用態様が固定されている。例えば、１つの入力チャンネルにつき左右ステレオ・パンの設定が可能であり、かつ４個のセンドレベルの設定が可能であり、入力チャンネル数が９６で、出力チャンネル数が３２の場合、１つの入力チャンネルにつきパン及びセンドレベルの設定のための乗算が合計８個固定的に設定される。また、該１つの入力チャンネルの信号を３２の出力チャンネルのすべてに分配しうるように合計３２個の累算が固定的に設定される。これらの固定された乗算及び累算が全入力チャンネルに関して常時可能なように、ミキシング用演算装置の資源利用態様が固定されている。
【０００３】
【発明が解決しようとする課題】
上述のような固定された資源利用態様では、ミキシング用演算の資源を効率的に利用することができない。例えば、１つの入力チャンネルにつき設定可能なセンドレベルが４個に固定されていたので、センドレベルを４個も使用していない或るチャンネルの不使用分の演算資源を他のチャンネルに回すことができず、無駄が多かった。また、別の或るチャンネルで４よりも多いセンドレベルを使用したくてもそれができない、という不都合があった。また、１つの入力チャンネルの信号を３２の出力チャンネルのすべてに分配することはあまりないので、使用されない累算資源が多く、その点でも無駄であった。
【０００４】
この発明は上述の点に鑑みてなされたもので、ミキシング用演算の資源を効率的に利用できるようにしたミキシング装置を提供しようとするものであり、更には、キシング機能を持つ楽音発生装置及びミキシング用の大規模集積回路（ＬＳＩ）を提供しようとするものである。
【０００５】
【課題を解決するための手段】
この発明に係るミキシング装置は、信号を入力するための複数の入力チャンネルと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これによれば、複数の入力チャンネルで、その出力先に応じて所定数のミキシング演算チャンネルを融通しあうことができる。従って、ミキシング演算チャンネルの資源利用態様が固定されず、効率的に利用できる。
【０００６】
この発明に係る楽音発生装置は、信号を生成する複数の音源チャンネルを備えた音源部と、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、各音源チャンネルに対応する入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これによれば、音源の複数音源チャンネルで、その出力先に応じて所定数のミキシング演算チャンネルを融通しあうことができる。
【０００７】
この発明に係る大規模集積回路は、信号を出力する第１ブロックと、信号を出力する第２ブロックと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これにより、大規模集積回路に形成されたそれぞれ信号を出力する複数のブロック（例えば音源ブロックおよびＤＳＰブロックなど）について、その出力先に応じてブロック間でミキシング演算チャンネルを融通しあうことができる。
【０００８】
この発明の別の観点に従う大規模集積回路は、信号を出力する第１ブロックと、外部からの信号を入力する第２ブロックと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これにより、大規模集積回路に形成されたそれぞれ信号を出力するブロック（例えば音源ブロックあるいはＤＳＰブロックなど）と外部からの信号を入力するブロック（例えば後述するオーディオバスＡＢＵＳ、シリアル入力、あるいはＣＯＤＥＣなどのブロック）について、その出力先に応じてブロック間でミキシング演算チャンネルを融通しあうことができる。
【０００９】
本発明は、装置の発明として構成し、実施することができるのみならず、方法の発明として構成し実施することができる。また、本発明は、コンピュータまたはＤＳＰ等のプロセッサのプログラムの形態で実施することができるし、そのようなプログラムを記憶した記録媒体の形態で実施することもできる。
【００１０】
【発明の実施の形態】
以下、添付図面を参照してこの発明の実施の形態を詳細に説明しよう。
この発明の一実施形態を電子楽器に適用した例について説明する。図１は、この電子楽器の全体のハードウェア構成を例示するブロック図である。ＣＰＵ（中央処理部）１０は、バスＢを介して各部を制御する。なお、バスＢは、コントロールバス、データバスおよびアドレスバスを総称したものである。ＲＯＭ（リードオンリメモリ）１１は、ＣＰＵ１０において用いられる基本プログラムや、各種データを記憶する。ＲＡＭ（ランダムアクセスメモリ）１２は、ＣＰＵ１０の制御等において発生する各種のデータ等を一時的に記憶する。パネルスイッチ１３は、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。パネルスイッチ１３において設定された情報はバスＢを介してＣＰＵ１０に供給される。表示部１４は、ＣＲＴや液晶表示パネルなどから構成され、パネルスイッチ１３により入力された情報や、現時点において設定された情報などをＣＰＵ１０の制御の下、表示する。
【００１１】
鍵盤１５は演奏操作用の複数の鍵からなる。これら各鍵には、それぞれキーセンサが設けられ（図示せず）、演奏者の鍵盤１５に対する演奏操作を検出して、押鍵された鍵の音高を示すキーコードＫＣや、押鍵・離鍵に対応して楽音の発生・消音を指示するキーオンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキータッチデータＫＴなどの各種キー情報をバスＢを介してＣＰＵ１０に供給する。外部記憶装置１６は、ＦＤＤ（フロッピー・ディスク・ドライブユニット）、ＨＤＤ（ハード・ディスク・ドライブユニット）、光ディスクドライブユニットなどの大容量記憶装置であり、波形データやその他各種のデータを記憶するために用いられる。通信インタフェース１７は、ＭＩＤＩ規格のデータを授受するＭＩＤＩインタフェース及び／又はＳＣＳＩやＵＢＳ等の通信インタフェースからなり、楽音演奏データやその他のデータを通信ネットワークを介して授受することができる。
【００１２】
音源回路２０は、大別して、複数の楽音発生チャンネルで楽音信号を発生することができるハードウェア音源部と、各種の楽音エフェクトを付与するための信号処理や物理モデル音源原理に従う楽音信号生成処理などをそれぞれのマイクロプログラムに従って実行するデジタル信号処理部（以下ＤＳＰという）と、生成されたデジタル楽音信号やその他の信号をミキシングするミキシング装置とを含んでいる。音源回路２０におけるハードウェア音源部では、例えば６４チャンネル時分割で、各チャネルにおいて楽音信号を生成することができる。ハードウェア音源部に関連して波形メモリ２１が付属されており、該波形メモリ２１では基本的な波形データを各種音色毎に複数記憶する。また、音源回路２０におけるＤＳＰに関連して遅延メモリ２２が付属されており、ＤＳＰ処理の対象となっている信号を遅延処理するために使用される。音源回路２０には、適宜の外部回路２３が接続可能である。外部回路２３としては、例えば、マイクロフォンを介して取り込まれるアナログオーディオ信号をデジタル信号に変換するＡＤ変換器や、外部のＤＳＰ装置や、外部の音源装置などがある。ＤＡ変換器１８は、音源回路２０で発生若しくは処理したデジタル楽音信号をアナログ信号に変換する。ＤＡ変換器１８により変換されたアナログ信号は、アンプやスピーカ等から構成されたサウンドシステム１９により、外部に発音される。
【００１３】
次に、音源回路２０の構成例について図２を参照して説明する。制御レジスタ２０１は、音源回路２０内の各部を制御するデータを、バスＢを介してＣＰＵ１０から受け取り、記憶するものであり、更には、音源回路２０内で処理したデータのうち所定のものを記憶し、バスＢを介してＣＰＵ１０に送る。音源部２０２は、読出回路２０３、デジタルフィルタ（以下ＤＣＦと略称する）部２０４、音量変化制御回路２０５を含む。読出回路２０３は、波形メモリ２１に記憶された波形データのうち、指定された音色の波形データを、キーコードＫＣで指定された音高になるようにアドレスを操作して（読出レートを制御して）読み出すものである。ＤＣＦ部２０４は、読出回路２０３を介して読み出された波形データの音色等を設定・制御するためにデジタルフィルタ処理を施す。音量変化制御回路２０５は、キーオン信号等のエンベロープ形成開始指示に応じてエンベロープを形成すると共に、読出回路２０３により読み出されてＤＣＦ部２０４で音色設定・制御された波形データを、該形成したエンベロープに従って時間的にその振幅値を制御すると共に、キータッチデータ等で示された音の大きさとなるようにその振幅値を制御する。つまり、エンベロープ形成機能と振幅・エンベロープ乗算機能とを持つ。音源部２０２におけるこれらの読出回路２０３、ＤＣＦ部２０４および音量変化制御回路２０５は、複数チャネル時分割で動作して、各チャネルにおいて異なる楽音信号を生成することが可能となっている。
【００１４】
音源部２０２における発音モードとして、３２音モードと６４音モードのいずれかがユーザによるスイッチ操作等に応じて選択可能である。音源部２０２の資源構成（ハードウエア及び時分割処理タイムスロットの構成）は、最大可能発音チャンネル数分つまり６４チャンネル分の能力を有している。音源部２０２における資源は、６４音モードの場合は６４チャンネル分の楽音信号発生のために使用され、３２音モードの場合は３２チャンネル分の楽音信号発生のために使用される。３２音モードにおける資源利用形態の一例を説明すると、読出回路２０３においては、６４チャンネル分の資源のうち半分が３２チャンネル分の楽音信号発生のために使用され、残り半分は、休眠状態とされ、電力等の省エネルギーが図られる。ＤＣＦ部２０４においては、３２音モードでは、６４チャンネル分の資源のうち半分の３２チャンネル分の部分（図２のブロック中で「ＤＣＦ１」で示す）と、残り半分の３２チャンネル分の部分（図２のブロック中で「ＤＣＦ２」で示す）の両方が３２チャンネル分の楽音信号のフィルタ処理のために使用される。従って、３２音モードでは、１つの発音チャンネルのために２チャンネル分のフィルタ（ＤＣＦ１とＤＣＦ２）を使用することができ、フィルタによる音色形成性能が２倍とされ、音質の向上が図られる。この場合、１つの発音チャンネルのために使用する２チャンネル分のフィルタ（ＤＣＦ１とＤＣＦ２）の接続の仕方は、並列であってもよいし、直列であってもよく、形成しようとする音色に応じて適宜選択してよい。音量変化制御回路２０５においては、６４チャンネル分の資源のうち半分の３２チャンネル分の部分（図２のブロック中で「ＥＧ１」で示す）が３２チャンネル分の楽音信号発生のために使用され、残り半分の３２チャンネル分の部分（図２のブロック中で「ＥＧ２」で示す）は、休眠状態とされ、電力等の省エネルギーが図られる。なお、音源部２０２における資源、特にＤＣＦ部２０４と音量変化制御回路２０５の資源は、ＤＳＰによっても共用可能であるが、この点は後述する。
【００１５】
ＣＰＵ１０は、押鍵等の発音指示が発生した時、利用可能な発音チャネル（６４音モードでは６４チャンネル、３２音モードでは３２チャンネル）の１つに発音割り当てを行ない、割り当てたチャネルに対応する制御レジスタ２０１内の領域に該発音指示に応じた楽音の発生を制御する楽音制御データを書き込むとともに、同チャンネルに発音開始トリガ（ノートオン）を供給する。該発音開始トリガ（ノートオン）に応じて、音源２０２の当該割当チャンネルでは該楽音制御データに基づく楽音の生成を開始する。なお、３２音モードにおいて、１発音チャンネルのために２チャンネル分のフィルタ資源を使用する場合は、制御レジスタ２０１では、１発音チャンネルにつき２チャンネル分のフィルタ設定・制御データが書き込まれる。例えば、３２音モードでは、第１チャンネル〜第３２チャンネルの３２チャンネルを対象にして発音割り当てがなされ、夫々の割り当てチャンネル番号に３２をプラスした第３３チャンネル〜第６４チャンネルが各３２の割り当てチャンネルのペアとなって利用されるとすると、第１チャンネルに割り当てた楽音のフィルタ設定・制御データは、第１チャンネル及びそれとペアになる第３３チャンネルに対応して書き込まれる。
【００１６】
音源部２０２からは、生成された各チャネルの楽音信号が、各サンプリング周期毎に６４チャネル時分割された状態で出力され、ミキサ２１０に入力される。ミキサ２１０は、音源部２０２から出力される複数（例えば６４）チャンネル分の楽音信号と、内部ＤＳＰ２０６から出力される複数（例えば３２）チャンネル分の楽音信号と、外部入出力制御回路２０７から出力される複数（例えば３２）チャンネル分の楽音信号とを入力して、制御レジスタ２０１から与えられる制御データに従って任意のミキシング処理を施し、音源部２０２、ＤＳＰ２０６、外部入出力制御回路２０７における指定されたチャンネルに出力（分配）する。音源部２０２からミキサ２１０に対する６４個の入力チャンネルをＴＧ＃１〜ＴＧ＃６４で示す。これらのチャンネルＴＧ＃１〜ＴＧ＃６４は、音源部２０２における６４個の発音チャンネル（第１チャンネル〜第６４チャンネル）に対応する。ミキサ２１０は、音源部２０２における所定の３２チャンネルに対して信号を出力（分配）することができる。音源部２０２に対するミキサ２１０からの出力チャンネルをＴＧｏ＃１〜ＴＧｏ＃３２で示す。この出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は、音源部２０２における所定の３２個の発音チャンネル（第１チャンネル〜第３２チャンネル又は第３３チャンネル〜第６４チャンネル）に対応する。音源部２０２に対するミキサ２１０からの出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２におけるＤＣＦ部２０４又は音量変化制御回路２０５に入力される。ミキサ２１０におけるミキシング処理の一形態として、内部ＤＳＰ２０６から出力された信号あるいは外部入出力制御回路２０７を介して外部回路２３から与えられる信号を、出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれかに供給する形態がある。これにより、音源部２０２におけるフィルタ資源及び／又はエンベロープ制御用資源を、内部ＤＳＰ２０６で処理された信号あるいは外部回路２３から与えられる信号のために利用することができる。この機能については追って詳述する。この音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は、音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃６４のうちＴＧ＃１〜ＴＧ＃３２またはＴＧ＃３２〜ＴＧ＃６４の時分割タイミングに同期する時分割タイミングからなる。
【００１７】
ＤＳＰ２０６からミキサ２１０に対する３２個の入力チャンネルをＤＳＰ＃１〜ＤＳＰ＃３２で示す。ＤＳＰ２０６では、１サンプリング周期を複数のブロックに分割し、各ブロック毎にマイクロプログラムを実行することにより、複数のマイクロプログラムの時分割処理可能である。ＤＳＰ２０６は、３２の入力チャンネルのうちの任意の楽音信号に対し、複数のマイクロプログラムに従う複数の信号処理を施すことが可能であり、処理の施された楽音信号を３２の出力チャンネルのうちの該当する出力チャンネルに出力する。ＤＳＰ２０６の各チャンネルに対する制御データも制御レジスタ２０１を介してＣＰＵ１０のバスＢから与えられる。ＤＳＰ２０６における３２チャンネルの出力信号は、ミキサ２１０に対する３２個の入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号となる。ＤＳＰ２０６に対するミキサ２１０からの出力チャンネルをＤＳＰｏ＃１〜ＤＳＰｏ＃３２で示す。このミキサ２１０の出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の信号は、ＤＳＰ２０６の上記３２チャンネルに対する入力信号となる。
【００１８】
外部入出力制御回路２０７からミキサ２１０に対する３２個の時分割的な入力チャンネルをＥＸＴ＃１〜ＥＸＴ＃３２で示す。外部入出力制御回路２０７に対するミキサ２１０からの時分割的な出力チャンネルをＥＸＴｏ＃１〜ＥＸＴｏ＃３２で示す。外部入出力制御回路２０７は、外部回路２３として接続可能な各種装置に対応する各種Ｉ／Ｏ部２０８を介して外部回路２３に通じる。一例として、各種Ｉ／Ｏ部２０８は、新規格のオーディオデータ入出力用の双方向バスであるオーディオバス（ＡＢＵＳ）を接続可能にするＩ／Ｏ機能と、従来より知られたそれぞれ単方向バスからなるシリアルデータ入出力バス（ＭＥＬ）を接続可能にするＩ／Ｏ機能と、光ディジタルデータバス（ＳＰＤＩＦ）を接続可能にするＩ／Ｏ機能とを有する。任意の機能の外部回路２３（例えばマイクロホンとＡＤ変換器とを含む外部音ピックアップ回路、あるいは外部ＤＳＰ、あるいは外部音源装置など）をそれに対応する機能のバスを介してＩ／Ｏ部２０８に接続し、外部入出力制御回路２０７に通じる。
【００１９】
また、外部入出力制御回路２０７は、制御レジスタ２０１内に設けられたＣＯＤＥＣ用の入出力ＦＩＦＯ（先入れ先出しメモリ）にも接続される。ＣＰＵ１０の制御によりＲＡＭ１２内に記憶されているオーディオ波形データを読み出して外部に出力するあるいはミキサ２１０に入力する場合、読み出したオーディオ波形データを出力用のＣＯＤＥＣのＦＩＦＯに順次書き込み、これを所定の再生サンプリング周期で順次読み出して外部入出力制御回路２０７に入力する。また、外部から入力するオーディオ波形データをＲＡＭ１２に記憶する場合、サンプリング周期ごとにＩ／Ｏ部２０８に入力するオーディオ波形データを、一旦、外部入出力制御回路２０７を介してミキサ２１０のＥＸＴ＃１〜ＥＸＴ＃３２の何れかの入力チャンネルに入力し、さらにＥＸＴｏ＃１〜ＥＸＴｏ＃３２の何れかの出力チャンネルから外部入出力制御回路２０７を介して入力用のＣＯＤＥＣのＦＩＦＯに出力して該ＦＩＦＯに書き込む。そして、ＣＰＵ１０の制御により、入力用のＣＯＤＥＣのＦＩＦＯからＲＡＭ１２にこのオーディオ波形データが転送記憶される。入力用及び出力用のＣＯＤＥＣ ＦＩＦＯは、それぞれステレオの左右２チャンネル分具備しているとよい。
【００２０】
また、外部入出力制御回路２０７は、ＤＡＣのＩ／Ｏ部２０９にも接続される。ＤＡＣのＩ／Ｏ部２０９の出力は、ＤＡ変換器１８（図１）に与えられる。ＤＡ変換器１８でアナログ信号に変換したいディジタルデータをミキサ２１０から外部入出力制御回路２０７を介してＤＡＣのＩ／Ｏ部２０９に供給する。ＤＡ変換器１８（図１）はそれぞれステレオの左右２チャンネル分具備しており、再生発音しようとするステレオ左右２チャンネルのディジタルオーディオデータが、ミキサ２１０から外部入出力制御回路２０７及びＩ／Ｏ部２０９を介してＤＡ変換器１８（図１）に与えられる。
【００２１】
次に、ミキサ２１０の内部構成例及びそのミキシング動作例について、図３に示されたミキサ２１０の内部構成略図、図４に示されたミキサ設定例説明図、図５に示されたミキサ割当レジスタ説明図、並びに、図６及び図７に示されたミキサ動作タイミングチャート、を参照して説明する。
図３において、入力ＲＡＭ２１２は、ミキサ２１０に入力される音源入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２、の合計１２８チャンネルの各信号（ディジタルサンプルデータ）をバッファ記憶するもので、ＡバッファとＢバッファのダブルバッファ構成からなる。入力ＲＡＭ２１２における２つのバッファＡとＢは、それぞれ１２８チャンネル分のサンプルデータを記憶する容量を持ち、各バッファＡ，Ｂは１サンプリング周期毎に交互に書込モードと読出モードに切り替わる。書込回路２１１は、ミキサ２１０に入力される上記各入力チャンネルのデータを、入力ＲＡＭ２１２の２つのバッファＡ，Ｂのうち現在書き込みモードとなっている方のバッファに書き込む制御を行う。入力ＲＡＭ２１２の各バッファＡ，Ｂにおける１２８のアドレスは、１２８の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２に対応している。図４における「入力チャンネル」のブロックでは、入力ＲＡＭ２１２に入力データがバッファされる当該ミキサ２１０の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２を模擬的に示している。入力ＲＡＭ２１２における書き込みタイミングと読み出しタイミングの詳細例については後述するが、概ね、書き込みタイミングは入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の時分割タイミングに同期して適当なタイミングに設定され、読み出しタイミングはミキサ２１０の内部のミキシング用演算チャンネルの時分割タイミングに同期して適当なタイミングに設定される。
【００２２】
出力ＲＡＭ２１５は、ミキサ２１０の出力チャンネルである、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２、の合計９６チャンネルの各信号（ミキシング出力であるディジタルサンプルデータ）をバッファ記憶するもので、これもＡバッファとＢバッファのダブルバッファ構成からなる。出力ＲＡＭ２１５における２つのバッファＡとＢは、それぞれ９６チャンネル分のサンプルデータを記憶する容量を持ち、各バッファＡ，Ｂは１サンプリング周期毎に交互に書込モードと読出モードに切り替わる。読出回路２１６は、上記各出力チャンネルのデータを出力ＲＡＭ２１５の２つのバッファＡ，Ｂのうち現在読出モードとなっている方のバッファから読み出す制御を行う。なお、後述するように書込モードとなっている方のバッファでは、同じ出力チャンネルへの累算のために読み出しと書き込みが時分割処理される。出力ＲＡＭ２１５の各バッファＡ，Ｂにおける９６のアドレスは、９６の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対応している。図４における「出力チャンネル」のブロックでは、出力ＲＡＭ２１５にミキシング出力データがバッファされる当該ミキサ２１０の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２を模擬的に示している。出力ＲＡＭ２１２における書き込みタイミングと読み出しタイミングの詳細例についても後述するが、概ね、書き込みタイミングはミキサ２１０の内部のミキシング用演算チャンネルの時分割タイミングに同期して適当なタイミングに設定され、読み出しタイミングは出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２の時分割タイミングに同期して適当なタイミングに設定される。
【００２３】
ミキサ２１０は、複数のミキシング用演算チャンネルを使用して、入力ＲＡＭ２１２にバッファされた各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のディジタルサンプルデータを、各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のいずれかに分配して各出力チャンネル毎にミキシングし、各出力チャンネル毎のミキシング出力データを出力ＲＡＭ２１５にバッファ記憶する。この実施例では、４００の時分割的なミキシング用演算チャンネルがミキサ２１０で使用される。図４における「ＭＩＸチャンネル」のブロックでは、４００の各ミキシング用演算チャンネルを、符号ＭＩＸ＃１〜ＭＩＸ＃４００で模擬的に示している。図３において、入力ＲＡＭ２１２と出力ＲＡＭ２１５との間に設けられた乗算回路２１３と加算回路２１４がミキシング用演算チャンネルの実体部分を構成する。すなわち、乗算回路２１３と加算回路２１４を時分割使用することで、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００における係数乗算及び加算等のミキシング演算が行なわれる。このミキシング演算は、ＣＰＵ１０（図１）の制御に基づき制御レジスタ２０１等からの制御データ等に応じて制御される。
【００２４】
ＣＰＵ１０（図１）では、そこで実行する所定のプログラムの適宜の処理過程で、「ミキサ設定処理」を実行する。「ミキサ設定処理」とは、各ミキサ入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の信号を、１又は複数の指定された出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２に供給するために、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００のうち任意の１又は複数の演算チャンネルを利用するように、各演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して入力元の任意の入力チャンネルと出力先の任意の出力チャンネルとを適宜可変的に割り当てる（設定する）割当処理である。この「ミキサ設定処理」（すなわち割当処理）によって各演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に割り当てられた入力チャンネルと出力チャンネルが、入力元の特定の入力チャンネルを示すソースチャンネルデータＳＲＣｃｈと、出力先の特定の出力チャンネルを示すデスティネーションチャンネルデータＤＥＳＴｃｈとで特定される。
【００２５】
具体的には、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対する入出力チャンネル設定内容（割当内容）を示すミキサ割当レジスタＭＩＸ−ＡＳＳが制御レジスタ２０１に含まれている。図５は、そのようなミキサ割当レジスタＭＩＸ−ＡＳＳで記憶する割当内容データの一例を示す。ミキサ割当レジスタＭＩＸ−ＡＳＳにおいては、１つのミキシング演算チャンネル（例えばＭＩＸ＃１）に対応して、該ミキシング演算チャンネルに割り当てられた入力チャンネルと出力チャンネルをそれぞれ示すソースチャンネルデータＳＲＣｃｈとデスティネーションチャンネルデータＤＥＳＴｃｈとが記憶され、更に、出力チャンネルに対するセンドレベル（送出レベル係数）を示すセンドレベルデータＳＥＮＤＬと、左右チャンネル出力形式を選択する出力形式選択データＬＲ−ＳＥＬとが記憶される。このような割当内容データが各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対応して記憶される。
一例を示すと、音源部２０２（図２）で発生する所与の音色Ｘの楽音信号を、ＤＳＰ２０６（図２）で所与のエフェクトＹを付与するよう設定する場合、該音色Ｘの楽音信号が例えば音源入力チャンネルＴＧ＃１とＴＧ＃２で発生され、該エフェクトＹに係るＤＳＰ出力チャンネルがＤＳＰｏ＃３であるとする。そのときの各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００の利用状況（空き状況）に応じて、適宜の各ミキシング演算チャンネルを使用することが「ミキサ設定処理」によって決定されるが、例えば、ＴＧ＃１からＤＳＰｏ＃３へのミキシングはＭＩＸ＃１で行ない、ＴＧ＃２からＤＳＰｏ＃３へのミキシングはＭＩＸ＃６で行なうように割当てが決定されたとする。その場合、ミキサ割当レジスタＭＩＸ−ＡＳＳにおけるミキシング演算チャンネルＭＩＸ＃１のレジスタには、ソースチャンネルデータＳＲＣｃｈとして音源入力チャンネルＴＧ＃１を指示するデータが記憶され、デスティネーションチャンネルデータＤＥＳＴｃｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３を指示するデータが記憶され、また、ミキシング演算チャンネルＭＩＸ＃６のレジスタには、ソースチャンネルデータＳＲＣｃｈとして音源入力チャンネルＴＧ＃２を指示するデータが記憶され、デスティネーションチャンネルデータＤＥＳＴｃｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３を指示するデータが記憶される。
【００２６】
出力形式選択データＬＲ−ＳＥＬについて説明する前に、パン制御について説明する。ミキサ２１０においては、各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のオーディオ信号をステレオ・パン制御することができる。例えば、音源入力チャンネルＴＧ＃１のオーディオ信号をパンさせる場合、所望の音像定位位置に応じて左パン係数と右パン係数とを周知の手法で決定し、音源入力チャンネルＴＧ＃１のオーディオ信号を左チャンネルと右チャンネルに分配し、左チャンネルの信号には左パン係数を乗算し、右チャンネルの信号には右パン係数を乗算し、左右チャンネルで別のスピーカから発音することで、ステレオ・パン制御を実現する。この音像定位は、個別の入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２毎に設定・制御可能である。このため、各ミキサ入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２毎に、任意に設定されたパン制御用の左パン係数と右パン係数とを記憶するパンレジスタを制御レジスタ２０１内に有している。パン係数を乗算する演算は、ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００において乗算回路２１３（図３）を使用して行なわれる。その場合、パン係数の乗算を単独で行なうことなく、センドレベルデータＳＥＮＤＬの乗算と一緒に行なう。すなわち、或るミキシング演算チャンネル（例えばＭＩＸ＃１）について、そこに割り当てられた或る入力チャンネル（例えばＴＧ＃１）の信号に対して乗算回路２１３を使用して係数乗算を行なう場合、該入力チャンネル（例えばＴＧ＃１）について設定された左パン係数及び右パン係数並びにセンドレベルデータＳＥＮＤＬを用いて、左パン係数とセンドレベルデータＳＥＮＤＬを合成して左チャンネル用の乗算係数を生成し、かつ、右パン係数とセンドレベルデータＳＥＮＤＬを合成して右チャンネル用の乗算係数を生成する。１つのミキシング演算チャンネルでは、左チャンネル用の演算と右チャンネル用の演算を別々に行なうように、２つのチャンネル若しくはタイムスロットを使用する。よって、或る１つのミキシング演算チャンネル（例えばＭＩＸ＃１）についてみてみると、制御レジスタ２０１から乗算回路２１３に与えられる乗算係数は、上述のように、左パン係数とセンドレベルとを加味した左チャンネル用の乗算係数と、右パン係数とセンドレベルとを加味した右チャンネル用の乗算係数であり、該ミキシング演算チャンネル（例えばＭＩＸ＃１）に割り当てられた或る入力チャンネル（例えばＴＧ＃１）の信号が入力ＲＡＭ２１２から読み出されて乗算回路２１３に入力されるとき、これに同期して、該入力チャンネル（例えばＴＧ＃１）についての左チャンネル用の乗算係数と右チャンネル用の乗算係数とが制御レジスタ２０１から乗算回路２１３に時分割で与えられ、左右パン係数及びセンドレベルの乗算が行なわれる。
【００２７】
出力形式選択データＬＲ−ＳＥＬは、当該ミキシング演算チャンネルにおいて入力された信号をステレオ・パンで出力するか、あるいはモノラルで出力するか、あるいは出力しないか、を選択するデータである。このデータＬＲ−ＳＥＬは２ビットデータからなり、例えば、その値が“００”のときＯＦＦ（出力しない）、“０１”のとき左モノラル出力（パンせずに左チャンネルの信号をモノラル出力する）、“１０”のとき右モノラル出力（パンせずに右チャンネルの信号をモノラル出力する）、“１１”のときパン出力（左右チャンネルの信号をパン制御して出力する）、の各出力形式を指定する。この出力形式選択データＬＲ−ＳＥＬの内容は、所望の入力チャンネルに対応してユーザが任意に選択できるし、各入力チャンネルに対応する楽音の音色や効果等の選択に連動して自動的に設定されるようにしてもよい。
【００２８】
パン制御に対応するために、デスティネーションチャンネルデータＤＥＳＴｃｈの指定は、原則的にステレオで行われる。例えば、デスティネーションチャンネルデータＤＥＳＴｃｈを奇数で表わし、それに１をプラスした偶数チャンネルＤＥＳＴｃｈ＋１と対になって、左右ステレオチャンネルとして２つの出力チャンネルが割り当てられる。例えば、ソースチャンネルデータＳＲＣｃｈが音源入力チャンネルＴＧ＃１を指示し、それに対応するデスティネーションチャンネルデータＤＥＳＴｃｈがＤＳＰ出力チャンネルＤＳＰｏ＃１を指示する場合、音源入力チャンネルＴＧ＃１のステレオ・パン用の左チャンネル信号はＤＳＰ出力チャンネルＤＳＰｏ＃１に分配され、その右チャンネル信号はＤＳＰ出力チャンネルＤＳＰｏ＃２に分配される。そして、ミキサ２１０では、上記の出力形式選択データＬＲ−ＳＥＬの内容に従って、左右の各出力チャンネルに信号を実際に出力するかどうかの制御がなされる。
【００２９】
図３において、加算回路２１４は、同じ出力チャンネルに分配された信号を加算（ミキシング）するためのものである。例えば、或るミキシング演算チャンネルの左チャンネルの演算タイミングの前半において、その演算結果をＤＳＰ出力チャンネルＤＳＰｏ＃１に分配する場合、出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファから該ＤＳＰ出力チャンネルＤＳＰｏ＃１のデータを読み出して加算回路２１４に供給し、乗算回路２１３から与えられる該ミキシング演算チャンネルについての演算結果と加算する。この加算結果は、該ミキシング演算チャンネルの左チャンネルの演算タイミングの後半において、出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファの該ＤＳＰ出力チャンネルＤＳＰｏ＃１の位置に書き込まれる。こうして、１サンプリング周期の間において、同一の出力チャンネルに分配された信号が加算（ミキシング）される。出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファの読み／書きモードは、次の１サンプリング周期において読出モードに切り替わる。読出モードにおける各出力チャンネルのデータの読み出しが終ると、追って説明する図７（ｂ）に示すようなタイミング（次の書込みモードの第１〜第９６ステップ）で、出力ＲＡＭ２１５の当該バッファのデータがクリアされる。これにより、出力ＲＡＭ２１５の当該バッファが次の１サンプリング周期において書込モードに切り替わったとき、まず、前の１サンプルについてのミキシング累算結果がクリアされ、次の新たな１サンプルについてのミキシング累算が可能となる。
【００３０】
図６は、ミキサ２１０における入力側の書込回路２１１による書込処理タイミングと、ミキシング演算処理タイミング及び出力側の読出回路２１５による読出処理タイミングの大まかな関係を略示するタイムチャートである。
図６（ａ）に示された１サンプリング周期は、音源回路２０（図１，図２）で処理される波形データの１サンプリング周期に相当する。１サンプリング周期の間で、ＤＳＰ２０６（図２）における全処理ステップ（例えば１０２４ステップ）が１巡し、また、音源回路２０における時分割処理サイクルが１巡する。ミキサ２１０における処理クロックは、ＤＳＰ２０６におけるステップクロックと同様であるとし、例えば、１０２４ステップの時分割動作が可能である。
図６（ｂ）は書込回路２１１による入力ＲＡＭ２１２への書込処理が行われるタイミングを示す。すなわち、１サンプリング周期の間で、全１２８の入力チャンネルの書き込みが行われる。（ｂ）の例において、「書込処理１」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＡに対して書き込みが行なわれ、「書込処理２」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＢに対して書き込みが行なわれ、「書込処理３」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＡに対して書き込みが行なわれる。
【００３１】
１サンプリング周期の間での全１２８の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の時分割的書込タイミング例は図７（ａ）のようである。図７（ａ）では、１サンプリング周期を構成する１０２４ステップが３２ステップサイクルで管理されて時分割的書込タイミングが割り当てられることを示している。３２ステップからなる１サイクルのうち第１ステップ（図中で数字１が付されたタイムスロット）と第１７ステップ（図中で数字１７が付されたタイムスロット）が音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の書込タイミングとして割り当てられる（図中でＴＧが記されたタイムスロット）。合計６４チャンネルの音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の時分割タイムスロットは、１サンプリング周期＝１０２４ステップを１６ステップ幅で分割してなるものとすることができるので、１０２４ステップ中の３２ステップサイクルにおける第１及び第１７タイムスロットで音源入力チャンネルの書き込みを行うことで、各音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の書込タイミングを適切に確立することができる。
また、３２ステップからなる１サイクルのうち第２５ステップ（図中で数字２５が付されたタイムスロット）が外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の書込タイミングとして割り当てられる（図中でＥＸＴが記されたタイムスロット）。合計３２チャンネルの外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の時分割タイムスロットは、１サンプリング周期＝１０２４ステップを３２ステップ幅で分割してなるものとすることができるので、１０２４ステップ中の３２ステップサイクルにおける第２５タイムスロットで外部入力チャンネルの書き込みを行うことで、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の書込タイミングを適切に確立することができる。
【００３２】
３２ステップからなる１サイクルのうち残りのステップ（図中で数字２〜１６，１８〜２４，２６〜３２が付されたタイムスロット）がＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の書込タイミングとして割り当てられる若しくは開放される（図中でＤが記されたタイムスロット）。全３２のＤＳＰ入力チャンネルに割り当てられた若しくは開放された書込タイミングは、１サンプリング周期中で９２８タイムスロットと、かなり余分にある。実際にどのタイムスロット（ＤＳＰステップ）を使用して書き込みを行なうかは、ＤＳＰ２０６（図２）におけるマイクロプログラムの設計に委ねられる。従って、ＤＳＰ２０６における各種処理のマイクロプログラムの設計にあたっては、処理済みの信号の出力タイミングをどのＤＳＰステップとするかにつき、かなり自由に設計することができるので、設計がやりやすい。
【００３３】
図３に戻り、書込回路２１１では、上述したような時分割的書込タイミングに従って、各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のデータの入力ＲＡＭ２１２の一方のバッファへの書き込みを行う。データを書き込んだ入力ＲＡＭ２１２のバッファは次の１サンプリング周期において読出モードに切り換えられ、時分割的なミキシング用演算チャンネルのタイミングに従い、制御レジスタ２０１内の前記ミキサ割当レジスタＭＩＸ−ＡＳＳから与えられる当該ミキシング用演算チャンネルのソースチャンネルデータＳＲＣｃｈで指示される入力チャンネルのサンプルデータが入力ＲＡＭ２１２の該読出モードのバッファから読み出される。
【００３４】
図６（ｃ）は、入力ＲＡＭ２１２のバッファから読み出したデータに対してミキシング演算処理を行うタイミングを示す。１サンプリング周期の間で、１２８の入力チャンネルの各１サンプルデータを９６の出力チャンネルのいずれか１又は複数に分配しミキシング演算する。なお、１２８の入力チャンネル全部を必ずしもいずれかの出力チャンネルに分配する必要はなく、１２８の入力チャンネルの中に使用されていないチャンネルがある場合、その入力チャンネルについてはいずれの出力チャンネルにも分配されないようにしてよい。（ｃ）の例において、「ミキシング処理１」と記載された１サンプリング周期の間では、「書込処理１」のときに入力ＲＡＭ２１２のバッファＡに書き込まれたデータが読み出され、この読み出されデータに対するミキシング演算処理がなされる。
図７（ｂ）は、１サンプリング周期＝１０２４ステップ中においてミキシング用演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して割り当てられた時分割タイミングを例示する図である。図中で符号Ｍ（１）〜Ｍ（４００）は、各チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して割り当てられたタイムスロットであることを示す。１サンプリング周期中の最初の９６ステップ（第１ステップ〜第９６ステップ）では、出力ＲＡＭ２１５（図３）のうち現在書込モードとされている方のバッファの全記憶をクリアする（図中Ｃで示す）。この最初の期間で、前述の通り、前サンプリング周期で読出モードだった（データ読み出しが終った）出力ＲＡＭ２１５のバッファ（今回書込モードとなったバッファ）のデータがクリアされる。第９７ステップから第８９６ステップまでの合計８００ステップ分のタイムスロットでは、連続する２タイムスロットを１つのミキシング用演算チャンネルの演算タイミングとして順次割り当てる。１つのミキシング用演算チャンネルの２タイムスロットのうち、例えば最初が左チャンネル演算用、次が右チャンネル演算用である。
【００３５】
例えば、或るミキシング用演算チャンネルＭＩＸ＃ｘの２タイムスロットにおいて、入力ＲＡＭ２１２の読出モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルのサンプルデータを読み出す。読み出されたデータが乗算回路２１３に入力される。該チャンネルＭＩＸ＃ｘの２タイムスロットのうち最初のタイムスロットで、制御レジスタ２０１から、該ソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルについてのセンドレベルデータＳＥＮＤＬと左パン係数とを合成した乗算係数が読み出され、これが乗算回路２１３に入力される。乗算回路２１３の出力は、加算回路２１４に入力される。このとき、出力ＲＡＭ２１５の書込モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈに応じた出力チャンネルのサンプルデータを読み出し、加算回路２１４に入力する。このときの加算回路２１４の出力は、出力ＲＡＭ２１５の書込モードとなっている方のバッファにおける該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈに応じた出力チャンネルの記憶場所に書き込まれる。
次に、該チャンネルＭＩＸ＃ｘの２タイムスロットのうち２番目のタイムスロットで、制御レジスタ２０１から、該ソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルについてのセンドレベルデータＳＥＮＤＬと右パン係数とを合成した乗算係数が読み出され、これが乗算回路２１３に入力される。このとき、出力ＲＡＭ２１５の書込モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈにブラス１した出力チャンネル（ＤＥＳＴｃｈ＋１）のサンプルデータを読み出し、加算回路２１４に入力する。このときの加算回路２１４の出力は、出力ＲＡＭ２１５の書込モードとなっている方のバッファにおける該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈにブラス１した出力チャンネル（ＤＥＳＴｃｈ＋１）の記憶場所に書き込まれる。
【００３６】
図６（ｄ）は、出力ＲＡＭ２１５のバッファからの読出処理を行うタイミングを示す。例えば、図６（ｃ）の「ミキシング処理１」のときに書込モードとになっていた出力ＲＡＭ２１５のバッファがＡであるとすると、このバッファＡは次の１サンプリング周期においては、読出モードに切り替わる。（ｄ）の例において、「読出処理１」と記載された１サンプリング周期の間では、「ミキシング処理１」のときにミキシング演算処理されて出力ＲＡＭ２１５のバッファＡに書き込まれたデータが、読出回路２１６の制御によって、読み出される。
１サンプリング周期の間で全９６の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータを出力ＲＡＭ２１５から時分割的に読み出す読出タイミング例は、図７（ａ）に示した時分割的書込タイミング例と同様である。すなわち、図中でＴＧが記された音源用のタイムスロットは、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の読出タイミングとして使用される。また、図中でＥＸＴが記された外部用のタイムスロットは、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２の読出タイミングとして使用される。図中でＤが記されたＤＳＰ用のタイムスロットは、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして使用される。
【００３７】
ただし、図中でＴＧが記された音源用のタイムスロットは、前述の通り、１サンプリング周期中で６４チャンネル分有るのに対して、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は３２チャンネルしかないが、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃６４のどれに与えるかに応じて、適切なタイミングで読み出しを行えばよい。例えば、音源部２０２内のＥＧをＤＳＰ音又は外部音で利用する後述するＥＸＴ−ＡＥＧモードが選択されている場合においては、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃３３〜ＴＧ＃６４を使用させるように、これらの音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。また、音源部２０２内のＤＣＦをＤＳＰ音又は外部音で利用する後述するＤＣＦ−ＳＥＬモードが選択されている場合において、音源部２０２の発音モードが前述の６４音モードであれば、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃３３〜ＴＧ＃６４を使用させるように、これらの音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。また、該ＤＣＦ−ＳＥＬモードが選択されている場合において、音源部２０２の発音モードが前述の３２音モードであれば、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２を使用させるように、これらの音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。
【００３８】
前述と同様に、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして割り当てられた若しくは開放されたタイムスロットは、１サンプリング周期中で９２８タイムスロットと、かなり余分にあるので。実際にどのタイムスロット（ＤＳＰステップ）を使用して読み出しを行なうかは、ＤＳＰ２０６（図２）におけるマイクロプログラムの設計に委ねられる。従って、ＤＳＰ２０６における各種処理のマイクロプログラムの設計にあたっては、処理すべき信号の入力タイミングをどのＤＳＰステップとするかにつき、かなり自由に設計することができるので、設計がやりやすい。
【００３９】
読出回路２１６では、上述したような時分割的読出タイミングに従って、現在読出モードにある出力ＲＡＭ２１２の一方のバッファから、各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータの読み出しを行い、この各読み出しデータを３つの出力系統のいずれかに分配し、各系統毎に時分割で出力する。こうしてミキサ２１０から出力された音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータは音源部２０２に入力され、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のデータはＤＳＰ２０６に入力され、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータは外部入出力制御回路２０７に入力される。
【００４０】
図４において、各チャンネル間を結ぶ線はミキサ設定例を示している。一例を示すと、ＴＧ＃１がＭＩＸ＃１、ＭＩＸ＃２、ＭＩＸ＃３に結ばれ、ＭＩＸ＃１がＥＸＴｏ＃１とＥＸＴｏ＃２に結ばれ、ＭＩＸ＃２がＤＳＰｏ＃１とＤＳＰｏ＃２に結ばれ、ＭＩＸ＃３がＤＳＰｏ＃３に結ばれている例は、音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃１を使用して外部出力チャンネルＥＸＴｏ＃１とＥＸＴｏ＃２にステレオ出力され、かつ該音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃２を使用してＤＳＰ出力チャンネルＤＳＰｏ＃１とＤＳＰｏ＃２にステレオ出力され、かつ該音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃３を使用してＤＳＰ出力チャンネルＤＳＰｏ＃３にモノラル出力されることを示している。図の例では、ＤＳＰｏ＃３には、ＭＩＸ＃３のほかに、ＭＩＸ＃５を介してＴＧ＃３の信号、ＭＩＸ＃２７０を介してＤＳＰ＃１の信号、ＭＩＸ＃２７３を介してＤＳＰ＃２の信号、ＭＩＸ＃３１１を介してＥＸＴ＃３の信号がミックスされて分配される。
【００４１】
次に、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対する外部回路等の割り当て例について説明する。各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に取り込みたい外部入力信号として、オーディオバス（ＡＢＵＳ）からの入力信号、シリアル入力バス（ＭＥＬ）からの入力信号、ＣＯＤＥＣからの入力信号（ＣＯＤＥＣ ＦＩＦＯの出力）、の３種の信号をユーザによって任意に割り当てることができる。勿論、この割り当てはプリセットされていてもよいし、プリセットされた割り当て内容をユーザが変更できるようにしてもよい。
オーディオバス（ＡＢＵＳ）について簡単に説明する。オーディオバス（ＡＢＵＳ）に接続された複数のデバイスは、サンプリング周期毎に各デバイスに割り当てられた転送期間（フレーム）を利用して複数チャンネルのデータを転送することができる。フレームの時間長は各デバイスの転送レートと転送チャンネル数に応じて変化し、１サンプリング周期には最大３１のフレームを設けることができる。従って、オーディオバス（ＡＢＵＳ）からの入力信号を、いずれかの外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に取り込むには、フレーム番号と該フレーム内のチャンネル番号とを特定する必要がある。
【００４２】
制御レジスタ２０１内に外部入力チャンネル設定レジスタがあり、該レジスタにおける各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するアドレス位置に、そこに割り当てた外部信号を特定するデータが記憶される。外部入出力制御回路２０７（図２）では、この外部入力チャンネル設定レジスタの設定に従って、Ｉ／Ｏ部２０８及びＣＯＤＥＣ ＦＩＦＯからの所要の信号を各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に割り当てる。図４には、この外部入力チャンネル設定レジスタにおける設定例が示されている。「Ａｂｕｓ１−１」は、オーディオバス（ＡＢＵＳ）の第１フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃１に取り込まれるように設定されている。「Ａｂｕｓ１−４」は、オーディオバス（ＡＢＵＳ）の第１フレームの第４チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃２に取り込まれるように設定されている。「シリアル ２Ｌ」は、シリアル入力バス（ＭＥＬ）の第２番の左チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃３に取り込まれるように設定されている。なお、シリアル入力バス（ＭＥＬ）は、複数本有り、その中のそれぞれを番号を付して区別する。「ＣＯＤＥＣｏＲ」は、出力用ＣＯＤＥＣ ＦＩＦＯのうち右チャンネルの出力データを示し、図の例ではこれがチャンネルＥＸＴ＃３２に取り込まれるように設定されている。出力用ＣＯＤＥＣ ＦＩＦＯは左右２チャンネルある。
【００４３】
次に、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対する外部回路等の割り当て例について説明する。まず、オーディオバス（ＡＢＵＳ）への出力信号については、先頭の外部出力チャンネルＥＸＴｏ＃１から順に必要なチャンネル数だけ自動的に確保される。そして、残りの外部出力チャンネルに対して、その出力先の外部信号として、シリアル出力バス（ＭＥＬ）、入力用ＣＯＤＥＣ ＦＩＦＯ、ＳＰＤＩＦ出力、ＤＡＣの４種の出力をユーザによって任意に割り当てることができる。勿論、この割り当てはプリセットされていてもよいし、プリセットされた割り当て内容をユーザが変更できるようにしてもよい。
制御レジスタ２０１内に外部出力チャンネル設定レジスタがあり、該レジスタにおける各外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対応するアドレス位置に、そこに割り当てた外部出力を特定するデータが記憶される。外部入出力制御回路２０７（図２）では、この外部出力チャンネル設定レジスタの設定に従って、各外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２の信号を、所要のＩ／Ｏ部２０８及びＣＯＤＥＣ ＦＩＦＯに供給する。
【００４４】
図４には、この外部出力チャンネル設定レジスタにおける設定例が示されている。「Ａｂｕｓ４−１」は、オーディオバス（ＡＢＵＳ）の第４フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃１に該当するように設定されている。「Ａｂｕｓ５−１」は、オーディオバス（ＡＢＵＳ）の第５フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃２に該当するように設定されている。「シリアル ２Ｌ」は、シリアル出力バス（ＭＥＬ）の第２番の左チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃３に該当するように設定されている。「ＣＯＤＥＣｉＬ」は、入力用ＣＯＤＥＣ ＦＩＦＯのうち左チャンネルへの入力データを示し、図の例ではこれがチャンネルＥＸＴｏ＃３２に該当するように設定されている。入力用ＣＯＤＥＣ ＦＩＦＯも左右２チャンネルある。
なお、前述のミキシング設定レジスタにおける各ミキシング演算チャンネルに対する入出力チャンネルの設定にあたっては、上記外部入力／出力チャンネル設定レジスタにおける設定内容が考慮されて、所望の種類の外部信号が入出力できるように外部入力／出力チャンネルの設定を行う。
【００４５】
次に、音源部２０２の資源を、内部での楽音信号発生のためのみならず、ＤＳＰ２０６で処理した信号（便宜上ＤＳＰ音という）あるいは外部回路２３等から入力される信号（便宜上外部音という）のためにも共用するようにした仕組みについて説明する。
これまで説明してきた実施例に示されるように、ミキサ２１０では、ミキシング出力先として、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２が指定できるようになっている。図２に示されるように、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２のＤＣＦ２０４及び／又は音量変化制御回路２０５に導入される。この構成により、ＤＳＰ２０６における各種信号処理機能に従って処理された各ＤＳＰチャンネルの出力信号（これはミキサ２１０の各ＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号に相当する）のいずれか１又は複数が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、ＤＳＰ２０６で処理した信号を音源部２０２に入力し、該音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を、ＤＳＰ２０６で処理した信号のために使用させることができる。同様に、外部入出力制御回路２０７を介して、外部回路２３から又は内部のＣＯＤＥＣ ＦＩＦＯから、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に与えられる信号のいずれか１又は複数が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、外部回路２３から又は内部のＣＯＤＥＣ ＦＩＦＯからの信号を音源部２０２に入力し、該音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を、これら外部音信号またはＣＯＤＥＣ音信号のために使用させることができる。更に、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に与えられる信号のいずれか１又は複数が、ミキサ２１０でいずれか１又は複数の特定のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２に分配されるようにミキシング設定を行い、更に、この特定のＤＳＰ出力チャンネルに対応する特定のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、外部音信号またはＣＯＤＥＣ音信号をＤＳＰ２０６で処理した信号に、音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を使用させることができる。
【００４６】
音源部２０２におけるフィルタ資源（ＤＣＦ資源という；すなわちＤＣＦ２０４）とエンベロープジェネレータ資源（ＥＧ資源という；すなわち音量変化制御回路２０５）は、音源部２０２内部での発生音（読出回路２０３の制御に基づく音信号）と、音源部２０２外部での発生音若しくは処理音（上記音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２を介してミキサ２１０から導入される音信号）、の双方により共用可能なように２つのブロック（ＤＣＦ１とＤＣＦ２及びＥＧ１とＥＧ２）にわけて利用可能である。
音源部２０２の資源を共用するモードには、ＥＧ資源をＤＳＰ音又は外部音等で利用するＥＸＴ−ＡＥＧモードと、ＤＣＦ資源をＤＳＰ音又は外部音等で利用するＤＣＦ−ＳＥＬモードとがある。
【００４７】
ＥＸＴ−ＡＥＧモードは、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２の音量変化制御回路２０５に導入し、その音量変化制御機能つまり音量エンベロープ制御機能を、該音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用させる、つまりこれらの信号に対して音量エンベロープを付与する、モードである。このＥＸＴ−ＡＥＧモードが選択された場合、全６４個の音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半の３２個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応する音量変化制御回路２０５の資源（図２に示されたＥＧ１のブロック）が読出回路２０３の制御に基づく内部発生音信号のために使用され、後半の３２個の音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応する音量変化制御回路２０５の資源（図２に示されたＥＧ２のブロック）が音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用可能である。
【００４８】
このＥＸＴ−ＡＥＧモードは、通常は前述の３２音モードのときに使用される。３２音モードでは、前述のとおり、内部発生音は３２チャンネル分のみ発生可能とし、余ったフィルタ資源（ＤＣＦ２０４）は１音につき２チャンネル分のＤＣＦを使用することで音質を向上させているが、ＥＧ資源は１音につき１チャンネル分しか使用しないので、後半の３２チャンネル分のＥＧ２ブロックは通常は休眠状態とされる。このとき、ＥＸＴ−ＡＥＧモードが選択されたならば、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックを休眠させずに、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２から与えられる信号のエンベロープ制御のために使用する。つまり、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２の後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４の時分割タイミングに対応して音量変化制御回路２０５に入力され、こうしてＥＧ２ブロックが使用される。
なお、前述の６４音モードのときにＥＸＴ−ＡＥＧモードを選択することも不可能ではない。その場合、ＥＸＴ−ＡＥＧモードが選択されたならば、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックを、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２から与えられる信号のエンベロープ制御のために使用することが優先される。つまり、６４音モードにおいて後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４に対して楽音を発生することが割り当てられたとしても、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックはその内部音のためには使用できず、発音されない。
【００４９】
ＤＣＦ−ＳＥＬモードは、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２のＤＣＦ２０４に導入し、そのフィルタ機能つまり音色制御機能を、該音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用させ、その後ＥＧ資源で音量エンベロープを付与するモードである。このＤＣＦ−ＳＥＬモードは、上記ＥＸＴ−ＡＥＧモードが選択され、かつＤＣＦ２０４をその入力先とすることが選択されたときに、選択される。つまり、ＤＣＦ−ＳＥＬモードは、ＥＸＴ−ＡＥＧモードのバリエーションである。
このＤＣＦ−ＳＥＬモードで使用するＤＣＦ資源は、前述の３２音モードと６４音モードの場合とで異なる。まず、６４音モードが選択され、かつＤＣＦ−ＳＥＬモードが選択されている場合、全６４個の音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半の３２個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応するＤＣＦ２０４の資源（図２に示されたＤＣＦ１のブロック）及び音量変化制御回路２０５の資源（図２に示されたＥＧ１のブロック）が読出回路２０３の制御に基づく内部発生音信号のために使用され、後半の３２個の音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するＤＣＦ２０４の資源（図２に示されたＤＣＦ２のブロック）及び音量変化制御回路２０５の資源（図２に示されたＥＧ２のブロック）が音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用される。つまり、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２の後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４の時分割タイミングに対応してＤＣＦ２０４に入力され、こうしてＤＣＦ２ブロックが使用される。従って、６４音モードにおいて後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４に対して楽音を発生することが割り当てられたとしても、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＤＣＦ２ブロック及びＥＧ２ブロックはその内部音のためには使用できず、発音されない。
【００５０】
次に、３２音モードが選択され、かつＤＣＦ−ＳＥＬモードが選択されている場合、ＤＣＦ２０４を１音につき２チャンネル分のＤＣＦを使用する形態が優先されることで、ＤＣＦ２０４は３２チャンネル分のフィルタ処理しか行わず、この３２チャンネル分のフィルタ処理機能が、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用される。従って、ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等に対して高品質な音色制御を施すことができる。すなわち、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号が音源部２０２の前半のチャンネルＴＧ＃１〜ＴＧ＃３２の時分割タイミングに対応してＤＣＦ２０４に入力され、こうして、３２音モードに従いＤＣＦ１とＤＣＦ２を組み合わせて、ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用する。この場合、後段の音量変化制御回路２０５の資源は、前半のチャンネルＴＧ＃１〜ＴＧ＃３２に対応するＥＧ１のブロックのみを使用するので、後半のチャンネルＴＧ＃３３〜ＴＧ＃６４に対応するＥＧ２のブロックは休眠状態とされ、資源の節約が図られる。この状態では、音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２は、読出回路２０３の制御に基づく内部発生音信号のために使用できない。
なお、ＥＸＴ−ＡＥＧモード及びＤＣＦ−ＳＥＬモードを選択する設定データは、各チャンネル毎に制御レジスタ２０１内に保持されており、この設定データに従って、ＤＣＦ２０４あるいは音量変化制御回路２０５で、ミキサ２１０からの音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を取り込むかどうかを制御する。
【００５１】
次に、ＤＣＦ２０４におけるフィルタアルゴリズムの一例を図８、図９により示す。図８（ａ）及び（ｂ）は３２音モードのときのフィルタアルゴリズム例を示し、（ａ）は２つのＤＣＦ１，ＤＣＦ２を直列接続する例、（ｂ）は２つのＤＣＦ１，ＤＣＦ２を並列接続する例である。図８（ｃ）は６４音モードのときのフィルタアルゴリズム例を示し、１つのＤＣＦのみを使用する。シフターでは入力データをシフトする。Ｌ２，Ｌ１２，Ｌ１３等は、パラメータ乗算器である。このパラメータによって、各ＤＣＦで制御できる要素（カットオフ周波数やＱ）以外の要素を制御できる。図９は、１つのＤＣＦ１又はＤＣＦ２又はＤＣＦの内部アルゴリズム例を示す。公知のように、乗算係数ｋやｑによってカットオフ周波数やＱを制御する。これらのフィルタアルゴリズムは一例にすぎず、他のどのようなアルゴリズムを用いてもよい。また、２つのＤＣＦ１、ＤＣＦ２は別々のフィルタハードウェアからなっていてもよいし、共通のフィルタハードウェアを時分割使用する構成でもよい。同様に、音量変化制御回路２０５における２つのＥＧ１、ＥＧ２ブロックも別々のＥＧハードウェアからなっていてもよいし、共通のＥＧハードウェアを時分割使用する構成でもよい。
【００５２】
次に、ＣＰＵ１０の制御に基づくミキシング用演算チャンネルの割当処理のいくつかの例についてフローチャートを参照して説明する。
図１０は、ＤＳＰ２０６で実行すべきマイクロプログラム（ＭＰと略称する）の選択が行われたときに実行される「ＤＳＰのＭＰ選択」処理の一例を示す。この「ＤＳＰのＭＰ選択」処理は、ＤＳＰを使用して実現する何らかのエフェクト
（効果）又は楽音発生機能（ＴＧ）を、ユーザが選択したときにスタートする。なお、ＤＳＰを使用する楽音発生機能（ＴＧ）には、物理モデル音源（遅延ウェーブガイド音源）がある。まず、ユーザが選択したエフェクト
（効果）又は楽音発生機能（ＴＧ）に対応するＤＳＰマイクロプログラム番号をＭＰＮとしてストアする（ステップＳ１）。次に、「ＭＰステップ割当」（ステップＳ２）では、ＭＰＮに対応するマイクロプログラムで使用する必要な数のＤＰＳステップのブロックを、１０２４ステップからなる全ＤＰＳステップの中から確保する（割り当てる）。「ＭＰ書込み」（ステップＳ３）では、ＤＳＰ２０６内のマイクロプログラムメモリ内の前記割り当てたブロックに該ＭＰＮに対応するマイクロプログラムを書き込む。「ＤＳＰ入出力ｃｈ割当」（ステップＳ４）では、該ＭＰＮに対応するＤＳＰ処理を施すべき信号をミキサ２１０から入力するため入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２）と、該ＭＰＮに対応するＤＳＰ処理を施した信号をミキサ２１０に出力するため出力チャンネル（ミキサ２１０のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２）を決定する。この場合、エフェクトの種類によってモノラル処理もあればステレオ処理もあり、また、多チャンネル処理もある。従って、該ＭＰＮに対応する処理の種類に応じて、１つの入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの１つ）、あるいは２つの入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、あるいは３以上の入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、が決定される。出力チャンネル（ミキサ２１０のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２）についても同様である。
【００５３】
「ＭＩＸｃｈ割当」（ステップＳ５）では、前ステップＳ４で決定した該ＭＰＮに対応する入出力チャンネルに関連して、ミキサ２１０におけるミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の割当を行う。すなわち、第１のミキシング演算チャンネル割当処理として、該ＭＰＮに対応するＤＳＰ処理を施すべき信号のミキサ２１０の入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＥＸＴ＃１〜ＥＸＴ＃３２（場合によっては他のＤＳＰ処理に係るＤＳＰ＃１〜ＤＳＰ＃３２が対象に含まれていてもよい）をソースチャンネル（ＳＲＣｃｈ）とし、該ＭＰＮに対応する処理のＤＳＰ２０６に対する入力チャンネルとして決定されたミキサ２１０のＤＳＰ出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３２）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。更に、第２のミキシング演算チャンネル割当処理として、該ＭＰＮに対応する処理のＤＳＰ２０６の出力信号の出力チャンネルとして決定されたミキサ２１０のＤＳＰ入力チャンネル（ＤＳＰ＃１〜ＤＳＰ＃３２）をソースチャンネル（ＳＲＣｃｈ）とし、該ＭＰＮに対応する処理のＤＳＰ２０６の出力信号を入力すべき装置に対応するミキサ２１０の出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２（場合によっては他のＤＳＰ処理に係るＤＳＰｏ＃１〜ＤＳＰｏ＃３２が対象に含まれていてもよい）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。
【００５４】
「ＥＧ使用？」（ステップＳ６）では、該ＭＰＮに対応するＤＳＰ処理結果に対して音源部２０２で音量エンベロープ制御を施すかどうかを、該ＭＰＮに対応するＤＳＰ処理の種類及び／又はＥＸＴ−ＡＥＧモード又はＤＣＦ−ＳＥＬモードの選択状態等に基づいて、判定する。例えば、ＤＳＰ２０６を物理モデル音源等の楽音発生機能（ＴＧ）のために使用した場合は、音源部２０２で音量エンベロープ制御を施すことが望まれる。ＹＥＳであれば、ステップＳ７に行く。ステップＳ７の「発音ｃｈ割当」では、該ＭＰＮに対応する処理に係るＤＳＰ２０６の処理済み出力信号を、デスティネーションチャンネル（ＤＥＳＴｃｈ）に相当する音源出力チャンネル（ＴＧｏ＃１〜ＴＧｏ＃３２）を介して、音源部２０２（ＤＣＦ２０４又は音量変化制御回路２０５）に与えて該音源部２０２を該ＤＳＰ出力信号によって使用可能にするために、該音源部２０２における発音チャンネル割当処理を行う。次の「発音ｃｈ設定」（ステップＳ８）では、該ＤＳＰ出力信号のために割り当てた音源部２０２の発音チャンネルにおいて、該ＭＰＮに対応するＤＳＰ処理の種類に適した各種の音量エンベロープパラメータ等を設定し、所望特性の音量エンベロープ制御を行えるように設定する。なお、ミキサ２１０から音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２を介して音源部２０２に与えられる楽音信号についての発音開始（エンベロープ発生開始）制御用のノートオンデータは、この「発音ｃｈ設定」の処理の後、適宜のタイミングで、トリガされる。例えば、鍵盤１５（図１）での押圧鍵に係る楽音信号を通常の音源チャンネルＴＧ＃１に割り当て、読出回路２０３（図２）の制御によって該音源チャンネルＴＧ＃１で楽音信号を生成し、それからこの音源チャンネルＴＧ＃１の楽音信号をミキサ２１０を介してＤＳＰ２０６に与えて所望のＤＳＰ処理を施し、このＤＳＰ処理済み信号をミキサ２１０に入力してその音源出力チャンネルＴＧｏ＃１を介して音源部２０２に与え、該音源部２０２の音源チャンネルＴＧ＃３３で音量エンベロープ付与するような場合、音源チャンネルＴＧ＃１で使用する押鍵に応じた通常のノートオンデータと同じトリガタイミングで発生するノートオンデータを、ミキサ２１０の音源出力チャンネルＴＧｏ＃１を介してＤＳＰ２０６から与えられる楽音信号を処理する音源部２０２の音源チャンネルＴＧ＃３３で使用するようなケースがある。例えば、物理モデル音源を実現する場合であれば、音源チャンネルＴＧ＃１で励振信号を発生し、ＤＳＰ処理による共振部をその励振信号で駆動し、発生した共振信号の音量エンベロープを音源チャンネルＴＧ＃３３で制御する。あるいは、時間的に変化する効果を実現する場合であれば、音源チャンネルＴＧ＃１でドライ成分の楽音信号を発生し、その楽音信号からＤＳＰ処理でエフェクト成分を生成し、音源チャンネルＴＧ＃３３でエフェクト成分の音量エンベロープ制御して、ミキサ２１０でドライ成分とエフェクト成分を混合する。なお、「発音ｃｈ割当」（ステップＳ７）と「発音ｃｈ設定」（ステップＳ８）の処理を図１０の処理で行わずに、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に与えられた楽音信号のノートオンデータのトリガタイミングで行うようにしてもよい。
「ＭＩＸｃｈ設定」（ステップＳ９）では、選択されたマイクロプログラムのミキシング設定の初期値、及び、上述したミキシング演算チャンネルの新たな割り当てに対応して前記ミキサ割当レジスタＭＩＸ−ＡＳＳにおける設定内容を更新する等、のミキシング演算に必要なデータ設定処理を行う。
【００５５】
図１１は、ノートオンイベント時（鍵盤１５で新たな押鍵操作がなされたとき、あるいは自動演奏データのノートオンイベント時など）に行われる「ノートオン」処理の一例を示す。ステップＳ１１では、このノートオンイベントに係る楽音の演奏パートを示すパート番号をレジスタＰＴにストアし、そのノート番号をレジスタＮＮにストアし、そのベロシティをレジスタＶＥＬにストアする。次の「発音ｃｈ割当」（ステップＳ１２）では、このノートオンイベントに係る楽音信号の発生を行う音源チャンネルを割り当てする。「ＭＩＸｃｈ割当」（ステップＳ１３）では、このノートオンイベントに係る楽音を割り当てた音源チャンネルに対応するミキサ２１０の音源入力チャンネル（ＴＧ＃１〜ＴＧ＃６４）をソースチャンネル（ＳＲＣｃｈ）とし、パートＰＴの音色に応じた１又は複数の送り先に対応するミキサ２１０の出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３２，ＥＸＴｏ＃１〜ＥＸＴｏ＃３２）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。
次の「発音ｃｈ設定」（ステップＳ１４）では、前記ノートオンイベントに係る楽音を割り当てた音源チャンネルに対応して、パートＰＴの音色の楽音発生に必要な各種データを設定する。「ＭＩＸｃｈ設定」（ステップＳ１５）では、図１０のステップＳ９と同様に、パートＰＴの音色のミキシング設定値、及び、ミキシング演算チャンネルの割当内容に従う必要なミキシング演算用のデータ設定処理を行う。「発音開始指示」（ステップＳ１６）では、前記ノートオンイベントに係る楽音を割り当てた音源チャンネルに対応してノートオンデータを発生し、発音開始させる。
【００５６】
図１２は、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するフェーダ設定操作量が変更されたときに行われる「ミキサ音量変更」処理の一例を示す。ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応してフェーダ操作子（これはパネルスイッチ部１３にあってもよいし、あるいは表示部１４で表示されてマウス操作等で設定されるバーチャルな操作子であってもよい）が設けられており、いずれかのフェーダ操作子が操作されたとき図１２の処理がスタートする。ステップＳ２１では、操作されたフェーダ操作子のフェーダ番号をレジスタＦＮにストアし、その操作の結果設定された音量値をレジスタＶＯＬにストアする。次の「ＭＩＸｃｈ検出」（ステップＳ２２）では、ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００の割当内容をチェックして、今回操作されたフェーダ操作子に外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して割り当てられている１又は複数のミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を検出する。
次のステップＳ２３では、前記レジスタＶＯＬにストアされた音量値が０であるかどうかを判定する。ＹＥＳであれば、ステップＳ２４に行き、前ステップＳ２２でミキシング演算チャンネルが検出されたかを調べる。ミキシング演算チャンネルが割り当てられていなければ、処理を終える。ミキシング演算チャンネルが割り当てられている場合は、ステップＳ２５に行き、音量値０に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して割り当てられているミキシング演算チャンネルの割り当てを解除し、該ミキシング演算チャンネルを空きチャンネルとして開放する。
【００５７】
一方、ステップＳ２３の判定がＮＯであれば、ステップＳ２６に行き、前ステップＳ２２でミキシング演算チャンネルが検出されていないかを調べる。０以外の音量値に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して既に１又は複数のミキシング演算チャンネルが割り当てられていれば、ステップＳ２６のＮＯからステップＳ２７に行き、該各ミキシング演算チャンネルにおける音量（乗算係数）を該フェーダ操作子によるフェーダ設定値を考慮した値に夫々変更する。例えば、該各ミキシング演算チャンネルにおける個々のセンドレベルとフェーダ設定値との合成とする。一方、０以外の音量値に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対してまだミキシング演算チャンネルが割り当てられていなければ、ステップＳ２６のＹＥＳからステップＳ２８に行く。ステップＳ２８の「ＭＩＸｃｈ割当」とそれに続くステップＳ２９の「ＭＩＸｃｈ設定」は、図１０，図１１におけるステップＳ５，Ｓ９，Ｓ１３，Ｓ１５と同様の処理である。
【００５８】
以上述べたように、本実施例におけるミキシング演算チャンネルの割当態様は次のとおりである。すなわち、図１０では、マイクロプログラムの選択に応じ選択されたマイクロプログラムに対応するＤＳＰ処理に必要な数のミキシング演算チャンネルを割り当てている。また、図１１では、ノートオンに応じてそのノートオンを割り当てた音源チャンネルにそのチャンネルで生成する楽音に必要な数のミキシング演算チャンネルを割り当てている。さらに、図１２では、ミキサのフェーダ操作に応じて、音量の立ち上がっているフェーダに対応する入力チャンネルにミキシング演算チャンネルを割り当てている。しかし、本発明に従うミキシング演算チャンネルの割当態様はこれら実施例に示された方法に限定されるものではなく、他のどのような割当態様であってもよい。
【００５９】
本発明は、上述の実施例に限定されるものではなく、その他様々な変形が可能である。例えば、同じ音源回路２０を使用して、それを搭載する電子楽器の種類に応じてミキシング演算チャンネルを静的に割り当てるようにしてもよい。ここで、静的とは、ユーザのスイッチ操作等に応じて各入力チャンネルへのミキシング演算チャンネルの割当が変化しないということである。
また、電子楽器の動作モードに応じてミキシング演算チャンネルを割り当てるようにしてもよい。例えば、外部入力可能なモードになっているときは、外部入力にもミキシング演算チャンネルを割り当て、不可能なモードになっているときは、その他の入力に割り当てる。あるいは、３２音モードになっているときは、停止された３２音源チャンネルの使用していたミキシング演算チャンネルを残りの３２音源チャンネルや外部入力チャンネルに割り当てるようにしてもよい。
更に、上記実施例では、各入力チャンネルに対し、その出力先の出力チャンネル数分のミキシング演算チャンネルを割り当てているが、将来の利用を想定して、２〜４のミキシング演算チャンネルを余計に割り当てるようにしてもよい。
また、上記実施例では、ミキサ２１０から出力される信号をフィルタＤＣＦへ入力し、さらに音量変化制御回路２０５を通して再びミキサ２１０に入力できるようになっていたが、音量変化制御部２０５を通さずにフィルタＤＣＦから直接ミキサ２１０に入力できるようにしてもよい。
更に、この発明は、図１に示したような電子楽器タイプの機器に対する適用に限らず、オーディオ機器や汎用パーソナルコンピュータなど任意の機器・装置に対して適用してよい。例えば、パソナルコンピュータで使用するサウンドカード、ゲーム機器、ＰＤＡ（携帯情報端末）など、音源機能を内蔵した様々な電子機器において本発明を実施することができる。
【００６０】
【発明の効果】
以上説明したように、この発明によれば、複数のミキシング用演算チャンネルの資源利用態様が固定されず、任意に割り当てすることによって、効率的に利用することができる。これに伴い、簡単かつ低コストな構成でミキシング機能を充実させることができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態を適用した電子楽器の全体のハードウェア構成を例示するブロック図。
【図２】 図１における音源回路の詳細構成例を示すブロック図。
【図３】 図２におけるミキサの内部構成例を示すブロック図。
【図４】 図２、図３に示されたミキサによるミキシング設定例を説明する図。
【図５】 図３に示されたミキサ割当レジスタに記憶するデータ例を説明する図。
【図６】 ミキサ動作のおおまかなタイミングチャート。
【図７】 ミキサ動作における時分割的タイミングの詳細例を示すタイミングチャート。
【図８】 図２に示されたＤＣＦ（ディジタルフィルタ）のアルゴリズム例を３２音モードと６４音モードの場合について示す概略ブロック図。
【図９】 ＤＣＦ内部のフィルタアルゴリズム例を示すブロック図。
【図１０】 図２に示されたＤＳＰで実行するマイクロプログラムの選択が行われたときに図１のＣＰＵの制御の下で実行される「ＤＳＰのＭＰ選択」処理の一例を示すフローチャート。
【図１１】 ノートオンイベント時に図１のＣＰＵの制御の下で実行される「ノートオン」処理の一例を示すフローチャート。
【図１２】 ミキサのフェーダ設定操作量が変更されたときに図１のＣＰＵの制御の下で実行される「ミキサ音量変更」処理の一例を示すフローチャート。
【符号の説明】
１０ ＣＰＵ（中央処理部）
２０ 音源回路
２１ 波形メモリ
２２ 遅延メモリ
２３ 外部回路
２０１ 制御レジスタ
２０２ 音源部
２０３ 読出回路
２０４ デジタルフィルタ（ＤＣＦ）部
２０５ 音量変化制御回路
２０６ デジタル信号処理部（ＤＳＰ）
２０７ 外部入出力制御回路
２１０ ミキサ
２１３ 乗算回路
２１４ 加算回路
ＭＩＸ−ＡＳＳ ミキサ割当レジスタ
【発明の属する技術分野】
この発明は、複数の入力チャンネルの信号を複数の出力チャンネルのいずれかに分配しミキシングするミキシング装置に関し、例えば電子楽器のような楽音発生機能を持つ機器あるいはデジタルオーディオ機器等で利用可能なものである。また、ミキシング機能を持つ楽音発生装置に関し、さらには、ミキシング用の大規模集積回路（ＬＳＩ）に関する。
【０００２】
【従来の技術】
複数のチャンネルの楽音信号又はオーディオ信号を取り扱うミキシング装置の従来例としては、特開平１１−８５１５５号公報に示されたものがある。そこに示されたものにおいては、ミキシング用演算の資源（装置とタイムスロット）の利用態様が固定されている。例えば、１つの入力チャンネルにつき左右ステレオ・パンの設定が可能であり、かつ４個のセンドレベルの設定が可能であり、入力チャンネル数が９６で、出力チャンネル数が３２の場合、１つの入力チャンネルにつきパン及びセンドレベルの設定のための乗算が合計８個固定的に設定される。また、該１つの入力チャンネルの信号を３２の出力チャンネルのすべてに分配しうるように合計３２個の累算が固定的に設定される。これらの固定された乗算及び累算が全入力チャンネルに関して常時可能なように、ミキシング用演算装置の資源利用態様が固定されている。
【０００３】
【発明が解決しようとする課題】
上述のような固定された資源利用態様では、ミキシング用演算の資源を効率的に利用することができない。例えば、１つの入力チャンネルにつき設定可能なセンドレベルが４個に固定されていたので、センドレベルを４個も使用していない或るチャンネルの不使用分の演算資源を他のチャンネルに回すことができず、無駄が多かった。また、別の或るチャンネルで４よりも多いセンドレベルを使用したくてもそれができない、という不都合があった。また、１つの入力チャンネルの信号を３２の出力チャンネルのすべてに分配することはあまりないので、使用されない累算資源が多く、その点でも無駄であった。
【０００４】
この発明は上述の点に鑑みてなされたもので、ミキシング用演算の資源を効率的に利用できるようにしたミキシング装置を提供しようとするものであり、更には、キシング機能を持つ楽音発生装置及びミキシング用の大規模集積回路（ＬＳＩ）を提供しようとするものである。
【０００５】
【課題を解決するための手段】
この発明に係るミキシング装置は、信号を入力するための複数の入力チャンネルと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これによれば、複数の入力チャンネルで、その出力先に応じて所定数のミキシング演算チャンネルを融通しあうことができる。従って、ミキシング演算チャンネルの資源利用態様が固定されず、効率的に利用できる。
【０００６】
この発明に係る楽音発生装置は、信号を生成する複数の音源チャンネルを備えた音源部と、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、各音源チャンネルに対応する入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これによれば、音源の複数音源チャンネルで、その出力先に応じて所定数のミキシング演算チャンネルを融通しあうことができる。
【０００７】
この発明に係る大規模集積回路は、信号を出力する第１ブロックと、信号を出力する第２ブロックと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これにより、大規模集積回路に形成されたそれぞれ信号を出力する複数のブロック（例えば音源ブロックおよびＤＳＰブロックなど）について、その出力先に応じてブロック間でミキシング演算チャンネルを融通しあうことができる。
【０００８】
この発明の別の観点に従う大規模集積回路は、信号を出力する第１ブロックと、外部からの信号を入力する第２ブロックと、信号を出力するための複数の出力チャンネルと、入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段とを具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする。これにより、大規模集積回路に形成されたそれぞれ信号を出力するブロック（例えば音源ブロックあるいはＤＳＰブロックなど）と外部からの信号を入力するブロック（例えば後述するオーディオバスＡＢＵＳ、シリアル入力、あるいはＣＯＤＥＣなどのブロック）について、その出力先に応じてブロック間でミキシング演算チャンネルを融通しあうことができる。
【０００９】
本発明は、装置の発明として構成し、実施することができるのみならず、方法の発明として構成し実施することができる。また、本発明は、コンピュータまたはＤＳＰ等のプロセッサのプログラムの形態で実施することができるし、そのようなプログラムを記憶した記録媒体の形態で実施することもできる。
【００１０】
【発明の実施の形態】
以下、添付図面を参照してこの発明の実施の形態を詳細に説明しよう。
この発明の一実施形態を電子楽器に適用した例について説明する。図１は、この電子楽器の全体のハードウェア構成を例示するブロック図である。ＣＰＵ（中央処理部）１０は、バスＢを介して各部を制御する。なお、バスＢは、コントロールバス、データバスおよびアドレスバスを総称したものである。ＲＯＭ（リードオンリメモリ）１１は、ＣＰＵ１０において用いられる基本プログラムや、各種データを記憶する。ＲＡＭ（ランダムアクセスメモリ）１２は、ＣＰＵ１０の制御等において発生する各種のデータ等を一時的に記憶する。パネルスイッチ１３は、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。パネルスイッチ１３において設定された情報はバスＢを介してＣＰＵ１０に供給される。表示部１４は、ＣＲＴや液晶表示パネルなどから構成され、パネルスイッチ１３により入力された情報や、現時点において設定された情報などをＣＰＵ１０の制御の下、表示する。
【００１１】
鍵盤１５は演奏操作用の複数の鍵からなる。これら各鍵には、それぞれキーセンサが設けられ（図示せず）、演奏者の鍵盤１５に対する演奏操作を検出して、押鍵された鍵の音高を示すキーコードＫＣや、押鍵・離鍵に対応して楽音の発生・消音を指示するキーオンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキータッチデータＫＴなどの各種キー情報をバスＢを介してＣＰＵ１０に供給する。外部記憶装置１６は、ＦＤＤ（フロッピー・ディスク・ドライブユニット）、ＨＤＤ（ハード・ディスク・ドライブユニット）、光ディスクドライブユニットなどの大容量記憶装置であり、波形データやその他各種のデータを記憶するために用いられる。通信インタフェース１７は、ＭＩＤＩ規格のデータを授受するＭＩＤＩインタフェース及び／又はＳＣＳＩやＵＢＳ等の通信インタフェースからなり、楽音演奏データやその他のデータを通信ネットワークを介して授受することができる。
【００１２】
音源回路２０は、大別して、複数の楽音発生チャンネルで楽音信号を発生することができるハードウェア音源部と、各種の楽音エフェクトを付与するための信号処理や物理モデル音源原理に従う楽音信号生成処理などをそれぞれのマイクロプログラムに従って実行するデジタル信号処理部（以下ＤＳＰという）と、生成されたデジタル楽音信号やその他の信号をミキシングするミキシング装置とを含んでいる。音源回路２０におけるハードウェア音源部では、例えば６４チャンネル時分割で、各チャネルにおいて楽音信号を生成することができる。ハードウェア音源部に関連して波形メモリ２１が付属されており、該波形メモリ２１では基本的な波形データを各種音色毎に複数記憶する。また、音源回路２０におけるＤＳＰに関連して遅延メモリ２２が付属されており、ＤＳＰ処理の対象となっている信号を遅延処理するために使用される。音源回路２０には、適宜の外部回路２３が接続可能である。外部回路２３としては、例えば、マイクロフォンを介して取り込まれるアナログオーディオ信号をデジタル信号に変換するＡＤ変換器や、外部のＤＳＰ装置や、外部の音源装置などがある。ＤＡ変換器１８は、音源回路２０で発生若しくは処理したデジタル楽音信号をアナログ信号に変換する。ＤＡ変換器１８により変換されたアナログ信号は、アンプやスピーカ等から構成されたサウンドシステム１９により、外部に発音される。
【００１３】
次に、音源回路２０の構成例について図２を参照して説明する。制御レジスタ２０１は、音源回路２０内の各部を制御するデータを、バスＢを介してＣＰＵ１０から受け取り、記憶するものであり、更には、音源回路２０内で処理したデータのうち所定のものを記憶し、バスＢを介してＣＰＵ１０に送る。音源部２０２は、読出回路２０３、デジタルフィルタ（以下ＤＣＦと略称する）部２０４、音量変化制御回路２０５を含む。読出回路２０３は、波形メモリ２１に記憶された波形データのうち、指定された音色の波形データを、キーコードＫＣで指定された音高になるようにアドレスを操作して（読出レートを制御して）読み出すものである。ＤＣＦ部２０４は、読出回路２０３を介して読み出された波形データの音色等を設定・制御するためにデジタルフィルタ処理を施す。音量変化制御回路２０５は、キーオン信号等のエンベロープ形成開始指示に応じてエンベロープを形成すると共に、読出回路２０３により読み出されてＤＣＦ部２０４で音色設定・制御された波形データを、該形成したエンベロープに従って時間的にその振幅値を制御すると共に、キータッチデータ等で示された音の大きさとなるようにその振幅値を制御する。つまり、エンベロープ形成機能と振幅・エンベロープ乗算機能とを持つ。音源部２０２におけるこれらの読出回路２０３、ＤＣＦ部２０４および音量変化制御回路２０５は、複数チャネル時分割で動作して、各チャネルにおいて異なる楽音信号を生成することが可能となっている。
【００１４】
音源部２０２における発音モードとして、３２音モードと６４音モードのいずれかがユーザによるスイッチ操作等に応じて選択可能である。音源部２０２の資源構成（ハードウエア及び時分割処理タイムスロットの構成）は、最大可能発音チャンネル数分つまり６４チャンネル分の能力を有している。音源部２０２における資源は、６４音モードの場合は６４チャンネル分の楽音信号発生のために使用され、３２音モードの場合は３２チャンネル分の楽音信号発生のために使用される。３２音モードにおける資源利用形態の一例を説明すると、読出回路２０３においては、６４チャンネル分の資源のうち半分が３２チャンネル分の楽音信号発生のために使用され、残り半分は、休眠状態とされ、電力等の省エネルギーが図られる。ＤＣＦ部２０４においては、３２音モードでは、６４チャンネル分の資源のうち半分の３２チャンネル分の部分（図２のブロック中で「ＤＣＦ１」で示す）と、残り半分の３２チャンネル分の部分（図２のブロック中で「ＤＣＦ２」で示す）の両方が３２チャンネル分の楽音信号のフィルタ処理のために使用される。従って、３２音モードでは、１つの発音チャンネルのために２チャンネル分のフィルタ（ＤＣＦ１とＤＣＦ２）を使用することができ、フィルタによる音色形成性能が２倍とされ、音質の向上が図られる。この場合、１つの発音チャンネルのために使用する２チャンネル分のフィルタ（ＤＣＦ１とＤＣＦ２）の接続の仕方は、並列であってもよいし、直列であってもよく、形成しようとする音色に応じて適宜選択してよい。音量変化制御回路２０５においては、６４チャンネル分の資源のうち半分の３２チャンネル分の部分（図２のブロック中で「ＥＧ１」で示す）が３２チャンネル分の楽音信号発生のために使用され、残り半分の３２チャンネル分の部分（図２のブロック中で「ＥＧ２」で示す）は、休眠状態とされ、電力等の省エネルギーが図られる。なお、音源部２０２における資源、特にＤＣＦ部２０４と音量変化制御回路２０５の資源は、ＤＳＰによっても共用可能であるが、この点は後述する。
【００１５】
ＣＰＵ１０は、押鍵等の発音指示が発生した時、利用可能な発音チャネル（６４音モードでは６４チャンネル、３２音モードでは３２チャンネル）の１つに発音割り当てを行ない、割り当てたチャネルに対応する制御レジスタ２０１内の領域に該発音指示に応じた楽音の発生を制御する楽音制御データを書き込むとともに、同チャンネルに発音開始トリガ（ノートオン）を供給する。該発音開始トリガ（ノートオン）に応じて、音源２０２の当該割当チャンネルでは該楽音制御データに基づく楽音の生成を開始する。なお、３２音モードにおいて、１発音チャンネルのために２チャンネル分のフィルタ資源を使用する場合は、制御レジスタ２０１では、１発音チャンネルにつき２チャンネル分のフィルタ設定・制御データが書き込まれる。例えば、３２音モードでは、第１チャンネル〜第３２チャンネルの３２チャンネルを対象にして発音割り当てがなされ、夫々の割り当てチャンネル番号に３２をプラスした第３３チャンネル〜第６４チャンネルが各３２の割り当てチャンネルのペアとなって利用されるとすると、第１チャンネルに割り当てた楽音のフィルタ設定・制御データは、第１チャンネル及びそれとペアになる第３３チャンネルに対応して書き込まれる。
【００１６】
音源部２０２からは、生成された各チャネルの楽音信号が、各サンプリング周期毎に６４チャネル時分割された状態で出力され、ミキサ２１０に入力される。ミキサ２１０は、音源部２０２から出力される複数（例えば６４）チャンネル分の楽音信号と、内部ＤＳＰ２０６から出力される複数（例えば３２）チャンネル分の楽音信号と、外部入出力制御回路２０７から出力される複数（例えば３２）チャンネル分の楽音信号とを入力して、制御レジスタ２０１から与えられる制御データに従って任意のミキシング処理を施し、音源部２０２、ＤＳＰ２０６、外部入出力制御回路２０７における指定されたチャンネルに出力（分配）する。音源部２０２からミキサ２１０に対する６４個の入力チャンネルをＴＧ＃１〜ＴＧ＃６４で示す。これらのチャンネルＴＧ＃１〜ＴＧ＃６４は、音源部２０２における６４個の発音チャンネル（第１チャンネル〜第６４チャンネル）に対応する。ミキサ２１０は、音源部２０２における所定の３２チャンネルに対して信号を出力（分配）することができる。音源部２０２に対するミキサ２１０からの出力チャンネルをＴＧｏ＃１〜ＴＧｏ＃３２で示す。この出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は、音源部２０２における所定の３２個の発音チャンネル（第１チャンネル〜第３２チャンネル又は第３３チャンネル〜第６４チャンネル）に対応する。音源部２０２に対するミキサ２１０からの出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２におけるＤＣＦ部２０４又は音量変化制御回路２０５に入力される。ミキサ２１０におけるミキシング処理の一形態として、内部ＤＳＰ２０６から出力された信号あるいは外部入出力制御回路２０７を介して外部回路２３から与えられる信号を、出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれかに供給する形態がある。これにより、音源部２０２におけるフィルタ資源及び／又はエンベロープ制御用資源を、内部ＤＳＰ２０６で処理された信号あるいは外部回路２３から与えられる信号のために利用することができる。この機能については追って詳述する。この音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は、音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃６４のうちＴＧ＃１〜ＴＧ＃３２またはＴＧ＃３２〜ＴＧ＃６４の時分割タイミングに同期する時分割タイミングからなる。
【００１７】
ＤＳＰ２０６からミキサ２１０に対する３２個の入力チャンネルをＤＳＰ＃１〜ＤＳＰ＃３２で示す。ＤＳＰ２０６では、１サンプリング周期を複数のブロックに分割し、各ブロック毎にマイクロプログラムを実行することにより、複数のマイクロプログラムの時分割処理可能である。ＤＳＰ２０６は、３２の入力チャンネルのうちの任意の楽音信号に対し、複数のマイクロプログラムに従う複数の信号処理を施すことが可能であり、処理の施された楽音信号を３２の出力チャンネルのうちの該当する出力チャンネルに出力する。ＤＳＰ２０６の各チャンネルに対する制御データも制御レジスタ２０１を介してＣＰＵ１０のバスＢから与えられる。ＤＳＰ２０６における３２チャンネルの出力信号は、ミキサ２１０に対する３２個の入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号となる。ＤＳＰ２０６に対するミキサ２１０からの出力チャンネルをＤＳＰｏ＃１〜ＤＳＰｏ＃３２で示す。このミキサ２１０の出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の信号は、ＤＳＰ２０６の上記３２チャンネルに対する入力信号となる。
【００１８】
外部入出力制御回路２０７からミキサ２１０に対する３２個の時分割的な入力チャンネルをＥＸＴ＃１〜ＥＸＴ＃３２で示す。外部入出力制御回路２０７に対するミキサ２１０からの時分割的な出力チャンネルをＥＸＴｏ＃１〜ＥＸＴｏ＃３２で示す。外部入出力制御回路２０７は、外部回路２３として接続可能な各種装置に対応する各種Ｉ／Ｏ部２０８を介して外部回路２３に通じる。一例として、各種Ｉ／Ｏ部２０８は、新規格のオーディオデータ入出力用の双方向バスであるオーディオバス（ＡＢＵＳ）を接続可能にするＩ／Ｏ機能と、従来より知られたそれぞれ単方向バスからなるシリアルデータ入出力バス（ＭＥＬ）を接続可能にするＩ／Ｏ機能と、光ディジタルデータバス（ＳＰＤＩＦ）を接続可能にするＩ／Ｏ機能とを有する。任意の機能の外部回路２３（例えばマイクロホンとＡＤ変換器とを含む外部音ピックアップ回路、あるいは外部ＤＳＰ、あるいは外部音源装置など）をそれに対応する機能のバスを介してＩ／Ｏ部２０８に接続し、外部入出力制御回路２０７に通じる。
【００１９】
また、外部入出力制御回路２０７は、制御レジスタ２０１内に設けられたＣＯＤＥＣ用の入出力ＦＩＦＯ（先入れ先出しメモリ）にも接続される。ＣＰＵ１０の制御によりＲＡＭ１２内に記憶されているオーディオ波形データを読み出して外部に出力するあるいはミキサ２１０に入力する場合、読み出したオーディオ波形データを出力用のＣＯＤＥＣのＦＩＦＯに順次書き込み、これを所定の再生サンプリング周期で順次読み出して外部入出力制御回路２０７に入力する。また、外部から入力するオーディオ波形データをＲＡＭ１２に記憶する場合、サンプリング周期ごとにＩ／Ｏ部２０８に入力するオーディオ波形データを、一旦、外部入出力制御回路２０７を介してミキサ２１０のＥＸＴ＃１〜ＥＸＴ＃３２の何れかの入力チャンネルに入力し、さらにＥＸＴｏ＃１〜ＥＸＴｏ＃３２の何れかの出力チャンネルから外部入出力制御回路２０７を介して入力用のＣＯＤＥＣのＦＩＦＯに出力して該ＦＩＦＯに書き込む。そして、ＣＰＵ１０の制御により、入力用のＣＯＤＥＣのＦＩＦＯからＲＡＭ１２にこのオーディオ波形データが転送記憶される。入力用及び出力用のＣＯＤＥＣ ＦＩＦＯは、それぞれステレオの左右２チャンネル分具備しているとよい。
【００２０】
また、外部入出力制御回路２０７は、ＤＡＣのＩ／Ｏ部２０９にも接続される。ＤＡＣのＩ／Ｏ部２０９の出力は、ＤＡ変換器１８（図１）に与えられる。ＤＡ変換器１８でアナログ信号に変換したいディジタルデータをミキサ２１０から外部入出力制御回路２０７を介してＤＡＣのＩ／Ｏ部２０９に供給する。ＤＡ変換器１８（図１）はそれぞれステレオの左右２チャンネル分具備しており、再生発音しようとするステレオ左右２チャンネルのディジタルオーディオデータが、ミキサ２１０から外部入出力制御回路２０７及びＩ／Ｏ部２０９を介してＤＡ変換器１８（図１）に与えられる。
【００２１】
次に、ミキサ２１０の内部構成例及びそのミキシング動作例について、図３に示されたミキサ２１０の内部構成略図、図４に示されたミキサ設定例説明図、図５に示されたミキサ割当レジスタ説明図、並びに、図６及び図７に示されたミキサ動作タイミングチャート、を参照して説明する。
図３において、入力ＲＡＭ２１２は、ミキサ２１０に入力される音源入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２、の合計１２８チャンネルの各信号（ディジタルサンプルデータ）をバッファ記憶するもので、ＡバッファとＢバッファのダブルバッファ構成からなる。入力ＲＡＭ２１２における２つのバッファＡとＢは、それぞれ１２８チャンネル分のサンプルデータを記憶する容量を持ち、各バッファＡ，Ｂは１サンプリング周期毎に交互に書込モードと読出モードに切り替わる。書込回路２１１は、ミキサ２１０に入力される上記各入力チャンネルのデータを、入力ＲＡＭ２１２の２つのバッファＡ，Ｂのうち現在書き込みモードとなっている方のバッファに書き込む制御を行う。入力ＲＡＭ２１２の各バッファＡ，Ｂにおける１２８のアドレスは、１２８の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２に対応している。図４における「入力チャンネル」のブロックでは、入力ＲＡＭ２１２に入力データがバッファされる当該ミキサ２１０の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２を模擬的に示している。入力ＲＡＭ２１２における書き込みタイミングと読み出しタイミングの詳細例については後述するが、概ね、書き込みタイミングは入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の時分割タイミングに同期して適当なタイミングに設定され、読み出しタイミングはミキサ２１０の内部のミキシング用演算チャンネルの時分割タイミングに同期して適当なタイミングに設定される。
【００２２】
出力ＲＡＭ２１５は、ミキサ２１０の出力チャンネルである、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２、の合計９６チャンネルの各信号（ミキシング出力であるディジタルサンプルデータ）をバッファ記憶するもので、これもＡバッファとＢバッファのダブルバッファ構成からなる。出力ＲＡＭ２１５における２つのバッファＡとＢは、それぞれ９６チャンネル分のサンプルデータを記憶する容量を持ち、各バッファＡ，Ｂは１サンプリング周期毎に交互に書込モードと読出モードに切り替わる。読出回路２１６は、上記各出力チャンネルのデータを出力ＲＡＭ２１５の２つのバッファＡ，Ｂのうち現在読出モードとなっている方のバッファから読み出す制御を行う。なお、後述するように書込モードとなっている方のバッファでは、同じ出力チャンネルへの累算のために読み出しと書き込みが時分割処理される。出力ＲＡＭ２１５の各バッファＡ，Ｂにおける９６のアドレスは、９６の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対応している。図４における「出力チャンネル」のブロックでは、出力ＲＡＭ２１５にミキシング出力データがバッファされる当該ミキサ２１０の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２を模擬的に示している。出力ＲＡＭ２１２における書き込みタイミングと読み出しタイミングの詳細例についても後述するが、概ね、書き込みタイミングはミキサ２１０の内部のミキシング用演算チャンネルの時分割タイミングに同期して適当なタイミングに設定され、読み出しタイミングは出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２の時分割タイミングに同期して適当なタイミングに設定される。
【００２３】
ミキサ２１０は、複数のミキシング用演算チャンネルを使用して、入力ＲＡＭ２１２にバッファされた各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のディジタルサンプルデータを、各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のいずれかに分配して各出力チャンネル毎にミキシングし、各出力チャンネル毎のミキシング出力データを出力ＲＡＭ２１５にバッファ記憶する。この実施例では、４００の時分割的なミキシング用演算チャンネルがミキサ２１０で使用される。図４における「ＭＩＸチャンネル」のブロックでは、４００の各ミキシング用演算チャンネルを、符号ＭＩＸ＃１〜ＭＩＸ＃４００で模擬的に示している。図３において、入力ＲＡＭ２１２と出力ＲＡＭ２１５との間に設けられた乗算回路２１３と加算回路２１４がミキシング用演算チャンネルの実体部分を構成する。すなわち、乗算回路２１３と加算回路２１４を時分割使用することで、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００における係数乗算及び加算等のミキシング演算が行なわれる。このミキシング演算は、ＣＰＵ１０（図１）の制御に基づき制御レジスタ２０１等からの制御データ等に応じて制御される。
【００２４】
ＣＰＵ１０（図１）では、そこで実行する所定のプログラムの適宜の処理過程で、「ミキサ設定処理」を実行する。「ミキサ設定処理」とは、各ミキサ入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の信号を、１又は複数の指定された出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２に供給するために、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００のうち任意の１又は複数の演算チャンネルを利用するように、各演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して入力元の任意の入力チャンネルと出力先の任意の出力チャンネルとを適宜可変的に割り当てる（設定する）割当処理である。この「ミキサ設定処理」（すなわち割当処理）によって各演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に割り当てられた入力チャンネルと出力チャンネルが、入力元の特定の入力チャンネルを示すソースチャンネルデータＳＲＣｃｈと、出力先の特定の出力チャンネルを示すデスティネーションチャンネルデータＤＥＳＴｃｈとで特定される。
【００２５】
具体的には、各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対する入出力チャンネル設定内容（割当内容）を示すミキサ割当レジスタＭＩＸ−ＡＳＳが制御レジスタ２０１に含まれている。図５は、そのようなミキサ割当レジスタＭＩＸ−ＡＳＳで記憶する割当内容データの一例を示す。ミキサ割当レジスタＭＩＸ−ＡＳＳにおいては、１つのミキシング演算チャンネル（例えばＭＩＸ＃１）に対応して、該ミキシング演算チャンネルに割り当てられた入力チャンネルと出力チャンネルをそれぞれ示すソースチャンネルデータＳＲＣｃｈとデスティネーションチャンネルデータＤＥＳＴｃｈとが記憶され、更に、出力チャンネルに対するセンドレベル（送出レベル係数）を示すセンドレベルデータＳＥＮＤＬと、左右チャンネル出力形式を選択する出力形式選択データＬＲ−ＳＥＬとが記憶される。このような割当内容データが各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対応して記憶される。
一例を示すと、音源部２０２（図２）で発生する所与の音色Ｘの楽音信号を、ＤＳＰ２０６（図２）で所与のエフェクトＹを付与するよう設定する場合、該音色Ｘの楽音信号が例えば音源入力チャンネルＴＧ＃１とＴＧ＃２で発生され、該エフェクトＹに係るＤＳＰ出力チャンネルがＤＳＰｏ＃３であるとする。そのときの各ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００の利用状況（空き状況）に応じて、適宜の各ミキシング演算チャンネルを使用することが「ミキサ設定処理」によって決定されるが、例えば、ＴＧ＃１からＤＳＰｏ＃３へのミキシングはＭＩＸ＃１で行ない、ＴＧ＃２からＤＳＰｏ＃３へのミキシングはＭＩＸ＃６で行なうように割当てが決定されたとする。その場合、ミキサ割当レジスタＭＩＸ−ＡＳＳにおけるミキシング演算チャンネルＭＩＸ＃１のレジスタには、ソースチャンネルデータＳＲＣｃｈとして音源入力チャンネルＴＧ＃１を指示するデータが記憶され、デスティネーションチャンネルデータＤＥＳＴｃｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３を指示するデータが記憶され、また、ミキシング演算チャンネルＭＩＸ＃６のレジスタには、ソースチャンネルデータＳＲＣｃｈとして音源入力チャンネルＴＧ＃２を指示するデータが記憶され、デスティネーションチャンネルデータＤＥＳＴｃｈとしてＤＳＰ出力チャンネルＤＳＰｏ＃３を指示するデータが記憶される。
【００２６】
出力形式選択データＬＲ−ＳＥＬについて説明する前に、パン制御について説明する。ミキサ２１０においては、各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のオーディオ信号をステレオ・パン制御することができる。例えば、音源入力チャンネルＴＧ＃１のオーディオ信号をパンさせる場合、所望の音像定位位置に応じて左パン係数と右パン係数とを周知の手法で決定し、音源入力チャンネルＴＧ＃１のオーディオ信号を左チャンネルと右チャンネルに分配し、左チャンネルの信号には左パン係数を乗算し、右チャンネルの信号には右パン係数を乗算し、左右チャンネルで別のスピーカから発音することで、ステレオ・パン制御を実現する。この音像定位は、個別の入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２毎に設定・制御可能である。このため、各ミキサ入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２毎に、任意に設定されたパン制御用の左パン係数と右パン係数とを記憶するパンレジスタを制御レジスタ２０１内に有している。パン係数を乗算する演算は、ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００において乗算回路２１３（図３）を使用して行なわれる。その場合、パン係数の乗算を単独で行なうことなく、センドレベルデータＳＥＮＤＬの乗算と一緒に行なう。すなわち、或るミキシング演算チャンネル（例えばＭＩＸ＃１）について、そこに割り当てられた或る入力チャンネル（例えばＴＧ＃１）の信号に対して乗算回路２１３を使用して係数乗算を行なう場合、該入力チャンネル（例えばＴＧ＃１）について設定された左パン係数及び右パン係数並びにセンドレベルデータＳＥＮＤＬを用いて、左パン係数とセンドレベルデータＳＥＮＤＬを合成して左チャンネル用の乗算係数を生成し、かつ、右パン係数とセンドレベルデータＳＥＮＤＬを合成して右チャンネル用の乗算係数を生成する。１つのミキシング演算チャンネルでは、左チャンネル用の演算と右チャンネル用の演算を別々に行なうように、２つのチャンネル若しくはタイムスロットを使用する。よって、或る１つのミキシング演算チャンネル（例えばＭＩＸ＃１）についてみてみると、制御レジスタ２０１から乗算回路２１３に与えられる乗算係数は、上述のように、左パン係数とセンドレベルとを加味した左チャンネル用の乗算係数と、右パン係数とセンドレベルとを加味した右チャンネル用の乗算係数であり、該ミキシング演算チャンネル（例えばＭＩＸ＃１）に割り当てられた或る入力チャンネル（例えばＴＧ＃１）の信号が入力ＲＡＭ２１２から読み出されて乗算回路２１３に入力されるとき、これに同期して、該入力チャンネル（例えばＴＧ＃１）についての左チャンネル用の乗算係数と右チャンネル用の乗算係数とが制御レジスタ２０１から乗算回路２１３に時分割で与えられ、左右パン係数及びセンドレベルの乗算が行なわれる。
【００２７】
出力形式選択データＬＲ−ＳＥＬは、当該ミキシング演算チャンネルにおいて入力された信号をステレオ・パンで出力するか、あるいはモノラルで出力するか、あるいは出力しないか、を選択するデータである。このデータＬＲ−ＳＥＬは２ビットデータからなり、例えば、その値が“００”のときＯＦＦ（出力しない）、“０１”のとき左モノラル出力（パンせずに左チャンネルの信号をモノラル出力する）、“１０”のとき右モノラル出力（パンせずに右チャンネルの信号をモノラル出力する）、“１１”のときパン出力（左右チャンネルの信号をパン制御して出力する）、の各出力形式を指定する。この出力形式選択データＬＲ−ＳＥＬの内容は、所望の入力チャンネルに対応してユーザが任意に選択できるし、各入力チャンネルに対応する楽音の音色や効果等の選択に連動して自動的に設定されるようにしてもよい。
【００２８】
パン制御に対応するために、デスティネーションチャンネルデータＤＥＳＴｃｈの指定は、原則的にステレオで行われる。例えば、デスティネーションチャンネルデータＤＥＳＴｃｈを奇数で表わし、それに１をプラスした偶数チャンネルＤＥＳＴｃｈ＋１と対になって、左右ステレオチャンネルとして２つの出力チャンネルが割り当てられる。例えば、ソースチャンネルデータＳＲＣｃｈが音源入力チャンネルＴＧ＃１を指示し、それに対応するデスティネーションチャンネルデータＤＥＳＴｃｈがＤＳＰ出力チャンネルＤＳＰｏ＃１を指示する場合、音源入力チャンネルＴＧ＃１のステレオ・パン用の左チャンネル信号はＤＳＰ出力チャンネルＤＳＰｏ＃１に分配され、その右チャンネル信号はＤＳＰ出力チャンネルＤＳＰｏ＃２に分配される。そして、ミキサ２１０では、上記の出力形式選択データＬＲ−ＳＥＬの内容に従って、左右の各出力チャンネルに信号を実際に出力するかどうかの制御がなされる。
【００２９】
図３において、加算回路２１４は、同じ出力チャンネルに分配された信号を加算（ミキシング）するためのものである。例えば、或るミキシング演算チャンネルの左チャンネルの演算タイミングの前半において、その演算結果をＤＳＰ出力チャンネルＤＳＰｏ＃１に分配する場合、出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファから該ＤＳＰ出力チャンネルＤＳＰｏ＃１のデータを読み出して加算回路２１４に供給し、乗算回路２１３から与えられる該ミキシング演算チャンネルについての演算結果と加算する。この加算結果は、該ミキシング演算チャンネルの左チャンネルの演算タイミングの後半において、出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファの該ＤＳＰ出力チャンネルＤＳＰｏ＃１の位置に書き込まれる。こうして、１サンプリング周期の間において、同一の出力チャンネルに分配された信号が加算（ミキシング）される。出力ＲＡＭ２１５のうち現在書込モードとなっている方のバッファの読み／書きモードは、次の１サンプリング周期において読出モードに切り替わる。読出モードにおける各出力チャンネルのデータの読み出しが終ると、追って説明する図７（ｂ）に示すようなタイミング（次の書込みモードの第１〜第９６ステップ）で、出力ＲＡＭ２１５の当該バッファのデータがクリアされる。これにより、出力ＲＡＭ２１５の当該バッファが次の１サンプリング周期において書込モードに切り替わったとき、まず、前の１サンプルについてのミキシング累算結果がクリアされ、次の新たな１サンプルについてのミキシング累算が可能となる。
【００３０】
図６は、ミキサ２１０における入力側の書込回路２１１による書込処理タイミングと、ミキシング演算処理タイミング及び出力側の読出回路２１５による読出処理タイミングの大まかな関係を略示するタイムチャートである。
図６（ａ）に示された１サンプリング周期は、音源回路２０（図１，図２）で処理される波形データの１サンプリング周期に相当する。１サンプリング周期の間で、ＤＳＰ２０６（図２）における全処理ステップ（例えば１０２４ステップ）が１巡し、また、音源回路２０における時分割処理サイクルが１巡する。ミキサ２１０における処理クロックは、ＤＳＰ２０６におけるステップクロックと同様であるとし、例えば、１０２４ステップの時分割動作が可能である。
図６（ｂ）は書込回路２１１による入力ＲＡＭ２１２への書込処理が行われるタイミングを示す。すなわち、１サンプリング周期の間で、全１２８の入力チャンネルの書き込みが行われる。（ｂ）の例において、「書込処理１」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＡに対して書き込みが行なわれ、「書込処理２」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＢに対して書き込みが行なわれ、「書込処理３」と記載された１サンプリング周期の間で入力ＲＡＭ２１２のバッファＡに対して書き込みが行なわれる。
【００３１】
１サンプリング周期の間での全１２８の各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２の時分割的書込タイミング例は図７（ａ）のようである。図７（ａ）では、１サンプリング周期を構成する１０２４ステップが３２ステップサイクルで管理されて時分割的書込タイミングが割り当てられることを示している。３２ステップからなる１サイクルのうち第１ステップ（図中で数字１が付されたタイムスロット）と第１７ステップ（図中で数字１７が付されたタイムスロット）が音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の書込タイミングとして割り当てられる（図中でＴＧが記されたタイムスロット）。合計６４チャンネルの音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の時分割タイムスロットは、１サンプリング周期＝１０２４ステップを１６ステップ幅で分割してなるものとすることができるので、１０２４ステップ中の３２ステップサイクルにおける第１及び第１７タイムスロットで音源入力チャンネルの書き込みを行うことで、各音源入力チャンネルＴＧ＃１〜ＴＧ＃６４の書込タイミングを適切に確立することができる。
また、３２ステップからなる１サイクルのうち第２５ステップ（図中で数字２５が付されたタイムスロット）が外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の書込タイミングとして割り当てられる（図中でＥＸＴが記されたタイムスロット）。合計３２チャンネルの外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の時分割タイムスロットは、１サンプリング周期＝１０２４ステップを３２ステップ幅で分割してなるものとすることができるので、１０２４ステップ中の３２ステップサイクルにおける第２５タイムスロットで外部入力チャンネルの書き込みを行うことで、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２の書込タイミングを適切に確立することができる。
【００３２】
３２ステップからなる１サイクルのうち残りのステップ（図中で数字２〜１６，１８〜２４，２６〜３２が付されたタイムスロット）がＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の書込タイミングとして割り当てられる若しくは開放される（図中でＤが記されたタイムスロット）。全３２のＤＳＰ入力チャンネルに割り当てられた若しくは開放された書込タイミングは、１サンプリング周期中で９２８タイムスロットと、かなり余分にある。実際にどのタイムスロット（ＤＳＰステップ）を使用して書き込みを行なうかは、ＤＳＰ２０６（図２）におけるマイクロプログラムの設計に委ねられる。従って、ＤＳＰ２０６における各種処理のマイクロプログラムの設計にあたっては、処理済みの信号の出力タイミングをどのＤＳＰステップとするかにつき、かなり自由に設計することができるので、設計がやりやすい。
【００３３】
図３に戻り、書込回路２１１では、上述したような時分割的書込タイミングに従って、各入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＤＳＰ＃１〜ＤＳＰ＃３２、ＥＸＴ＃１〜ＥＸＴ＃３２のデータの入力ＲＡＭ２１２の一方のバッファへの書き込みを行う。データを書き込んだ入力ＲＡＭ２１２のバッファは次の１サンプリング周期において読出モードに切り換えられ、時分割的なミキシング用演算チャンネルのタイミングに従い、制御レジスタ２０１内の前記ミキサ割当レジスタＭＩＸ−ＡＳＳから与えられる当該ミキシング用演算チャンネルのソースチャンネルデータＳＲＣｃｈで指示される入力チャンネルのサンプルデータが入力ＲＡＭ２１２の該読出モードのバッファから読み出される。
【００３４】
図６（ｃ）は、入力ＲＡＭ２１２のバッファから読み出したデータに対してミキシング演算処理を行うタイミングを示す。１サンプリング周期の間で、１２８の入力チャンネルの各１サンプルデータを９６の出力チャンネルのいずれか１又は複数に分配しミキシング演算する。なお、１２８の入力チャンネル全部を必ずしもいずれかの出力チャンネルに分配する必要はなく、１２８の入力チャンネルの中に使用されていないチャンネルがある場合、その入力チャンネルについてはいずれの出力チャンネルにも分配されないようにしてよい。（ｃ）の例において、「ミキシング処理１」と記載された１サンプリング周期の間では、「書込処理１」のときに入力ＲＡＭ２１２のバッファＡに書き込まれたデータが読み出され、この読み出されデータに対するミキシング演算処理がなされる。
図７（ｂ）は、１サンプリング周期＝１０２４ステップ中においてミキシング用演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して割り当てられた時分割タイミングを例示する図である。図中で符号Ｍ（１）〜Ｍ（４００）は、各チャンネルＭＩＸ＃１〜ＭＩＸ＃４００に対して割り当てられたタイムスロットであることを示す。１サンプリング周期中の最初の９６ステップ（第１ステップ〜第９６ステップ）では、出力ＲＡＭ２１５（図３）のうち現在書込モードとされている方のバッファの全記憶をクリアする（図中Ｃで示す）。この最初の期間で、前述の通り、前サンプリング周期で読出モードだった（データ読み出しが終った）出力ＲＡＭ２１５のバッファ（今回書込モードとなったバッファ）のデータがクリアされる。第９７ステップから第８９６ステップまでの合計８００ステップ分のタイムスロットでは、連続する２タイムスロットを１つのミキシング用演算チャンネルの演算タイミングとして順次割り当てる。１つのミキシング用演算チャンネルの２タイムスロットのうち、例えば最初が左チャンネル演算用、次が右チャンネル演算用である。
【００３５】
例えば、或るミキシング用演算チャンネルＭＩＸ＃ｘの２タイムスロットにおいて、入力ＲＡＭ２１２の読出モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルのサンプルデータを読み出す。読み出されたデータが乗算回路２１３に入力される。該チャンネルＭＩＸ＃ｘの２タイムスロットのうち最初のタイムスロットで、制御レジスタ２０１から、該ソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルについてのセンドレベルデータＳＥＮＤＬと左パン係数とを合成した乗算係数が読み出され、これが乗算回路２１３に入力される。乗算回路２１３の出力は、加算回路２１４に入力される。このとき、出力ＲＡＭ２１５の書込モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈに応じた出力チャンネルのサンプルデータを読み出し、加算回路２１４に入力する。このときの加算回路２１４の出力は、出力ＲＡＭ２１５の書込モードとなっている方のバッファにおける該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈに応じた出力チャンネルの記憶場所に書き込まれる。
次に、該チャンネルＭＩＸ＃ｘの２タイムスロットのうち２番目のタイムスロットで、制御レジスタ２０１から、該ソースチャンネルデータＳＲＣｃｈに応じた入力チャンネルについてのセンドレベルデータＳＥＮＤＬと右パン係数とを合成した乗算係数が読み出され、これが乗算回路２１３に入力される。このとき、出力ＲＡＭ２１５の書込モードとなっている方のバッファから、該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈにブラス１した出力チャンネル（ＤＥＳＴｃｈ＋１）のサンプルデータを読み出し、加算回路２１４に入力する。このときの加算回路２１４の出力は、出力ＲＡＭ２１５の書込モードとなっている方のバッファにおける該演算チャンネルＭＩＸ＃ｘに割り当てられたデスティネーションチャンネルデータＤＥＳＴｃｈにブラス１した出力チャンネル（ＤＥＳＴｃｈ＋１）の記憶場所に書き込まれる。
【００３６】
図６（ｄ）は、出力ＲＡＭ２１５のバッファからの読出処理を行うタイミングを示す。例えば、図６（ｃ）の「ミキシング処理１」のときに書込モードとになっていた出力ＲＡＭ２１５のバッファがＡであるとすると、このバッファＡは次の１サンプリング周期においては、読出モードに切り替わる。（ｄ）の例において、「読出処理１」と記載された１サンプリング周期の間では、「ミキシング処理１」のときにミキシング演算処理されて出力ＲＡＭ２１５のバッファＡに書き込まれたデータが、読出回路２１６の制御によって、読み出される。
１サンプリング周期の間で全９６の各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータを出力ＲＡＭ２１５から時分割的に読み出す読出タイミング例は、図７（ａ）に示した時分割的書込タイミング例と同様である。すなわち、図中でＴＧが記された音源用のタイムスロットは、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の読出タイミングとして使用される。また、図中でＥＸＴが記された外部用のタイムスロットは、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２の読出タイミングとして使用される。図中でＤが記されたＤＳＰ用のタイムスロットは、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして使用される。
【００３７】
ただし、図中でＴＧが記された音源用のタイムスロットは、前述の通り、１サンプリング周期中で６４チャンネル分有るのに対して、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２は３２チャンネルしかないが、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃６４のどれに与えるかに応じて、適切なタイミングで読み出しを行えばよい。例えば、音源部２０２内のＥＧをＤＳＰ音又は外部音で利用する後述するＥＸＴ−ＡＥＧモードが選択されている場合においては、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃３３〜ＴＧ＃６４を使用させるように、これらの音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。また、音源部２０２内のＤＣＦをＤＳＰ音又は外部音で利用する後述するＤＣＦ−ＳＥＬモードが選択されている場合において、音源部２０２の発音モードが前述の６４音モードであれば、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃３３〜ＴＧ＃６４を使用させるように、これらの音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。また、該ＤＣＦ−ＳＥＬモードが選択されている場合において、音源部２０２の発音モードが前述の３２音モードであれば、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号に音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２を使用させるように、これらの音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応するタイミングで、出力ＲＡＭ２１５の各音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータを読み出す。
【００３８】
前述と同様に、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２の読出タイミングとして割り当てられた若しくは開放されたタイムスロットは、１サンプリング周期中で９２８タイムスロットと、かなり余分にあるので。実際にどのタイムスロット（ＤＳＰステップ）を使用して読み出しを行なうかは、ＤＳＰ２０６（図２）におけるマイクロプログラムの設計に委ねられる。従って、ＤＳＰ２０６における各種処理のマイクロプログラムの設計にあたっては、処理すべき信号の入力タイミングをどのＤＳＰステップとするかにつき、かなり自由に設計することができるので、設計がやりやすい。
【００３９】
読出回路２１６では、上述したような時分割的読出タイミングに従って、現在読出モードにある出力ＲＡＭ２１２の一方のバッファから、各出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＤＳＰｏ＃１〜ＤＳＰｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータの読み出しを行い、この各読み出しデータを３つの出力系統のいずれかに分配し、各系統毎に時分割で出力する。こうしてミキサ２１０から出力された音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のデータは音源部２０２に入力され、ＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のデータはＤＳＰ２０６に入力され、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２のデータは外部入出力制御回路２０７に入力される。
【００４０】
図４において、各チャンネル間を結ぶ線はミキサ設定例を示している。一例を示すと、ＴＧ＃１がＭＩＸ＃１、ＭＩＸ＃２、ＭＩＸ＃３に結ばれ、ＭＩＸ＃１がＥＸＴｏ＃１とＥＸＴｏ＃２に結ばれ、ＭＩＸ＃２がＤＳＰｏ＃１とＤＳＰｏ＃２に結ばれ、ＭＩＸ＃３がＤＳＰｏ＃３に結ばれている例は、音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃１を使用して外部出力チャンネルＥＸＴｏ＃１とＥＸＴｏ＃２にステレオ出力され、かつ該音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃２を使用してＤＳＰ出力チャンネルＤＳＰｏ＃１とＤＳＰｏ＃２にステレオ出力され、かつ該音源入力チャンネルＴＧ＃１の信号がチャンネルＭＩＸ＃３を使用してＤＳＰ出力チャンネルＤＳＰｏ＃３にモノラル出力されることを示している。図の例では、ＤＳＰｏ＃３には、ＭＩＸ＃３のほかに、ＭＩＸ＃５を介してＴＧ＃３の信号、ＭＩＸ＃２７０を介してＤＳＰ＃１の信号、ＭＩＸ＃２７３を介してＤＳＰ＃２の信号、ＭＩＸ＃３１１を介してＥＸＴ＃３の信号がミックスされて分配される。
【００４１】
次に、外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対する外部回路等の割り当て例について説明する。各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に取り込みたい外部入力信号として、オーディオバス（ＡＢＵＳ）からの入力信号、シリアル入力バス（ＭＥＬ）からの入力信号、ＣＯＤＥＣからの入力信号（ＣＯＤＥＣ ＦＩＦＯの出力）、の３種の信号をユーザによって任意に割り当てることができる。勿論、この割り当てはプリセットされていてもよいし、プリセットされた割り当て内容をユーザが変更できるようにしてもよい。
オーディオバス（ＡＢＵＳ）について簡単に説明する。オーディオバス（ＡＢＵＳ）に接続された複数のデバイスは、サンプリング周期毎に各デバイスに割り当てられた転送期間（フレーム）を利用して複数チャンネルのデータを転送することができる。フレームの時間長は各デバイスの転送レートと転送チャンネル数に応じて変化し、１サンプリング周期には最大３１のフレームを設けることができる。従って、オーディオバス（ＡＢＵＳ）からの入力信号を、いずれかの外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に取り込むには、フレーム番号と該フレーム内のチャンネル番号とを特定する必要がある。
【００４２】
制御レジスタ２０１内に外部入力チャンネル設定レジスタがあり、該レジスタにおける各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するアドレス位置に、そこに割り当てた外部信号を特定するデータが記憶される。外部入出力制御回路２０７（図２）では、この外部入力チャンネル設定レジスタの設定に従って、Ｉ／Ｏ部２０８及びＣＯＤＥＣ ＦＩＦＯからの所要の信号を各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に割り当てる。図４には、この外部入力チャンネル設定レジスタにおける設定例が示されている。「Ａｂｕｓ１−１」は、オーディオバス（ＡＢＵＳ）の第１フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃１に取り込まれるように設定されている。「Ａｂｕｓ１−４」は、オーディオバス（ＡＢＵＳ）の第１フレームの第４チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃２に取り込まれるように設定されている。「シリアル ２Ｌ」は、シリアル入力バス（ＭＥＬ）の第２番の左チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴ＃３に取り込まれるように設定されている。なお、シリアル入力バス（ＭＥＬ）は、複数本有り、その中のそれぞれを番号を付して区別する。「ＣＯＤＥＣｏＲ」は、出力用ＣＯＤＥＣ ＦＩＦＯのうち右チャンネルの出力データを示し、図の例ではこれがチャンネルＥＸＴ＃３２に取り込まれるように設定されている。出力用ＣＯＤＥＣ ＦＩＦＯは左右２チャンネルある。
【００４３】
次に、外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対する外部回路等の割り当て例について説明する。まず、オーディオバス（ＡＢＵＳ）への出力信号については、先頭の外部出力チャンネルＥＸＴｏ＃１から順に必要なチャンネル数だけ自動的に確保される。そして、残りの外部出力チャンネルに対して、その出力先の外部信号として、シリアル出力バス（ＭＥＬ）、入力用ＣＯＤＥＣ ＦＩＦＯ、ＳＰＤＩＦ出力、ＤＡＣの４種の出力をユーザによって任意に割り当てることができる。勿論、この割り当てはプリセットされていてもよいし、プリセットされた割り当て内容をユーザが変更できるようにしてもよい。
制御レジスタ２０１内に外部出力チャンネル設定レジスタがあり、該レジスタにおける各外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２に対応するアドレス位置に、そこに割り当てた外部出力を特定するデータが記憶される。外部入出力制御回路２０７（図２）では、この外部出力チャンネル設定レジスタの設定に従って、各外部出力チャンネルＥＸＴｏ＃１〜ＥＸＴｏ＃３２の信号を、所要のＩ／Ｏ部２０８及びＣＯＤＥＣ ＦＩＦＯに供給する。
【００４４】
図４には、この外部出力チャンネル設定レジスタにおける設定例が示されている。「Ａｂｕｓ４−１」は、オーディオバス（ＡＢＵＳ）の第４フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃１に該当するように設定されている。「Ａｂｕｓ５−１」は、オーディオバス（ＡＢＵＳ）の第５フレームの第１チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃２に該当するように設定されている。「シリアル ２Ｌ」は、シリアル出力バス（ＭＥＬ）の第２番の左チャンネルのデータを示し、図の例ではこれがチャンネルＥＸＴｏ＃３に該当するように設定されている。「ＣＯＤＥＣｉＬ」は、入力用ＣＯＤＥＣ ＦＩＦＯのうち左チャンネルへの入力データを示し、図の例ではこれがチャンネルＥＸＴｏ＃３２に該当するように設定されている。入力用ＣＯＤＥＣ ＦＩＦＯも左右２チャンネルある。
なお、前述のミキシング設定レジスタにおける各ミキシング演算チャンネルに対する入出力チャンネルの設定にあたっては、上記外部入力／出力チャンネル設定レジスタにおける設定内容が考慮されて、所望の種類の外部信号が入出力できるように外部入力／出力チャンネルの設定を行う。
【００４５】
次に、音源部２０２の資源を、内部での楽音信号発生のためのみならず、ＤＳＰ２０６で処理した信号（便宜上ＤＳＰ音という）あるいは外部回路２３等から入力される信号（便宜上外部音という）のためにも共用するようにした仕組みについて説明する。
これまで説明してきた実施例に示されるように、ミキサ２１０では、ミキシング出力先として、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２が指定できるようになっている。図２に示されるように、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２のＤＣＦ２０４及び／又は音量変化制御回路２０５に導入される。この構成により、ＤＳＰ２０６における各種信号処理機能に従って処理された各ＤＳＰチャンネルの出力信号（これはミキサ２１０の各ＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号に相当する）のいずれか１又は複数が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、ＤＳＰ２０６で処理した信号を音源部２０２に入力し、該音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を、ＤＳＰ２０６で処理した信号のために使用させることができる。同様に、外部入出力制御回路２０７を介して、外部回路２３から又は内部のＣＯＤＥＣ ＦＩＦＯから、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に与えられる信号のいずれか１又は複数が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、外部回路２３から又は内部のＣＯＤＥＣ ＦＩＦＯからの信号を音源部２０２に入力し、該音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を、これら外部音信号またはＣＯＤＥＣ音信号のために使用させることができる。更に、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に与えられる信号のいずれか１又は複数が、ミキサ２１０でいずれか１又は複数の特定のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２に分配されるようにミキシング設定を行い、更に、この特定のＤＳＰ出力チャンネルに対応する特定のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２の信号が、ミキサ２１０で音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２のいずれか１又は複数に分配されるようにミキシング設定を行うことで、外部音信号またはＣＯＤＥＣ音信号をＤＳＰ２０６で処理した信号に、音源部２０２の持つフィルタ機能及び／又は音量エンベロープ制御機能を使用させることができる。
【００４６】
音源部２０２におけるフィルタ資源（ＤＣＦ資源という；すなわちＤＣＦ２０４）とエンベロープジェネレータ資源（ＥＧ資源という；すなわち音量変化制御回路２０５）は、音源部２０２内部での発生音（読出回路２０３の制御に基づく音信号）と、音源部２０２外部での発生音若しくは処理音（上記音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２を介してミキサ２１０から導入される音信号）、の双方により共用可能なように２つのブロック（ＤＣＦ１とＤＣＦ２及びＥＧ１とＥＧ２）にわけて利用可能である。
音源部２０２の資源を共用するモードには、ＥＧ資源をＤＳＰ音又は外部音等で利用するＥＸＴ−ＡＥＧモードと、ＤＣＦ資源をＤＳＰ音又は外部音等で利用するＤＣＦ−ＳＥＬモードとがある。
【００４７】
ＥＸＴ−ＡＥＧモードは、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２の音量変化制御回路２０５に導入し、その音量変化制御機能つまり音量エンベロープ制御機能を、該音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用させる、つまりこれらの信号に対して音量エンベロープを付与する、モードである。このＥＸＴ−ＡＥＧモードが選択された場合、全６４個の音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半の３２個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応する音量変化制御回路２０５の資源（図２に示されたＥＧ１のブロック）が読出回路２０３の制御に基づく内部発生音信号のために使用され、後半の３２個の音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応する音量変化制御回路２０５の資源（図２に示されたＥＧ２のブロック）が音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用可能である。
【００４８】
このＥＸＴ−ＡＥＧモードは、通常は前述の３２音モードのときに使用される。３２音モードでは、前述のとおり、内部発生音は３２チャンネル分のみ発生可能とし、余ったフィルタ資源（ＤＣＦ２０４）は１音につき２チャンネル分のＤＣＦを使用することで音質を向上させているが、ＥＧ資源は１音につき１チャンネル分しか使用しないので、後半の３２チャンネル分のＥＧ２ブロックは通常は休眠状態とされる。このとき、ＥＸＴ−ＡＥＧモードが選択されたならば、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックを休眠させずに、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２から与えられる信号のエンベロープ制御のために使用する。つまり、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２の後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４の時分割タイミングに対応して音量変化制御回路２０５に入力され、こうしてＥＧ２ブロックが使用される。
なお、前述の６４音モードのときにＥＸＴ−ＡＥＧモードを選択することも不可能ではない。その場合、ＥＸＴ−ＡＥＧモードが選択されたならば、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックを、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２から与えられる信号のエンベロープ制御のために使用することが優先される。つまり、６４音モードにおいて後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４に対して楽音を発生することが割り当てられたとしても、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＥＧ２ブロックはその内部音のためには使用できず、発音されない。
【００４９】
ＤＣＦ−ＳＥＬモードは、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を音源部２０２のＤＣＦ２０４に導入し、そのフィルタ機能つまり音色制御機能を、該音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用させ、その後ＥＧ資源で音量エンベロープを付与するモードである。このＤＣＦ−ＳＥＬモードは、上記ＥＸＴ−ＡＥＧモードが選択され、かつＤＣＦ２０４をその入力先とすることが選択されたときに、選択される。つまり、ＤＣＦ−ＳＥＬモードは、ＥＸＴ−ＡＥＧモードのバリエーションである。
このＤＣＦ−ＳＥＬモードで使用するＤＣＦ資源は、前述の３２音モードと６４音モードの場合とで異なる。まず、６４音モードが選択され、かつＤＣＦ−ＳＥＬモードが選択されている場合、全６４個の音源チャンネルＴＧ＃１〜ＴＧ＃６４のうち前半の３２個の音源チャンネルＴＧ＃１〜ＴＧ＃３２に対応するＤＣＦ２０４の資源（図２に示されたＤＣＦ１のブロック）及び音量変化制御回路２０５の資源（図２に示されたＥＧ１のブロック）が読出回路２０３の制御に基づく内部発生音信号のために使用され、後半の３２個の音源チャンネルＴＧ＃３３〜ＴＧ＃６４に対応するＤＣＦ２０４の資源（図２に示されたＤＣＦ２のブロック）及び音量変化制御回路２０５の資源（図２に示されたＥＧ２のブロック）が音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用される。つまり、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号は、音源部２０２の後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４の時分割タイミングに対応してＤＣＦ２０４に入力され、こうしてＤＣＦ２ブロックが使用される。従って、６４音モードにおいて後半の３２チャンネルＴＧ＃３３〜ＴＧ＃６４に対して楽音を発生することが割り当てられたとしても、後半の３２チャンネル分（ＴＧ＃３３〜ＴＧ＃６４）のＤＣＦ２ブロック及びＥＧ２ブロックはその内部音のためには使用できず、発音されない。
【００５０】
次に、３２音モードが選択され、かつＤＣＦ−ＳＥＬモードが選択されている場合、ＤＣＦ２０４を１音につき２チャンネル分のＤＣＦを使用する形態が優先されることで、ＤＣＦ２０４は３２チャンネル分のフィルタ処理しか行わず、この３２チャンネル分のフィルタ処理機能が、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に分配されたＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用される。従って、ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等に対して高品質な音色制御を施すことができる。すなわち、音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号が音源部２０２の前半のチャンネルＴＧ＃１〜ＴＧ＃３２の時分割タイミングに対応してＤＣＦ２０４に入力され、こうして、３２音モードに従いＤＣＦ１とＤＣＦ２を組み合わせて、ＤＳＰ音信号あるいは外部音信号またはＣＯＤＥＣ音信号等のために使用する。この場合、後段の音量変化制御回路２０５の資源は、前半のチャンネルＴＧ＃１〜ＴＧ＃３２に対応するＥＧ１のブロックのみを使用するので、後半のチャンネルＴＧ＃３３〜ＴＧ＃６４に対応するＥＧ２のブロックは休眠状態とされ、資源の節約が図られる。この状態では、音源部２０２のチャンネルＴＧ＃１〜ＴＧ＃３２は、読出回路２０３の制御に基づく内部発生音信号のために使用できない。
なお、ＥＸＴ−ＡＥＧモード及びＤＣＦ−ＳＥＬモードを選択する設定データは、各チャンネル毎に制御レジスタ２０１内に保持されており、この設定データに従って、ＤＣＦ２０４あるいは音量変化制御回路２０５で、ミキサ２１０からの音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２の信号を取り込むかどうかを制御する。
【００５１】
次に、ＤＣＦ２０４におけるフィルタアルゴリズムの一例を図８、図９により示す。図８（ａ）及び（ｂ）は３２音モードのときのフィルタアルゴリズム例を示し、（ａ）は２つのＤＣＦ１，ＤＣＦ２を直列接続する例、（ｂ）は２つのＤＣＦ１，ＤＣＦ２を並列接続する例である。図８（ｃ）は６４音モードのときのフィルタアルゴリズム例を示し、１つのＤＣＦのみを使用する。シフターでは入力データをシフトする。Ｌ２，Ｌ１２，Ｌ１３等は、パラメータ乗算器である。このパラメータによって、各ＤＣＦで制御できる要素（カットオフ周波数やＱ）以外の要素を制御できる。図９は、１つのＤＣＦ１又はＤＣＦ２又はＤＣＦの内部アルゴリズム例を示す。公知のように、乗算係数ｋやｑによってカットオフ周波数やＱを制御する。これらのフィルタアルゴリズムは一例にすぎず、他のどのようなアルゴリズムを用いてもよい。また、２つのＤＣＦ１、ＤＣＦ２は別々のフィルタハードウェアからなっていてもよいし、共通のフィルタハードウェアを時分割使用する構成でもよい。同様に、音量変化制御回路２０５における２つのＥＧ１、ＥＧ２ブロックも別々のＥＧハードウェアからなっていてもよいし、共通のＥＧハードウェアを時分割使用する構成でもよい。
【００５２】
次に、ＣＰＵ１０の制御に基づくミキシング用演算チャンネルの割当処理のいくつかの例についてフローチャートを参照して説明する。
図１０は、ＤＳＰ２０６で実行すべきマイクロプログラム（ＭＰと略称する）の選択が行われたときに実行される「ＤＳＰのＭＰ選択」処理の一例を示す。この「ＤＳＰのＭＰ選択」処理は、ＤＳＰを使用して実現する何らかのエフェクト
（効果）又は楽音発生機能（ＴＧ）を、ユーザが選択したときにスタートする。なお、ＤＳＰを使用する楽音発生機能（ＴＧ）には、物理モデル音源（遅延ウェーブガイド音源）がある。まず、ユーザが選択したエフェクト
（効果）又は楽音発生機能（ＴＧ）に対応するＤＳＰマイクロプログラム番号をＭＰＮとしてストアする（ステップＳ１）。次に、「ＭＰステップ割当」（ステップＳ２）では、ＭＰＮに対応するマイクロプログラムで使用する必要な数のＤＰＳステップのブロックを、１０２４ステップからなる全ＤＰＳステップの中から確保する（割り当てる）。「ＭＰ書込み」（ステップＳ３）では、ＤＳＰ２０６内のマイクロプログラムメモリ内の前記割り当てたブロックに該ＭＰＮに対応するマイクロプログラムを書き込む。「ＤＳＰ入出力ｃｈ割当」（ステップＳ４）では、該ＭＰＮに対応するＤＳＰ処理を施すべき信号をミキサ２１０から入力するため入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２）と、該ＭＰＮに対応するＤＳＰ処理を施した信号をミキサ２１０に出力するため出力チャンネル（ミキサ２１０のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２）を決定する。この場合、エフェクトの種類によってモノラル処理もあればステレオ処理もあり、また、多チャンネル処理もある。従って、該ＭＰＮに対応する処理の種類に応じて、１つの入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの１つ）、あるいは２つの入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、あるいは３以上の入力チャンネル（ミキサ２１０のＤＳＰ出力チャンネルＤＳＰｏ＃１〜ＤＳＰｏ＃３２のうちの２つ）、が決定される。出力チャンネル（ミキサ２１０のＤＳＰ入力チャンネルＤＳＰ＃１〜ＤＳＰ＃３２）についても同様である。
【００５３】
「ＭＩＸｃｈ割当」（ステップＳ５）では、前ステップＳ４で決定した該ＭＰＮに対応する入出力チャンネルに関連して、ミキサ２１０におけるミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の割当を行う。すなわち、第１のミキシング演算チャンネル割当処理として、該ＭＰＮに対応するＤＳＰ処理を施すべき信号のミキサ２１０の入力チャンネルＴＧ＃１〜ＴＧ＃６４、ＥＸＴ＃１〜ＥＸＴ＃３２（場合によっては他のＤＳＰ処理に係るＤＳＰ＃１〜ＤＳＰ＃３２が対象に含まれていてもよい）をソースチャンネル（ＳＲＣｃｈ）とし、該ＭＰＮに対応する処理のＤＳＰ２０６に対する入力チャンネルとして決定されたミキサ２１０のＤＳＰ出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３２）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。更に、第２のミキシング演算チャンネル割当処理として、該ＭＰＮに対応する処理のＤＳＰ２０６の出力信号の出力チャンネルとして決定されたミキサ２１０のＤＳＰ入力チャンネル（ＤＳＰ＃１〜ＤＳＰ＃３２）をソースチャンネル（ＳＲＣｃｈ）とし、該ＭＰＮに対応する処理のＤＳＰ２０６の出力信号を入力すべき装置に対応するミキサ２１０の出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２、ＥＸＴｏ＃１〜ＥＸＴｏ＃３２（場合によっては他のＤＳＰ処理に係るＤＳＰｏ＃１〜ＤＳＰｏ＃３２が対象に含まれていてもよい）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。
【００５４】
「ＥＧ使用？」（ステップＳ６）では、該ＭＰＮに対応するＤＳＰ処理結果に対して音源部２０２で音量エンベロープ制御を施すかどうかを、該ＭＰＮに対応するＤＳＰ処理の種類及び／又はＥＸＴ−ＡＥＧモード又はＤＣＦ−ＳＥＬモードの選択状態等に基づいて、判定する。例えば、ＤＳＰ２０６を物理モデル音源等の楽音発生機能（ＴＧ）のために使用した場合は、音源部２０２で音量エンベロープ制御を施すことが望まれる。ＹＥＳであれば、ステップＳ７に行く。ステップＳ７の「発音ｃｈ割当」では、該ＭＰＮに対応する処理に係るＤＳＰ２０６の処理済み出力信号を、デスティネーションチャンネル（ＤＥＳＴｃｈ）に相当する音源出力チャンネル（ＴＧｏ＃１〜ＴＧｏ＃３２）を介して、音源部２０２（ＤＣＦ２０４又は音量変化制御回路２０５）に与えて該音源部２０２を該ＤＳＰ出力信号によって使用可能にするために、該音源部２０２における発音チャンネル割当処理を行う。次の「発音ｃｈ設定」（ステップＳ８）では、該ＤＳＰ出力信号のために割り当てた音源部２０２の発音チャンネルにおいて、該ＭＰＮに対応するＤＳＰ処理の種類に適した各種の音量エンベロープパラメータ等を設定し、所望特性の音量エンベロープ制御を行えるように設定する。なお、ミキサ２１０から音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２を介して音源部２０２に与えられる楽音信号についての発音開始（エンベロープ発生開始）制御用のノートオンデータは、この「発音ｃｈ設定」の処理の後、適宜のタイミングで、トリガされる。例えば、鍵盤１５（図１）での押圧鍵に係る楽音信号を通常の音源チャンネルＴＧ＃１に割り当て、読出回路２０３（図２）の制御によって該音源チャンネルＴＧ＃１で楽音信号を生成し、それからこの音源チャンネルＴＧ＃１の楽音信号をミキサ２１０を介してＤＳＰ２０６に与えて所望のＤＳＰ処理を施し、このＤＳＰ処理済み信号をミキサ２１０に入力してその音源出力チャンネルＴＧｏ＃１を介して音源部２０２に与え、該音源部２０２の音源チャンネルＴＧ＃３３で音量エンベロープ付与するような場合、音源チャンネルＴＧ＃１で使用する押鍵に応じた通常のノートオンデータと同じトリガタイミングで発生するノートオンデータを、ミキサ２１０の音源出力チャンネルＴＧｏ＃１を介してＤＳＰ２０６から与えられる楽音信号を処理する音源部２０２の音源チャンネルＴＧ＃３３で使用するようなケースがある。例えば、物理モデル音源を実現する場合であれば、音源チャンネルＴＧ＃１で励振信号を発生し、ＤＳＰ処理による共振部をその励振信号で駆動し、発生した共振信号の音量エンベロープを音源チャンネルＴＧ＃３３で制御する。あるいは、時間的に変化する効果を実現する場合であれば、音源チャンネルＴＧ＃１でドライ成分の楽音信号を発生し、その楽音信号からＤＳＰ処理でエフェクト成分を生成し、音源チャンネルＴＧ＃３３でエフェクト成分の音量エンベロープ制御して、ミキサ２１０でドライ成分とエフェクト成分を混合する。なお、「発音ｃｈ割当」（ステップＳ７）と「発音ｃｈ設定」（ステップＳ８）の処理を図１０の処理で行わずに、ミキサ２１０の音源出力チャンネルＴＧｏ＃１〜ＴＧｏ＃３２に与えられた楽音信号のノートオンデータのトリガタイミングで行うようにしてもよい。
「ＭＩＸｃｈ設定」（ステップＳ９）では、選択されたマイクロプログラムのミキシング設定の初期値、及び、上述したミキシング演算チャンネルの新たな割り当てに対応して前記ミキサ割当レジスタＭＩＸ−ＡＳＳにおける設定内容を更新する等、のミキシング演算に必要なデータ設定処理を行う。
【００５５】
図１１は、ノートオンイベント時（鍵盤１５で新たな押鍵操作がなされたとき、あるいは自動演奏データのノートオンイベント時など）に行われる「ノートオン」処理の一例を示す。ステップＳ１１では、このノートオンイベントに係る楽音の演奏パートを示すパート番号をレジスタＰＴにストアし、そのノート番号をレジスタＮＮにストアし、そのベロシティをレジスタＶＥＬにストアする。次の「発音ｃｈ割当」（ステップＳ１２）では、このノートオンイベントに係る楽音信号の発生を行う音源チャンネルを割り当てする。「ＭＩＸｃｈ割当」（ステップＳ１３）では、このノートオンイベントに係る楽音を割り当てた音源チャンネルに対応するミキサ２１０の音源入力チャンネル（ＴＧ＃１〜ＴＧ＃６４）をソースチャンネル（ＳＲＣｃｈ）とし、パートＰＴの音色に応じた１又は複数の送り先に対応するミキサ２１０の出力チャンネル（ＤＳＰｏ＃１〜ＤＳＰｏ＃３２，ＥＸＴｏ＃１〜ＥＸＴｏ＃３２）をデスティネーションチャンネル（ＤＥＳＴｃｈ）とし、該ソースチャンネルからデスティネーションチャンネルに信号を分配するためのミキシング演算のために必要なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を、現在空きの／利用可能なミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）の中から割り当てる。
次の「発音ｃｈ設定」（ステップＳ１４）では、前記ノートオンイベントに係る楽音を割り当てた音源チャンネルに対応して、パートＰＴの音色の楽音発生に必要な各種データを設定する。「ＭＩＸｃｈ設定」（ステップＳ１５）では、図１０のステップＳ９と同様に、パートＰＴの音色のミキシング設定値、及び、ミキシング演算チャンネルの割当内容に従う必要なミキシング演算用のデータ設定処理を行う。「発音開始指示」（ステップＳ１６）では、前記ノートオンイベントに係る楽音を割り当てた音源チャンネルに対応してノートオンデータを発生し、発音開始させる。
【００５６】
図１２は、ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応するフェーダ設定操作量が変更されたときに行われる「ミキサ音量変更」処理の一例を示す。ミキサ２１０の各外部入力チャンネルＥＸＴ＃１〜ＥＸＴ＃３２に対応してフェーダ操作子（これはパネルスイッチ部１３にあってもよいし、あるいは表示部１４で表示されてマウス操作等で設定されるバーチャルな操作子であってもよい）が設けられており、いずれかのフェーダ操作子が操作されたとき図１２の処理がスタートする。ステップＳ２１では、操作されたフェーダ操作子のフェーダ番号をレジスタＦＮにストアし、その操作の結果設定された音量値をレジスタＶＯＬにストアする。次の「ＭＩＸｃｈ検出」（ステップＳ２２）では、ミキシング演算チャンネルＭＩＸ＃１〜ＭＩＸ＃４００の割当内容をチェックして、今回操作されたフェーダ操作子に外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して割り当てられている１又は複数のミキシング演算チャンネル（ＭＩＸ＃１〜ＭＩＸ＃４００）を検出する。
次のステップＳ２３では、前記レジスタＶＯＬにストアされた音量値が０であるかどうかを判定する。ＹＥＳであれば、ステップＳ２４に行き、前ステップＳ２２でミキシング演算チャンネルが検出されたかを調べる。ミキシング演算チャンネルが割り当てられていなければ、処理を終える。ミキシング演算チャンネルが割り当てられている場合は、ステップＳ２５に行き、音量値０に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して割り当てられているミキシング演算チャンネルの割り当てを解除し、該ミキシング演算チャンネルを空きチャンネルとして開放する。
【００５７】
一方、ステップＳ２３の判定がＮＯであれば、ステップＳ２６に行き、前ステップＳ２２でミキシング演算チャンネルが検出されていないかを調べる。０以外の音量値に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対して既に１又は複数のミキシング演算チャンネルが割り当てられていれば、ステップＳ２６のＮＯからステップＳ２７に行き、該各ミキシング演算チャンネルにおける音量（乗算係数）を該フェーダ操作子によるフェーダ設定値を考慮した値に夫々変更する。例えば、該各ミキシング演算チャンネルにおける個々のセンドレベルとフェーダ設定値との合成とする。一方、０以外の音量値に変化した外部入力チャンネル（ＥＸＴ＃１〜ＥＸＴ＃３２）に対してまだミキシング演算チャンネルが割り当てられていなければ、ステップＳ２６のＹＥＳからステップＳ２８に行く。ステップＳ２８の「ＭＩＸｃｈ割当」とそれに続くステップＳ２９の「ＭＩＸｃｈ設定」は、図１０，図１１におけるステップＳ５，Ｓ９，Ｓ１３，Ｓ１５と同様の処理である。
【００５８】
以上述べたように、本実施例におけるミキシング演算チャンネルの割当態様は次のとおりである。すなわち、図１０では、マイクロプログラムの選択に応じ選択されたマイクロプログラムに対応するＤＳＰ処理に必要な数のミキシング演算チャンネルを割り当てている。また、図１１では、ノートオンに応じてそのノートオンを割り当てた音源チャンネルにそのチャンネルで生成する楽音に必要な数のミキシング演算チャンネルを割り当てている。さらに、図１２では、ミキサのフェーダ操作に応じて、音量の立ち上がっているフェーダに対応する入力チャンネルにミキシング演算チャンネルを割り当てている。しかし、本発明に従うミキシング演算チャンネルの割当態様はこれら実施例に示された方法に限定されるものではなく、他のどのような割当態様であってもよい。
【００５９】
本発明は、上述の実施例に限定されるものではなく、その他様々な変形が可能である。例えば、同じ音源回路２０を使用して、それを搭載する電子楽器の種類に応じてミキシング演算チャンネルを静的に割り当てるようにしてもよい。ここで、静的とは、ユーザのスイッチ操作等に応じて各入力チャンネルへのミキシング演算チャンネルの割当が変化しないということである。
また、電子楽器の動作モードに応じてミキシング演算チャンネルを割り当てるようにしてもよい。例えば、外部入力可能なモードになっているときは、外部入力にもミキシング演算チャンネルを割り当て、不可能なモードになっているときは、その他の入力に割り当てる。あるいは、３２音モードになっているときは、停止された３２音源チャンネルの使用していたミキシング演算チャンネルを残りの３２音源チャンネルや外部入力チャンネルに割り当てるようにしてもよい。
更に、上記実施例では、各入力チャンネルに対し、その出力先の出力チャンネル数分のミキシング演算チャンネルを割り当てているが、将来の利用を想定して、２〜４のミキシング演算チャンネルを余計に割り当てるようにしてもよい。
また、上記実施例では、ミキサ２１０から出力される信号をフィルタＤＣＦへ入力し、さらに音量変化制御回路２０５を通して再びミキサ２１０に入力できるようになっていたが、音量変化制御部２０５を通さずにフィルタＤＣＦから直接ミキサ２１０に入力できるようにしてもよい。
更に、この発明は、図１に示したような電子楽器タイプの機器に対する適用に限らず、オーディオ機器や汎用パーソナルコンピュータなど任意の機器・装置に対して適用してよい。例えば、パソナルコンピュータで使用するサウンドカード、ゲーム機器、ＰＤＡ（携帯情報端末）など、音源機能を内蔵した様々な電子機器において本発明を実施することができる。
【００６０】
【発明の効果】
以上説明したように、この発明によれば、複数のミキシング用演算チャンネルの資源利用態様が固定されず、任意に割り当てすることによって、効率的に利用することができる。これに伴い、簡単かつ低コストな構成でミキシング機能を充実させることができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態を適用した電子楽器の全体のハードウェア構成を例示するブロック図。
【図２】 図１における音源回路の詳細構成例を示すブロック図。
【図３】 図２におけるミキサの内部構成例を示すブロック図。
【図４】 図２、図３に示されたミキサによるミキシング設定例を説明する図。
【図５】 図３に示されたミキサ割当レジスタに記憶するデータ例を説明する図。
【図６】 ミキサ動作のおおまかなタイミングチャート。
【図７】 ミキサ動作における時分割的タイミングの詳細例を示すタイミングチャート。
【図８】 図２に示されたＤＣＦ（ディジタルフィルタ）のアルゴリズム例を３２音モードと６４音モードの場合について示す概略ブロック図。
【図９】 ＤＣＦ内部のフィルタアルゴリズム例を示すブロック図。
【図１０】 図２に示されたＤＳＰで実行するマイクロプログラムの選択が行われたときに図１のＣＰＵの制御の下で実行される「ＤＳＰのＭＰ選択」処理の一例を示すフローチャート。
【図１１】 ノートオンイベント時に図１のＣＰＵの制御の下で実行される「ノートオン」処理の一例を示すフローチャート。
【図１２】 ミキサのフェーダ設定操作量が変更されたときに図１のＣＰＵの制御の下で実行される「ミキサ音量変更」処理の一例を示すフローチャート。
【符号の説明】
１０ ＣＰＵ（中央処理部）
２０ 音源回路
２１ 波形メモリ
２２ 遅延メモリ
２３ 外部回路
２０１ 制御レジスタ
２０２ 音源部
２０３ 読出回路
２０４ デジタルフィルタ（ＤＣＦ）部
２０５ 音量変化制御回路
２０６ デジタル信号処理部（ＤＳＰ）
２０７ 外部入出力制御回路
２１０ ミキサ
２１３ 乗算回路
２１４ 加算回路
ＭＩＸ−ＡＳＳ ミキサ割当レジスタ
Claims (6)
- 信号を入力するための複数の入力チャンネルと、
信号を出力するための複数の出力チャンネルと、
入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、
それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、
各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、
前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、
前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段と
を具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とするミキシング装置。 - 信号を生成する複数の音源チャンネルを備えた音源部と、
信号を出力するための複数の出力チャンネルと、
入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、
それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、
各音源チャンネルに対応する入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、
前記出力先指定手段による前記指定に応じて、各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、
前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段と
を具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする楽音発生装置。 - 前記楽音発生装置は、前記音源部と前記演算チャンネルとが共通の複数種類の楽音発生装置のうちのいずれか１つの種類であり、前記割当手段は、当該楽音発生装置の種類に応じて、音源チャンネルに対して演算チャンネルを割り当てることを特徴とする請求項２に記載の楽音発生装置。
- 前記楽音発生装置は複数の動作モードで動作可能であり、前記割当手段は、現在の動作モードに応じて、音源チャンネルに対して演算チャンネルを割り当てることを特徴とする請求項２に記載の楽音発生装置。
- 信号を出力する第１ブロックと、
信号を出力する第２ブロックと、
信号を出力するための複数の出力チャンネルと、
入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、
それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、
第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、
前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、
前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段と
を具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする大規模集積回路。 - 信号を出力する第１ブロックと、
外部からの信号を入力する第２ブロックと、
信号を出力するための複数の出力チャンネルと、
入力元から入力する信号を音量調整し、音量調整された信号を出力先へ出力するミキシング演算を行なう複数の演算チャンネルと、
それぞれ各演算チャンネルに対応して、前記入力元を示すソースチャンネルデータと、前記出力先を示すデスティネーションチャンネルデータと、信号送出レベルを示すレベルデータとを記憶するための複数の記憶手段と、
第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネル毎に、任意の数の出力チャンネルを前記出力先として指定する出力先指定手段と、
前記出力先指定手段による前記指定に応じて、第１ブロックと第２ブロックの各ブロックに対応する各入力チャンネルに対し、当該入力チャンネルの出力先として指定された出力チャンネルに対応する数の演算チャンネルを割り当てる割当手段と、
前記割当手段による割り当てに対応して、各入力チャンネルに対して割り当てられた前記出力先として指定された出力チャンネルに対応する数の各演算チャンネルに対応する前記記憶手段に、当該入力チャンネルをソースチャンネルデータとして、当該入力チャンネルの出力先として指定された各出力チャンネルをデスティネーションチャンネルデータとして、それに対応する信号送出レベルをレベルデータとして、それぞれ設定し記憶させる設定手段と
を具備し、前記各演算チャンネルは、当該演算チャンネルに対応する前記ソースチャンネルデータが示す入力チャンネルから入力する信号に対し、当該演算チャンネルに対応する前記レベルデータに基づいて音量調整を行い、音量調整した信号を当該演算チャンネルに対応する前記デスティネーションチャンネルデータが示す出力チャンネルへ出力することを特徴とする大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055101A JP3744440B2 (ja) | 2002-02-28 | 2002-02-28 | ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055101A JP3744440B2 (ja) | 2002-02-28 | 2002-02-28 | ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003255945A JP2003255945A (ja) | 2003-09-10 |
| JP3744440B2 true JP3744440B2 (ja) | 2006-02-08 |
Family
ID=28666022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055101A Expired - Fee Related JP3744440B2 (ja) | 2002-02-28 | 2002-02-28 | ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3744440B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101902672A (zh) * | 2009-06-01 | 2010-12-01 | 雅马哈株式会社 | 音频设备和设置音频设备中使用的总线的数量的方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006018737A1 (en) * | 2004-08-20 | 2006-02-23 | Flux Research Pty. Ltd. | A sound recording console |
| JP4894006B2 (ja) * | 2007-03-28 | 2012-03-07 | ヤマハ株式会社 | ミキシング処理回路 |
| JP4894005B2 (ja) * | 2007-03-28 | 2012-03-07 | ヤマハ株式会社 | ミキシング用信号処理装置及びミキシング用信号処理集積回路 |
| JP5190751B2 (ja) * | 2007-03-28 | 2013-04-24 | ヤマハ株式会社 | 信号処理用集積回路 |
| US8467889B2 (en) | 2007-03-28 | 2013-06-18 | Yamaha Corporation | Mixing signal processing apparatus and mixing signal processing integrated circuit |
| JP5621672B2 (ja) * | 2011-03-18 | 2014-11-12 | ヤマハ株式会社 | 音声信号処理装置およびプログラム |
| GB201109012D0 (en) * | 2011-05-27 | 2011-07-13 | Wolfson Microelectronics Plc | Digital signal routing circuit |
| US20120300960A1 (en) | 2011-05-27 | 2012-11-29 | Graeme Gordon Mackay | Digital signal routing circuit |
| US10490459B2 (en) | 2017-08-25 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for source/drain contact formation in semiconductor devices |
| GB201109009D0 (en) * | 2011-05-27 | 2011-07-13 | Wolfson Microelectronics Plc | Digital signal routing circuit |
| JP7404718B2 (ja) * | 2019-09-03 | 2023-12-26 | ヤマハ株式会社 | 音響処理装置、音響処理装置の動作方法、音響処理システムおよび音響処理システムの動作方法 |
-
2002
- 2002-02-28 JP JP2002055101A patent/JP3744440B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101902672A (zh) * | 2009-06-01 | 2010-12-01 | 雅马哈株式会社 | 音频设备和设置音频设备中使用的总线的数量的方法 |
| CN101902672B (zh) * | 2009-06-01 | 2014-05-28 | 雅马哈株式会社 | 音频设备和设置音频设备中使用的总线的数量的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003255945A (ja) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665409B1 (en) | Methods for surround sound simulation and circuits and systems using the same | |
| JP3744440B2 (ja) | ミキシング装置及び楽音発生装置並びにミキシング用の大規模集積回路 | |
| JP2007534214A (ja) | 多様なサンプルレートでの畳込みを用いてオーディオパフォーマンスを合成する方法、機器、およびシステム | |
| JP2018106006A (ja) | 楽音生成装置および方法、電子楽器 | |
| JPH09114462A (ja) | 楽音発生方法 | |
| JP2565073B2 (ja) | ディジタル信号処理装置 | |
| JP3654257B2 (ja) | 楽音発生装置 | |
| JP3991458B2 (ja) | 楽音データ処理装置およびコンピュータシステム | |
| JPH07121181A (ja) | 音声情報処理装置 | |
| US6351475B1 (en) | Mixing apparatus with compatible multiplexing of internal and external voice signals | |
| JP4096952B2 (ja) | 楽音発生装置 | |
| JP3230449B2 (ja) | 信号処理装置 | |
| JP3781171B2 (ja) | 楽音発生方法 | |
| JP3721789B2 (ja) | ミキシング装置 | |
| JP4361628B2 (ja) | オーディオ信号生成装置 | |
| JPH11167517A (ja) | 信号処理装置 | |
| JP4645597B2 (ja) | 楽音合成方法、記録媒体および楽音合成装置 | |
| JP3991475B2 (ja) | 音声データ処理装置およびコンピュータシステム | |
| JP2010237594A (ja) | 楽音生成装置 | |
| JP3693045B2 (ja) | 楽音発生装置 | |
| JP3693046B2 (ja) | 楽音発生装置 | |
| JPH10222165A (ja) | 音響効果付加装置 | |
| JP3705203B2 (ja) | 楽音発生方法 | |
| JP2712191B2 (ja) | 効果付加装置 | |
| JP4106739B2 (ja) | デジタル信号処理方法およびデジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3744440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |