JP2712191B2 - 効果付加装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、音色パラメータの変更手段を有する効果付
加装置に関するものである。 〔従来の技術〕 従来、音響機器の高性能化に対応して楽音信号等に電
子的にコーラス、エコー、残響効果等の効果を付加する
効果付加装置が種々開発されている。この効果付加装置
には、BBD等のアナログ遅延素子を用いたものがある
が、効果特性の変更が困難であるとともに、S/N比の低
下が顕著で自然な効果外が得られない等の欠点があっ
た。また、近年ではデジタル信号処理技術の向上と論理
素子の高速化、高密度化によって実時間処理で効果音の
付加が可能となっている。 このような効果付加装置として、例えば特開昭58−50
595号公報には、所望の複数の効果の付加をデジタル演
算処理によって時分割的に行なうようにし、この場合の
デジタル演算処理内容を各効果に対応したパラメータお
よび制御データにより自由に決定できるようにした技術
が開示されている。 〔発明が解決しようとする問題点〕 しかしながら、従来の効果付加装置では、効果付加回
路と、効果付加に使う音色パラメータの変更手段として
それぞれ専用の回路を持っており、構成が複雑になる問
題点があった。また、音色パラメータ変更をする場合
に、前の波形データに依存して次の波形データがかかわ
っていくため、記憶すべき波形データに不連続点が生じ
たり、あるいは不連続に波形データを読み出したりする
ことによりノイズが発生する問題点があった。 なお、上記特開昭58−50595号公報の従来技術では、
音色パラメータの変更について何ら開示しておらず、ノ
イズの問題点等を解決しない。 本発明の課題は、簡単な構成により効果付加と音色パ
ラメータの変更ができ、かつ音色パラメータ変更時にノ
イズが発生しないようにすることにある。 〔問題点を解決するための手段〕 本発明は、所定のサンプリング周期で外部より供給さ
れる入力信号データを記憶する入力記憶手段と、外部よ
り与えられた効果付与のためのパラメータと、時間を決
めるパラメータとを記憶するレジスタ手段と、第１、第
２のメモリ及び演算手段を有し、前記入力記憶手段に入
力信号が記憶されたか否かを検出する入力検出処理と、
この入力検出処理が入力信号が記憶されたことを検出し
たときのみ前記第１のメモリの内容が所定の値に到達し
たか否かを検出する時間検出処理と、この時間検出処理
により所定の値に到達したことを検出しないときにのみ
前記第１のメモリに記憶されたパラメータを減算すると
ともに、前記第２のメモリにて設定されたパラメータの
値を変更する変更処理と、前記時間検出処理が所定の値
に到達したことを検出したときに前記レジスタ手段に新
たなパラメータが記憶されたか否かを検出する記憶検出
処理と、この記憶検出処理により新たなパラメータが記
憶されたことを検出したときにのみ前記レジスタ手段に
新たに記憶された時間を決めるパラメータを第１のメモ
リに記憶するとともに、新たに記憶された効果付与のた
めのパラメータを第２のメモリに記憶するパラメータ記
憶処理と、このパラメータ記憶処理の後、前記記憶検出
処理で新たなパラメータが設定されたことを検出しない
とき、あるいは前記変更処理の後に前記第２のメモリに
記憶されたパラメータに基づいて前記入力記憶手段に記
憶された入力信号データに対して効果を付与して出力す
る効果付与処理と、を夫々前記演算手段を時分割に用い
るとにより実行する処理手段と、を有することを特徴と
するものである。 〔作用〕 本発明の作用は次のとおりである。入力信号データに
対する効果付与及び効果付与のための音色パラメータの
外部よりの切り替え及びそれに伴って音色パラメータを
時間の経過に伴って徐々に変更する処理が時分割で演算
処理によって行われる。 この音色パラメータを時間とともに徐々に変更する処
理により音色切り替えに伴うノイズの発生を防止でき、
しかも効果付加、効果付与のための音色パラメータの切
り替え及び時間的に変化させる処理を同じハードウエア
を時分割で使用するため、構成が簡単になる。 〔実施例〕 以下、本発明の実施例について、図面を参照しながら
詳細に説明する。 第１図は、効果付加と音色パラメータの変更を時分割
で行うようにした効果付加装置の具体的構成を示すブロ
ック図である。この具体的構成はデジタル信号処理用LS
I（DSP）等により実現したものである。同図において、
プログラムメモリ11は、所定のプログラムを格納するメ
モリであり、図示しないクロック発生部より供給される
クロック信号CK2によりインクリメントするプログラム
カウンタ12の出力をアドレスとして、出力を制御回路13
に供給する。上記制御回路13は、プログラムメモリ11の
出力内容により、後述する各レジスタ、メモリ間のデー
タ転送及び演算、フリップフロップ14、15によるプログ
ラムカウンタ12へのデータの供給の各タイミングと実行
を制御する。上記フリップフロップ14は、音色パラメー
タ変更時に外部から供給されるセット信号PSにより状態
を変え、動作ッスイッチ信号F2を制御回路13へ供給し、
また制御回路13かかは、リセット信号がフリップフロッ
プ14へ与えられる。また、上記フリップフロップ15は、
外部サンプリングクロックCK1により状態を変え、信号F
1を制御回路13へ供給し、また制御回路13からはリセッ
ト信号がフリップフロップ15へ与えられる。なお、プロ
グラムカウンタ12へ供給されるクロック信号CK2は、フ
リップフロップ15へ供給される外部サンプリングクロッ
クCK1に比べ充分速いクロックが与えられている。 音色パラメータメモリ16,17は、後に詳細に説明する
ように効果効果付加の音色パラメータ、演算に使用する
定数および波形データの一部が格納される。 レジスタA18及びレジスタB19、音色パラメータメモリ
16,17あるいは後述するレジスタから与えられ、加減算
に行う演算回路20及び乗算回路21に供給するデータを格
納する。上記演算回路20及び乗算回路21の演算結果はレ
ジスタC22へ与えられ、該レジスタC22の出力は演算回路
20あるいは内部バス23を介して各部へ供給される。 波形データメモリ24は、波形データを記憶するメモリ
であり、アドレスレジスタ25により書き込み及び読み出
しアドレスが供給され、データレジスタ26に書き込み及
び読み出しデータが格納される。なお、この波形データ
メモリ24は、RAM等から成る。上記データレジスタ26は
双方向になっており、それぞれ内部バス23を通じてデー
タ転送が行われる。 入力レジスタ27は、図示しない音源からのデジタル入
力信号データを格納して各部へ供給し、また、出力レジ
スタ28は、出力信号データを格納し、外部へ出力する。
この出力信号データは図示しない、デジタルアナログ変
換器、ローパスフィルタ、出力アンプ等を介して効果が
付加された音として変換出力される。 音色パラメータアドレスレジスタ29及び音色パラメー
タデータレジスタ30は、外部から音色パラメータメモリ
16,17のアドレス及びデータがそれぞれ与えられ、音色
パラメータの変更時に使用されるレジスタである。 次に、前述した音色パラメータメモリ16,17の内部構
成を第２図（ａ），（ｂ）を参照しながら説明する。 第２図（ａ）は、音色パラメータメモリ16の内部構成
を示しており、アドレス０〜３にそれぞれ１サンプリン
グ周期前の遅延回路１〜４、即ち後述する第４図の原理
ブロック図の遅延回路１−１〜１−４に相当する遅延回
路の出力内容に対応するRD1〜RD4、アドレス４に１つの
遅延回路が使用する波形データメモリの大きさに対応す
るDW、具体的にはFFFh（16進表現をｈは示す。以下同
じ）、アドレス５〜８にそれぞれ遅延回路１〜４が使用
する波形データメモリ24の先頭アドレス0000h〜3000hの
内容に対応するDS1〜DS4、アドレス９に定数として
「０」に対応するZEROアドレス10に定数0001hに対応す
るONE、アドレス11にパラメータ変更時に動作の状態を
示すカウンタの内容に対応するMC、アドレス12に入力信
号データ×VOLIの内容に対応するWAVEをそれぞれ記憶す
る。 第２図（ｂ）は、音色パラメータメモリ17の内部構成
を示しており、音色パラメータとしてアドレス０〜３に
それぞれ遅延回路１〜４、即ち上述した原理ブロック図
中の遅延回路１−１〜１−４のフィードバック乗数の内
容に対応するg₁〜g₄即ち、後述する第４図の原理ブロッ
ク図の中の乗算器１−５〜１−８のフィードバック乗数
に相当するg₁〜g₄及びアドレス４〜７にそれぞれ遅延回
路１−１〜１−４の遅延時間の内容に対応するt₁〜t₄、
アドレス8,9に入力側の音量の内容に対応するVOLI、出
力側の音量の内容に対応するVOLO、アドレス10〜13にそ
れぞれ遅延回路１〜４の波形データメモリ24への書き込
みアドレスカウンタの内容に対応するAD1〜AD4、音色パ
ラメータを徐々に変化させる時アドレス14に音色パラメ
ータのアドレス（０〜７）のいずれかの内容に対応する
SEA、アドレス15に変化する目標値の内容に対応するSE
D、アドレス16に変化時間を計数するカウンタの内容に
対応するSEC、アドレス17に初期値の内容を対応するSE
I、アドレス18に変化の割合を決める乗数の内容に対応
するSEGをそれぞれ記憶する。なお、ここで遅延時間（t
₁〜t₄）は、波形データメモリ24上のアドレスの差つま
り、現在波形を書き込むアドレスと過去に書き込んだ波
形を読み出すアドレスとの差を示し、１つの遅延回路が
使用する波形データメモリ24の大きさDWから本来の遅延
時間を引いた値を示す。 第３図は、本発明の効果付加装置の機能ブロック図で
ある。つまり後述するように、第１図に示した構成によ
って、この第３図に示す機能を、時分割的に１サンプル
時間毎に実行するのである。同図において、効果付加回
路１は、波形データメモリ24等に対応する遅延回路で構
成されており、その入出力側にはそれぞれ入出力音量調
整用の乗算器2,3が設けられている。出力側乗算器３の
出力側には、該乗算器３から出力される出力データと入
力信号データとを加算し出力する加算器４が設けられて
いる。音色パラメータ変更手段（以下単に変更手段とい
う）５は、効果付加回路１の効果音特性を決める遅延時
間（t₁〜t₄）とフィードバック乗数（g₁〜g₄）等からな
る音色パラメータメモリ16,17に記憶した音色パラメー
タを後に詳細に説明する処理手順に従い徐々に変更する
ものである。 第４図は、第３図の効果付加回路の一例を示す機能ブ
ロック図である。同図において、効果付加回路１は、フ
ィードバックループを持つ複数（実施例では４つ）の波
形データメモリ入力４に相当する遅延回路１−1,1−2,1
−3,1−４を有し、それぞれ独自に第２図（ｂ）の音色
パラメータメモリ17に記憶された遅延時間（t₁〜t₄）が
設定される。各フィードバックループ上には、第２図
（ｂ）の音色パラメータメモリ17に記憶されたフィード
バック乗数（g₁〜g₄）をそれぞれ乗算するための乗算器
１−5,1−6,1−7,1−８が設けられており、各フィード
バック信号データは、各々共通な入力信号データと各遅
延回路１−1,1−2,1−3,1−４の入力側に設けられた加
算器１−9,1−10,1−11,1−12で加算される。そして、
各遅延回路１−1,1−2,1−3,1−４の出力は、加算器１
−13で加算し出力される。これらの効果付加及び音色パ
ラメータの変更は時分割で処理が行われる。 このような機能ブロックによる効果付加装置の動作を
説明する。 まず、効果音を与える音色パラメータとして所定のフ
ィードバック乗数（g₁〜g₄）と遅延時間（t₁〜t₄）が設
定され、かつ入出力音量（VOLI,VOLO）にも所定の値
（例えば1.0）が与えられる。入力信号データは、効果
付加回路１でそれぞれ遅延回路１−1,1−2,1−3,1−４
とフィードバックループにより所定の残響等の効果が付
加されて加算器４より出力される。この効果付加の処理
は遅延回路１−1,1−2,1−3,1−４ごとに第１図の具体
的な回路では時分割処理される。 次に、上記所定の効果音が付加された状態から音色パ
ラメータ（遅延時間及びフィードバック乗算）を変更す
る場合には、変更手段５により従来の音色パラメータか
ら新しく変更する音色パラメータにその間の値を時分割
により補間しつつ徐々に変化させる。 このような動作を行うことにより効果付加及び音色パ
ラメータの変更が１サンプリング内で時分割で処理され
るため、複雑な回路が不要になり構成を簡単にできる。
また、音色パラメータ変更手段５により従来の音色パラ
メータから新しく変更する音色パラメータにその間の値
を補間して徐々に変化させるようにするため、波形デー
タメモリに不連続点が生じたり、不連続に波形データを
読み出したりすることがなくノイズが発生しない。 次に、上記のように構成された効果付加装置の動作に
ついて図面を参照しながら詳細に説明する。 第５図に示すフローチャートは、第１図に示した効果
付加装置の全体の処理動作を示すものである。第５図の
ステップS₁において、フリップフロップ15の状態（F1）
が「１」か否かの判断がなされる。すなわち外部サンプ
リングクロックCK1の立上りでF1＝１になったとき、そ
の信号が制御回路13へ与えられ、これにより制御回路13
からプログラムカウンタ12へカウントの開始信号が供給
される。プログラムカウンタ12はクロック信号CK2に同
期してカウントの増加を始め、アドレスをプログラムメ
モリ11に供給する。プログラムメモリ11の内容は制御回
路13に供給され、これにより各部の制御が行われる。次
にステップS₂において、制御回路13からクリア信号がフ
リップフロップ15に供給され、フリップフロップ15がク
リア（F1＝０）される。すなわち、外部サンプリングク
ロックCK1に同期して、各部の処理が実行される。次
に、ステップS₃において、音色パラメータを徐々に変化
させるときの変化時間を係数するSECの内容が「０」か
否かの判断がなされる。このSECの内容は、入出力音量
を変化させるときにはSEC≠０となり、変化させなしと
きにはSEC＝０となる。上記ステップS₃において、SEC≠
０と判断されれば、後述する音色パラメータを徐々に変
化させるステップS₄のブロックSEに実行に移り、またSE
C＝０と判断されれば、ステップS₅に移りフリップフロ
ップ14の状態（F2）が「１」か否かの判断がなされる。
このフリップフロップ14の状態（F2）は、外部からの信
号PSにより制御され、外部から音色パラメータを読み込
むときにはF2＝１となり、読み込まないときにはF2≠１
となる。上記ステップS₅において、F2＝１と判断されれ
ば、後述する外部から音色パラメータを読み込むステッ
プS₆のブロックEDの実行に移る。なお、ここで外部から
音色パラメータ（g₁〜g₄，t₁〜t₄）を変更する場合に
は、音色パラメータメモリ17のアドレス０〜７を音色パ
ラメータアドレスレジスタ29へ、また変更値を音色パラ
メータデータレジスタ30へセットする。またF2≠１と判
断されれば、後述する効果音付加を実行するステップS₇
のブロックREVの実行に移る。上記ステップS₄のブロッ
クSE及びステップS₆のブロックEDの実行後は、ステップ
S₇のブロックREVの実行に移り、このブロックREVの実行
後は、再びステップS₁へ戻り同様の処理を繰り返す。 すなわち、音色パラメータの変更がなく効果音の付加
のみを実行している状態では、音色パラメータの変化時
間を計数するカウンタの内容のSECは「０」となり、か
つフリップフロップ14の状態はF2＝０である。従って、
ステップS₇の処理を繰り返すこととなる。そして、音色
パラメータを変更するために、外部から音色パラメータ
アドレスレジスタ29及び音色パラメータデータレジスタ
30におのおのデータをセットし、フリップフロップ14に
信号PSを与えるとF2が「１」となり、音色パラメータを
読み込むブロックED（ステップS₆）が実行され、且つブ
ロックREV（ステップS₇）が実行される。 第６図に示すフローチャートは、音色パラメータを読
み込むブロックEDの処理動作を示すものである。同図の
ステップS₁₁において、音色パラメータアドレスレジス
タ29に外部よりセットされた音色パラメータのアドレス
（０〜７）をSEAにセットし（SEA←音色パラメータアド
スレジスタ）、音色パラメータレジスタ30に外部よりセ
ットされた音色パラメータのデータをSEDにセットし（S
ED←音色パラメータデータレジスタ）、SECに変化時間
をカウントするカウントの値のSEIをセットする（SEC←
SEI）。すなわち、このステップS₁₁では、音色パラメー
タを変更するために、外部より設定された新しい音色の
パラメータの読み込みと初期設定、及び次の音色パラメ
ータ変更に備えるためにフリップフロップ14の状態をク
リアして（F2＝０）元の状態に戻す。音色パラメータを
徐々に変更する処理は、ブロックSEで実行される。 第７図に示すフローチャートは、音色パラメータを徐
々に変化させるブロックSEの処理動作を示すものであ
る。このブロックSEは第３図における変更手段５に対応
する。同図のステップS₂₁において、SECの値から「１」
を減算する（SEC←SEC−ONE）。次にステップS₃₂におい
て、SEAに示されるアドレスの音色パラメータから変化
する目標となる音色パラメータのSEDの値を減算したも
のに変化割合を決める乗数SEGを乗算し、この値にSEDを
加算した値をSEAに示されるアドレスの音色パラメータ
にする（〔SEA〕←SEG×（〔SEA〕−SED）＋SED）。す
なわちステップS₂₂においては、変化前の音色パラメー
タの音と変化させる新しい目標となる音色パラメータの
値との差に割合乗数を乗算して徐々に変化させる演算を
行う。次にステップS₂₃において、効果音を付加する処
理を行うプログラムの先頭アドレスをプログラムカウン
タ12へセットする。すなわち、効果音付加のブロックRE
Vに移行する。上記第７図の処理は、第６図の処理にお
けるステップS₁₁において初期設定され、SECに設定され
る初期値SEIが「０」になるまで繰り返し実行され、変
更前の音色パラメータから新しい音色パラメータまで指
数関数的に徐々に変化する。 第８図に示すフローチャートは、効果音付加のブロッ
クREVの処理動作を示すものである。このブロックREV
は、音色パラメータ変更時には音色パラメータを徐々に
変化させるブロックSE及び音色パラメータを読み込むブ
ロックEDの後に１サンプリング時間内で実行される。第
８図のステップS₃₁において、入力レジスタ27にセット
された値にVOLIの値を乗算し、その値をWAVEにセットす
る。すなわち、第３図において、入力信号データに乗算
器２で入力音量（VOLI）を乗算することに対応する。次
に、ステップS₃₂においてAD1の内容をインクリメントし
た値とDWとのビット毎のアンドをとり、その値とDSIと
のビット毎のオアをとった値をAD1にセットし、このAD1
の内容をアドレスレジスタ25にセットする（AD1←（（A
D1＋ONE）∩DW）∪DS1）。すなわち、第９図に示す如く
波形データメモリ24において、AD1の内容をインクリメ
ントした値が1000h〜1FFFhの範囲にあるときには、その
インクリメントした値がAD1の内容となり、また2000hに
なったときには先頭アドレス1000hになる。例えば、AD1
の内容をインクリメントした値が1100hのときには、0FF
Fhと各ビット毎のアンドをとることにより0100hとな
り、この値と先頭アドレス1000hとのオアをとることに
より元の1100hとなる。また、AD1の内容をインクリメン
トした値が2000hのときには、0FFFhと各ビット毎のアン
ドをとることにより0000hとなり、この値と1000hとのオ
アをとることにより1000hとなる。次に、ステップS₃₃に
おいて、RD1にg₁を乗算した値にWAVEを加算したものを
データレジスタ26にセットする。そして、アドレスレジ
スタ25で指示される波形データメモリ24のアドレスにデ
ータレジスタ26の値を書き込む。すなわち、第４図に示
す如く１サンプリング周期前の遅延回路１−１の出力に
フィードバック乗数g₁を乗算した値と入力信号データに
VOLIを乗算した値を加算して回路１−１に書き込む演算
が行われる。次に第８図のステップS₃₄において、AD1の
内容にt₁を加算した値とDWとのビット毎のアンドをと
り、その値とDS1とのオアをとった値をアドレスレジス
タ25にセットする（アドレスレジスタ←（AD1＋t₁）∩D
W∪DS1）。このステップS₃₄の論理演算はステップS₃₂と
同様の処理を行うためである。このステップS₃₄ではt₁
に相当するアドレスだけ加算された領域の波形データを
読み出すためのアドレス指定が行われる。なお、本実施
例においてDW−t₁の値が本来の遅延時間に相当する。こ
れは、第９図において、t₁後のアドレスに入っている波
形は実はDW−t₁の過去の波形であることから理解できよ
う。そして、ステップS₃₅において、アドレスレジスタ2
5で指示される波形データメモリ24のアドレスから読み
出してデータレジスタ26にセットされた値をRD1に格納
する（RD1←データレジスタ）。 次に、ステップS₃₆、ステップS₃₇、ステップS₃₈にお
いて、上記ステップS₃₂〜ステップS₃₅と同様の処理を遅
延回路１−2,1−3,1−４について実行する。次に、ステ
ップS₃₉において、RD₁〜RD₄の合計値にVOLOを乗算した
値に入力レジスタ27の値を加算し、加算値を出力レジス
タ28に格納し外部に出力する。すなわち、第３図及び第
４図において、各遅延回路１−１〜１−４の出力を加算
器１−13で合計し、この値に乗算器３のVOLOを乗算し、
加算器４で入力信号データと加算することに対応する。 以上のようにして効果付加のための演算処理を遅延回
路１−１〜１−４ごとに１サンプリング時間内で時分割
で処理することにより効果音を得ることができ、また音
色パラメータも時分割で従来の値から新しい値まで補間
演算を行いながら徐々に変化させることができる。従っ
て、効果付加回路と音色パラメータを変更する専用の回
路が必要なくなり構成が簡単になる。 また、音色パラメータも徐々に変化させるため、波形
データメモリ24の波形データに不連続点が生じたり、あ
るいは不連続に波形データを読み出したりすることによ
りノイズが発生しない。 尚、本発明は上記実施例のように、遅延回路を用いた
エコー、コーラス、残響等の種々の効果の付加を行う付
加装置に適用し得る。また、上記実施例において、音色
パラメータの変更を指数関数的に変化するようにしてい
るが、一括して変化させることも可能であり、また従来
の値と新しい値との間を直接的に変化させてもよく、そ
の変化速度も任意に設定することができる。さらに、上
記実施例では１つの音色パラメータを変更するようにし
ているが、複数の音色パラメータのアドレスレジスタ及
びデータレジスタを設け、一度に処理するようにしても
よい。また、遅延回路の数、波形データメモリの容量等
も任意にでき、実施例に限定されない。 〔発明の効果〕 以上説明したように本発明によれば、効果付加とこの
効果付与のための音色パラメータの切り替え及び時間経
過に伴う変更を行うために、使用するハードウエアを時
分割で動作させることにより実現したため、簡単な構成
のハードウエアで音色パラメータの切り替え変更に伴う
ノイズの発生を防止することが可能になる。

【図面の簡単な説明】 第１図は本発明の一実施例に係る効果付加と音色パラメ
ータの変更を時分割で行うようにした効果付加装置の具
体的構成を示すブロック図、 第２図（ａ），（ｂ）は第１図の音色パラメータメモリ
の内部構成を示す図、 第３図は本発明の一実施例に係る効果付加装置の機能ブ
ロック図、 第４図は第３図の効果付加回路の一例を示すブロック
図、 第５図は同実施例の効果付加装置の全体の処理動作を示
すフローチャート、 第６図は第５図の音色パラメータを読み込むブロックの
処理動作を示すフローチャート、 第７図は第５図の音色パラメータを徐々に変化させるブ
ロックの処理動作を示すフローチャート、 第８図は第５図の効果付加のブロックの処理動作を示す
フローチャート、 第９図は同実施例の波形データメモリの書き込みアドレ
スを説明する図である。 １……効果付加回路、2,3……乗算器、４……加算器、
５……音色パラメータ変更手段、11……プログラムメモ
リ、16,17……音色パラメータメモリ、20……演算回
路、21……乗算回路、24……波形データメモリ、29……
音色パラメータアドレスレジスタ、30……音色パラメー
タデータレジスタ．

Claims (1)

1. (57)【特許請求の範囲】 １．所定のサンプリング周期で外部より供給される入力
   信号データを記憶する入力記憶手段と、 外部より与えられた効果付与のためのパラメータと、時
   間を決めるパラメータとを記憶するレジスタ手段と、 第１、第２のメモリ及び演算手段を有し、前記入力記憶
   手段に入力信号が記憶されたか否かを検出する入力検出
   処理と、この入力検出処理が入力信号が記憶されたこと
   を検出したときのみ前記第１のメモリの内容が所定の値
   に到達したか否かを検出する時間検出処理と、この時間
   検出処理により所定の値に到達したことを検出しないと
   きにのみ前記第１のメモリに記憶されたパラメータを減
   算するとともに、前記第２のメモリに記憶されたパラメ
   ータの値を変更する変更処理と、前記時間検出処理が所
   定の値に到達したことを検出したときに前記レジスタ手
   段に新たなパラメータが記憶されたか否かを検出する記
   憶検出処理と、この記憶検出処理により新たなパラメー
   タが記憶されたことを検出したときにのみ前記レジスタ
   手段に新たに記憶された時間を決めるパラメータを第１
   のメモリに記憶するとともに、新たに記憶された効果付
   与のためのパラメータを第２のメモリに記憶するパラメ
   ータ記憶処理と、このパラメータ記憶処理の後、前記記
   憶検出処理で新たなパラメータが記憶されたことを検出
   しないとき、あるいは前記変更処理の後に前記第２のメ
   モリに記憶されたパラメータに基づいて前記入力記憶手
   段に記憶された入力信号データに対して効果を付与して
   出力する効果付与処理と、を夫々前記演算手段を時分割
   に用いることにより実行する処理手段と、 を有することを特徴とする効果付加装置。