JP2560429B2

JP2560429B2 - 効果装置

Info

Publication number: JP2560429B2
Application number: JP63155153A
Authority: JP
Inventors: 俊弘井上; 千史竹内
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-06-23
Filing date: 1988-06-23
Publication date: 1996-12-04
Anticipated expiration: 2011-12-04
Also published as: JPH01321486A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子楽器などにおいて使用される効果装
置に関し、特に、楽音信号を遅延することに基づき所定
の効果を付与するものにおいて、遅延長を切り換えたと
きに生ずるクリックノイズを防止するようにしたことに
関する。

〔従来の技術〕

電子楽器などにおいて使用される効果装置において
は、ディジタル遅延装置を用いて「ディレイ」、「リバ
ーブ」、「フェイザー」、「ビブラート」、「トレモ
ロ」等の変調効果を付与するようにしたものがある（例
えば、特開昭58−14191号、特開昭58−14898号、特開昭
58−50595号、特開昭58−108583号など）。

〔発明が解決しようとする課題〕

ディジタル遅延装置における遅延長は、楽音信号を処
理している最中に、演奏者の操作に応じてあるいはプロ
グラム等に応じて自動的に変更されることがあるが、そ
のような場合、変更前の遅延出力信号と変更後の遅延出
力信号の位相が不連続になることによって、切り替わり
部分でクリックノイズが発生するという不都合があっ
た。特に、リバーブのように、遅延出力信号が遅延装置
の入力側に帰還する効果の場合は、そのようなクリック
ノイズが循環してしまうので、問題が大きい。

この発明はそのようなクリックノイズを防止すること
ができるようにした効果装置を提供しようとするもので
ある。

〔課題を解決するための手段〕

この発明は、入力した楽音信号を遅延出力し、この遅
延長を切り替えることができる可変遅延手段を具え、こ
の遅延に基づく効果を該楽音信号に対して付与する効果
装置において、この可変遅延手段の遅延長を変更すべき
とき、少なくとも変更前の遅延長に対応する遅延出力信
号と変更後の遅延長に対応する遅延出力信号とを前記可
変遅延手段から同時に出力し、変更前の遅延長に対応す
る遅延出力信号に対して減衰エンベロープを付与して該
遅延出力信号のレベルを徐々に減衰させ、同時に、変更
後の遅延長に対応する遅延出力信号に対して立上りエン
ベロープを付与して該遅延出力信号のレベルを徐々に増
大させ、こうしてエンベロープ付与された両信号を合成
し、前記可変遅延手段の出力信号として出力する合成手
段を具え、遅延長を変更するときに生じるクリックノイ
ズを防止したことを特徴とするものである。

〔作用〕

遅延長を変更すべきとき、変更前の遅延長に対応する
遅延出力信号と変更後の遅延長に対応する遅延出力信号
とが可変遅延手段から同時に出力される。変更前の遅延
長に対応する遅延出力信号に対して減衰エンベロープが
付与され、該遅延出力信号のレベルが徐々に減衰する。
同時に、変更後の遅延長に対応する遅延出力信号に対し
て立上りエンベロープが付与され、該遅延出力信号のレ
ベルが徐々に増大する。こうして相反する特性でエンベ
ロープ付与された両信号が合成され、この合成信号が可
変遅延手段の出力信号となる。

これにより、変更前の遅延長に対応する可変遅延手段
の出力信号の位相と変更後の遅延長に対応する可変遅延
手段の出力信号の位相とが合っていなかったとしても、
相反する特性でエンベロープ付与された両信号の合成に
より、スムーズに両信号が切り替わることになり、切り
替わり部分におけるクリックノイズの発生が防止され
る。

〔実施例〕

以下、添付図面を参照してこの発明の実施例につき詳
細に説明しよう。

第１図においては、電子楽器のリバーブ効果装置に適
用した実施例が示されている。鍵盤10で押圧された鍵に
対応する楽音信号がディジタルで楽音信号発生回路11か
ら発生される。

RAMからなるディジタルメモリ12は、可変遅延装置に
相当するものであり、楽音信号発生回路11から発生され
たディジタル楽音信号DGSが加算器13及び乗算器14を経
由して該ディジタルメモリ12のデータ入力INに与えられ
る。ディジタルメモリ12の出力OUTが可変遅延装置の遅
延出力に相当し、この遅延出力は乗算器18,アキュムレ
ータ32,ラッチ回路33,乗算器15を経由して加算器13に与
えられ、可変遅延装置の入力側に帰還される。また、乗
算器18,アキュムレータ32,ラッチ回路33を経由した遅延
出力は乗算器16を介して加算器19に与えられ、乗算器17
を経由して該加算器19に与えられる入力楽音信号と加算
される。この加算器19の出力が出力レジスタ20にラッチ
され、リバーブ効果の付与されたディジタル楽音信号と
して更にディジタル／アナログ変換器21に入力され、ア
ナログ変換された後、サウンドシステム22に至る。乗算
器14〜17の係数入力にはリバーブ効果を設定するための
パラメータC1〜C4が与えられる。

ディジタルメモリ12においては、各アドレスに順番に
書き込んだディジタル楽音信号の読出しアドレスを、書
込みアドレスからずらす（オフセットする）ことによ
り、そのオフセットアドレス量に応じた遅延を行なう。

この実施例においては、ディジタルメモリ12における
可変遅延長が３段階に限られており、３段階の遅延出力
信号D1,D2,D3が、常時、時分割的に該ディジタルメモリ
12から出力されるようになっている。

タイミング信号発生回路23は、ディジタルメモリ12の
読み書きを制御する信号R/WSを発生する。ディジタル楽
音信号DGSのサンプリング周期に同期してサンプリング
クロックパルスSCKが、楽音信号発生回路11から発生さ
れ、タイミング信号発生回路23に与えられる。タイミン
グ信号発生回路23では、このサンプリングクロックパル
スSCKとシステムクロックパルスφに基づき、サンプリ
ング周期の最初の1/4期間で書込みを指示し、残りの3/4
期間で読み出しを指示する読み書き制御信号R/WSを発生
する。サンプリング周期の残りの3/4期間を３分割して
夫々の期間に対応して時分割選択信号S1,S2,S3を発生
し、更に最後の時分割選択信号S3のパルス発生期間の後
半に対応して取り込み信号SLを発生する。時分割選択信
号S1,S2,S3は、３段階の遅延出力信号D1,D2,D3を該ディ
ジタルメモリ12から時分割的に出力するための制御信号
である。取り込み信号SLは出力レジスタ20の取り込み制
御入力に与えられ、加算器19から与えられる効果演算済
みの１サンプル点分のディジタル楽音信号データを該出
力レジスタ20に取り込む。これらのパルス及び信号のタ
イミングチャートの一例は第２図に示されている。

読み書き制御信号R/WSはディジタルメモリ12の読み書
き制御入力R/Wに与えられ、前述のように、ディジタル
楽音信号DGSの１サンプリング周期の最初の1/4期間で、
データ入力INに加わる該ディジタル楽音信号サンプル値
データを書込み、残りの3/4期間で３段階の遅延出力信
号D1,D2,D3の時分割的読出しを行うようにする。書込み
アドレスと読出しアドレスはセレクタ24からディジタル
メモリ12のアドレス入力ADに与えられるデータによって
指定される。

アドレスカウンタ25は、サンプリングクロックパルス
SCKを順次カウントすることにより、書込みアドレスデ
ータを作成する。このアドレスカウンタ25のカウント出
力がセレクタ25のＡ入力に与えられ、読み書き制御信号
R/WSが“0"のとき、つまりサンプリング周期の最初の1/
4期間の書込みモードのとき、該セレクタ24で選択され
てディジタルメモリ12のアドレス入力ADに書込みアドレ
ス指定データとして与えられる。従って、入力されたデ
ィジタル楽音信号のサンプル値データは、その時間順序
に従って、ディジタルメモリ12の順次アドレスに順番に
書き込まれる。

ディジタルメモリ12においては、こうして順次アドレ
スに順番に書き込んだディジタル楽音信号の読出しアド
レスを、書込みアドレスからずらす（オフセットする）
ことにより、そのオフセットアドレス量に応じた遅延を
行う。そのためのオフセットデータはオフセットデータ
発生回路26から発生される。

一方、乗算器18の係数入力には、各段階の遅延出力信
号D1,D2,D3に対してエンベロープを付与するためのエン
ベロープ信号CEが時分割的に与えられる。このエンベロ
ープ信号CEは、通常時は、選択すべき１つの遅延出力信
号（D1,D2,D3のうち１つ）に対応するものだけが係数１
に相当する一定値であり、他の遅延出力信号に対応する
ものが係数０に相当する値である。遅延長を変更すべき
とき、変更前の遅延長に対応する遅延出力信号（D1,D2,
D3のうち１つ）に対応するエンベロープ信号CEが係数１
に相当する一定値から徐々に減衰し、変更後の遅延長に
対応する遅延出力信号（D1,D2,D3のうち１つ）に対応す
るエンベロープ信号CEが係数０に相当する値から係数１
に相当する一定値まで徐々に立上がる。乗算器18でエン
ベロープ制御された各段階の遅延出力信号D1,D2,D3はア
キュムレータ32に与えられ、アキュムレートされる。ア
キュムレータ32で合計した３つのエンベロープ制御済み
遅延出力信号D1,D2,D3の合成信号は、取り込み信号SLに
応じて、サンプリング周期の最後でラッチ回路33にラッ
チされる。同時にアキュムレータ32の内容がこの取り込
み信号SLに応じてクリアされる。このラッチ回路33の出
力が、最終的な遅延出力信号として乗算器15及び16に与
えられる。

効果セレクタ27はリバーブ効果を選択するためのもの
であり、ここで選択されたリバーブ効果に応じて係数発
生回路28では係数C1〜C4を発生し、前記乗算器14〜17に
与える。また、選択されたリバーブ効果に応じて遅延長
設定部29では遅延長を指示するデータを発生する。な
お、遅延長設定部29は、効果セレクタ27に連動していな
い、手動操作型の遅延長設定部であってもよい。

オフセットデータ発生回路26は、可変設定できる３段
階の各遅延長に応じたオフセットデータO1,O2,O3を発生
する。このオフセットデータO1,O2,O3は時分割選択信号
S1,S2,S3に応じてセレクタ30で時分割的に選択され、演
算器31に与えられる。演算器31の他の入力には、アドレ
スカウンタ25のカウントデータが入力されており、例え
ばこのカウントデータからオフセットデータO1,O2,O3を
それぞれ引算することにより、その演算結果として３段
階の各遅延長に対応する３つの読出しアドレスデータを
時分割的に作成する。演算器31から時分割的に出力され
る３つの読出しアドレスデータはセレクタ24のＢ入力に
与えられ、読み書き制御信号R/WSが“1"のとき、つまり
サンプリング周期の残りの3/4期間の読出しモードのと
き、該セレクタ24で夫々選択されてディジタルメモリ12
のアドレス入力ADに読出しアドレス指定データとして与
えられる。

変化検出回路34は、ディジタルメモリ12における遅延
長を変更すべきであることが指示されていることを検出
するためのものである。すなわち、遅延長設定部29の出
力データが変化したことを検出することにより、遅延長
を変更すべきであることを検出すると共に、どの段階の
遅延長からのどの段階の遅延長に変更されたかというこ
とを検出し、この検出に応じてエンベロープ指示信号S1
A,S1D,S2A,S2D,S3A,S3Dを出力する。これらのエンベロ
ープ指示信号S1A〜S3Dの発生態様は次の通りである。

遅延出力信号D1に対応する遅延長から遅延出力信号D2
に対応する遅延長に変更することが検出された場合、D1
用の減衰エンベロープ指示信号S1DとD2用の立上りエン
ベロープ指示信号S2Aを出力する。

遅延出力信号D1に対応する遅延長から遅延出力信号D3
に対応する遅延長に変更することが検出された場合、D1
用の減衰エンベロープ指示信号S1DとD3用の立上りエン
ベロープ指示信号S3Aを出力する。

遅延出力信号D2に対応する遅延長から遅延出力信号D1
に対応する遅延長に変更することが検出された場合、D2
用の減衰エンベロープ指示信号S2DとD1用の立上りエン
ベロープ指示信号S1Aを出力する。

遅延出力信号D2に対応する遅延長から遅延出力信号D3
に対応する遅延長に変更することが検出された場合、D2
用の減衰エンベロープ指示信号S2DとD3用の立上りエン
ベロープ指示信号S3Aを出力する。

遅延出力信号D3に対応する遅延長から遅延出力信号D1
に対応する遅延長に変更することが検出された場合、D3
用の減衰エンベロープ指示信号S3DとD1用の立上りエン
ベロープ指示信号S1Aを出力する。

遅延出力信号D3に対応する遅延長から遅延出力信号D2
に対応する遅延長に変更することが検出された場合、D3
用の減衰エンベロープ指示信号S3DとD2用の立上りエン
ベロープ指示信号S2Aを出力する。

D1用の減衰エンベロープ指示信号S1Dと立上りエンベ
ロープ指示信号S1Aは、D1用の制御信号発生回路351に入
力される。この制御信号発生回路351は、D1用のエンベ
ロープ信号CE1を発生するためのもので、立上りエンベ
ロープ指示信号S1Aが与えられると、係数０に相当する
値から係数１に相当する一定値まで所定の立上り特性で
徐々に立上がり、以後は係数１に相当する一定値を維持
し、その後、減衰エンベロープ指示信号S1Dが与えられ
ると、係数１に相当する一定値から係数０に相当する値
まで所定の減衰特性で徐々に減衰し、以後は係数０に相
当する値を維持するよう、該エンベロープ信号CE1を発
生する。

D2用の減衰エンベロープ指示信号S2Dと立上りエンベ
ロープ指示信号S2Aは、D2用の制御信号発生回路352に入
力される。この制御信号発生回路352は、上述と同様の
特性で、D2用のエンベロープ信号CE2を発生する。

D3用の減衰エンベロープ指示信号S3Dと立上りエンベ
ロープ指示信号S3Aは、D3用の制御信号発生回路353に入
力される。この制御信号発生回路353は、上述と同様の
特性で、D3用のエンベロープ信号CE3を発生する。

これらのエンベロープ信号CE1〜CE3は時分割選択信号
S1,S2,S3に応じてセレクタ36で時分割的に選択され、時
分割的なエンベロープ信号CEとして乗算器18に与えられ
る。

従って、例えば、遅延出力信号D1に対応する遅延長か
ら遅延出力信号D2に対応する遅延長に変更することが検
出された場合、D1用の減衰エンベロープ指示信号S1DとD
2用の立上りエンベロープ指示信号S2Aとが発生され、こ
れに基づき、D1用のエンベロープ信号CE1が係数１に相
当する一定値から係数０に相当する値まで減衰し、同時
にD2用のエンベロープ信号CE2が係数０に相当する値か
ら係数１に相当する一定値まで立上がる（第３図参
照）。なお、この場合、D3用のエンベロープ信号CE3は
係数０に相当する値を維持したまま変化しない。

この減衰エンベロープ特性のエンベロープ信号CE1に
より、乗算器18において、ディジタルメモリ12から出力
される遅延出力信号D1に対して減衰エンベロープが付与
され、該遅延出力信号D1の音量が減衰する。また、立上
りエンベロープ特性のエンベロープ信号CE2により、乗
算器18において、ディジタルメモリ12から出力される遅
延出力信号D2に対して立上りエンベロープが付与され、
該遅延出力信号D2の音量が徐々に増大する。こうして相
反する特性でエンベロープ付与された両信号D1,D2がア
キュムレータ32で合成され、この合成信号が可変遅延装
置の出力信号となる。これにより、変更前の遅延長に対
応する遅延出力信号D1の位相と変更後の遅延長に対応す
る遅延出力信号D2の位相とが合っていなかったとして
も、相反する特性でエンベロープ付与された両信号の補
間合成により、スムーズに両信号が切り替わることにな
り、切り替わり部分におけるクリックノイズの発生を防
止した遅延出力信号を得ることができる。

なお、減衰エンベロープ部分の減衰時間は遅延出力信
号の音量がクリックノイズの防止のために滑らかに減衰
するのに十分な時間、例えば30〜50ms程度、に設定す
る。

なお、上記実施例では、切り換え可能な遅延段数が３
段階の場合について説明したが、これに限らず、任意の
複数段階であっても同様に実施できる。

上記実施例において、可変遅延装置としてRAM（ラン
ダムアクセスメモリ）が用いられているが、その他のデ
ィジタル遅延回路例えばシフトレジスタなどを用いても
よい。

また、可変遅延装置の構造は、演算回路とRAMとを組
み合わせてマイクロプログラミングにより信号処理を行
うことにより多機能効果を実現するようにしたDSP（デ
ィジタル・シグナル・プロセッサ）方式のものであって
もよい。

上記実施例はリバーブ効果装置においてこの発明を適
用した例であるが、これに限らず、「ディレイ」、「フ
ェイザー」、「ビブラート」、「トレモロ」効果等の可
変遅延装置を使用する効果装置においてこの発明を適用
することができる。

また、この発明の効果装置は、電子楽器組み込み型に
限らず、単体装置であってもよい。

〔発明の効果〕

以上の通り、この発明によれば、遅延長を変更すべき
とき、変更前の遅延長に対応する遅延出力信号に対して
減衰エンベロープを付与し、同時に、変更後の遅延長に
対応する遅延出力信号に対して立上りエンベロープを付
与し、こうして相反する特性でエンベロープ付与された
両信号を合成し、この合成信号が可変遅延手段の出力信
号となるようにしたので、変更前の遅延長に対応する遅
延出力信号の位相と変更後の遅延長に対応する遅延出力
信号の位相とが合っていなかったとしても、相反する特
性でエンベロープ付与された両信号の合成により、スム
ーズに両信号が切り替わることになり、切り替わり部分
におけるクリックノイズの発生が防止される、という優
れた効果を奏する。また、両信号が重複して合成される
ので、遅延長の変更時に効果をとぎれることなく付与し
ながら、クリックノイズを防止することができる、とい
う優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る効果装置を適用した電子楽器の
一実施例を示すブロック図、第２図は第１図におけるディジタルメモリの読み書き制
御タイミングの一例を示すタイミングチャート、第３図は第１図のディジタルメモリの遅延長の変更時に
おいて変更前後の遅延出力信号に対して付与するエンベ
ロープの一例を示す図、である。 10……鍵盤、11……楽音信号発生回路、12……ディジタ
ルメモリ、14〜18……乗算器、29……遅延長設定部、32
……アキュムレータ、33……ラッチ回路、34……変化検
出回路、351〜353……制御信号発生回路。

Claims

(57)【特許請求の範囲】

【請求項１】入力した楽音信号を遅延出力し、この遅延
長を切り替えることができる可変遅延手段を具え、この
遅延に基づく効果を該楽音信号に対して付与する効果装
置において、この可変遅延手段の遅延長を変更すべきとき、少なくと
も変更前の遅延長に対応する遅延出力信号と変更後の遅
延長に対応する遅延出力信号とを前記可変遅延手段から
同時に出力し、変更前の遅延長に対応する遅延出力信号
に対して減衰エンベロープを付与して該遅延長出力信号
のレベルを徐々に減衰させ、同時に、変更後の遅延長に
対応する遅延出力信号に対して立上りエンベロープを付
与して該遅延出力信号のレベルを徐々に増大させ、こう
してエンベロープ付与された両信号を合成し、前記可変
遅延手段の出力信号として出力する合成手段を具え、遅
延長を変更するときに生じるクリックノイズを防止した
ことを特徴とする効果装置。