JP3520553B2

JP3520553B2 - 音源装置

Info

Publication number: JP3520553B2
Application number: JP06256194A
Authority: JP
Inventors: 充浩倉田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1994-03-31
Filing date: 1994-03-31
Publication date: 2004-04-19
Anticipated expiration: 2019-04-19
Also published as: JPH07271376A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、信号パラメータを記
憶した記憶手段をアクセスしながら楽音や効果音などの
音声信号を形成するとともに、この音声信号に対してモ
ジュレーションなどの種々の効果を付与して出力するこ
とができる音源装置に関し、特に前記記憶手段のアクセ
ス効率の向上に関する。

【０００２】

【従来の技術】現在、テレビゲーム機やコンピュータ機
器等には、音源装置が内蔵されており、ゲームカートリ
ッジ（ＲＯＭ）内に記憶されている音声用の波形データ
をゲーム機内部のＲＡＭに読み込み、ゲームの進行に応
じてこのデータを読み出すことによってゲームの効果音
やＢＧＭ（楽音）を発生する。

【０００３】このＲＡＭには、音声信号を発生するため
の波形データのほか、発生された音声信号に種々の効果
を付与するためのフィルタデータ等が記憶されており、
また、この効果付与のために用いられるバッファエリア
が設定されている。

【０００４】この他にも、内部ＲＡＭには上述以外の種
々のデータエリアが設定されることもあり、多くのゲー
ム機内の装置がこのＲＡＭをアクセスする場合がある。

【０００５】

【発明が解決しようとする課題】ところが、従来の音源
装置では、発音を指示された音声信号が減衰などによ
り、利用者に殆ど聞こえない音量になっている場合や事
実上すでに消音してしまっている場合でも、キーオフ信
号（発音をオフするための信号）が入力されない限り、
継続的に内部ＲＡＭをアクセスしていた。したがって、
不必要なメモリアクセスにより不必要な消費電力を費や
すことになった。

【０００６】従来は、このような事態を解消するため、
設計者が意識的にこのキーオフ信号を発生させるように
プログラムを設計するなど音源装置のＲＡＭ等のメモリ
へのアクセス回数を低減する対策を施すようにしていた
が、これは設計者に設計上の負担を掛けることとなって
いた。

【０００７】この発明は、必要以下に音量の小さくなっ
た音声信号に対するメモリアクセスをハード的に禁止す
ることにより、消費電力の効率化を図ろうとするもので
ある。さらに、メモリアクセス権を音源装置以外の他の
装置（他の回路）に開放することにより、メモリの使用
効率を向上させんとするものである。

【０００８】

【課題を解決するための手段】この出願の請求項１の発
明は、音声信号を発生するための信号パラメータを記憶
した記憶手段と、該記憶手段を逐次アクセスし読み出さ
れた信号パラメータに従って音声信号を発生する信号発
生手段と、該信号発生手段の記憶手段へのアクセスを制
御するアクセス制御手段と、前記信号発生手段が発生し
た音声信号のレベルを監視するレベル監視手段と、を備
え、上記アクセス制御手段は、前記レベル監視手段が音
声信号のレベルが所定値以下であることを検出したとき
前記信号発生手段の記憶手段へのアクセスを禁止する手
段を備えていることを特徴とする。

【０００９】この出願の請求項２の発明は、前記信号発
生手段に複数の信号発生チャンネルを設け、前記レベル
監視手段を前記信号発生チャンネル毎にその音声信号の
レベルを監視する手段とし、前記アクセス制御手段を音
声信号のレベルが所定値以下であることが検出された信
号発生チャンネルに関する記憶手段へのアクセスを禁止
する手段としたことを特徴とする。

【００１０】この出願の請求項３の発明は、前記アクセ
ス制御手段を、前記信号発生手段に対して記憶手段への
アクセスを禁止したとき他の装置に対して記憶手段への
アクセスを許可する手段としたことを特徴とする。

【００１１】

【作用】この発明において、信号発生手段は、記憶手段
を逐次アクセスし、該記憶手段に記憶されている信号パ
ラメータを読み出すことによって音声信号を発生する。
したがって、音声信号を発生している間は定期的に記憶
手段のアクセスが必要である。一方、レベル監視手段
は、該信号発生手段が発生している音声信号のレベルを
監視しており、アクセス制御手段は音声信号のレベルが
所定値以下になったことをレベル監視手段から通知され
たとき、信号発生手段が記憶手段にアクセスすることを
禁止する。これにより、事実上消音している音声信号に
関するアクセスを無くし、記憶手段を信号発生手段以外
の他の装置に開放することができるとともに、信号発生
手段がアクセスに要する電力を節約することができる。

【００１２】また、信号発生手段が時分割等でマルチチ
ャンネルで発音する場合には、各チャンネル毎にその音
声信号を監視し、その信号レベルが所定値以下となった
チャンネルでの記憶手段へのアクセスを禁止する。これ
により、マルチチャンネルの発音におけるアクセス制御
が効率的に行われる。

【００１３】アクセス制御手段が信号発生手段のアクセ
スを禁止したとき、他の装置に対して記憶手段へのアク
セスを許可することにより、広く種々の装置に対して記
憶手段を開放することができ、有効なメモリサイクルの
活用を図ることができる。

【００１４】

【実施例】図１はこの発明の実施例である音源ＬＳＩが
適用されるテレビゲーム機の構成図である。ゲーム機本
体１には、ディスプレイ４およびスピーカ５が接続され
ている。これらディスプレイ４およびスピーカ５として
はテレビ受像機に内蔵のものを用いることができる。ま
た、ゲーム機本体１には前記ディスプレイ４，スピーカ
５のほかに、ゲームプログラムを記憶したＲＯＭ１９を
内蔵するゲームカートリッジ３（ＣＤ−ＲＯＭ等でもよ
い）、および、ゲームを行うためにプレーヤが操作する
コントローラ２が接続されている。コントローラ２はケ
ーブル等を介してゲーム機本体１と接続され、ゲームカ
ートリッジ３はゲーム機本体１に設けられたスロットに
挿入される（ＣＤ−ＲＯＭの場合には、ＣＤ−ＲＯＭ駆
動装置）。ゲーム機本体１にはメインＣＰＵ（ＭＣＰ
Ｕ）１０が内蔵されており、このＭＣＰＵ１０がゲーム
の進行など装置全体の動作を制御する。ＭＣＰＵ１０に
は、前記コントローラ２、ゲームカートリッジ３内のＲ
ＯＭ１９、表示制御用のディスプレイコントローラ１
４、および、効果音やＢＧＭ発生用の音源ＬＳＩ１１が
接続されている。音源ＬＳＩ１１には発音制御用のサウ
ンドＣＰＵ（ＳＣＰＵ）１２、ＳＣＰＵ１２のプログラ
ムやＰＣＭ波形データなどが記憶されるＤＲＡＭ１３お
よび発生した楽音データをアナログの楽音信号に変換す
るＤ／Ａ変換回路１６が接続されている。Ｄ／Ａ変換回
路１６には前記スピーカ５が接続されている。音源ＬＳ
Ｉ１１は外部入力端子を備えており、外部から外部音源
装置１８を接続し、ディジタル音声データを入力するこ
とも可能である。また、ディスプレイコントローラ１４
には画面表示データを記憶するＶＲＡＭ１５および前記
ディスプレイ４が接続されている。

【００１５】このゲーム機本体１にゲームカートリッジ
３がセットされ電源がオンされると、まずＭＣＰＵ１０
は所定の画面データを読み込んでディスプレイコントロ
ーラ１４に送るとともに、効果音やＢＧＭを発生するた
めの制御プログラム，ＰＣＭ波形データおよびＤＳＰフ
ィルタデータをＤＲＡＭ１３に書き込む。こののち、コ
ントローラ２の操作によってゲームがスタートし、ゲー
ムの進行に従って、画面データの書き換えや効果音，Ｂ
ＧＭの発音が行われる。ゲームの進行制御すなわち画面
データの書き換えはＭＣＰＵ１０が直接制御する。効果
音やＢＧＭの発生は、ＭＣＰＵ１０がＳＣＰＵ１２に対
して指示し、具体的な音声信号の合成は、ＤＲＡＭ１３
に書き込まれたプログラム，ＰＣＭ波形データ，ＤＳＰ
フィルタデータに基づいてＳＣＰＵ１２が行う。

【００１６】図２は前記音源ＬＳＩ１１の内部ブロック
図である。この音源ＬＳＩ１１ではＰＣＭ回路２３が、
ＤＲＡＭ１３に記憶されたＰＣＭ波形データを順次読み
出すことによって音声信号，モジュレーション信号など
のディジタル低周波信号を形成する。上述したように、
ゲームカートリッジ３がスロットにセットされ電源がオ
ンされる毎に、その内蔵ＲＯＭ１９からＤＲＡＭ１３に
対して新たなデータが書き込まれる。これにより、ゲー
ム毎に異なる独自の効果音やＢＧＭが発音される。ＤＲ
ＡＭ１３にはメモリコントローラ２１を介してＭＣＰＵ
１０，ＳＣＰＵ１２、および、音源ＬＳＩ１１内のＰＣ
Ｍ回路２３，ＤＳＰ２４が接続されており、それぞれが
時間をシェアしながらＤＲＡＭ１３をアクセス可能にな
っている。ＭＣＰＵ１０およびＳＣＰＵ１２はＣＰＵイ
ンタフェース２０を介してメモリコントローラ２１と接
続されている。ＣＰＵインタフェース２０には、ＭＣＰ
Ｕ１０およびＳＣＰＵ１１がＰＣＭ回路２３やＤＳＰ２
４にデータをセットするためのレジスタ２２が接続され
ている。

【００１７】ここで、図５を参照してＤＲＡＭ１３の内
部構成を説明する。ＤＲＡＭ１３には、前記ＳＣＰＵ１
２の動作を規定するＳＣＰＵプログラム、ＰＣＭ波形デ
ータ、および、ＤＳＰフィルタデータが記憶される。ま
た、ＤＳＰリングバッファエリアが設定されている。Ｐ
ＣＭ波形データは、ＢＧＭや効果音用の楽音信号を発生
するためのボイス波形データ、モジュレーション波形や
効果付与のためのパラメータとして用いるために読み出
されるモジュレーション波形データを含んでいる。ま
た、これらボイス波形データ，モジュレーション波形デ
ータはそれぞれ複数種類記憶されるため、それぞれ複数
の記憶エリアが設定されている。ＤＳＰフィルタデータ
は、ＤＳＰが音声信号に対して各種フィルタリング効果
を施すときに読み出されるデータである。また、ＤＳＰ
リングバッファエリアはＤＳＰ２４が音声信号データを
遅延し、フィルタリングや変調などの効果を付与するた
めに使用される。

【００１８】ボイス波形データとしては、たとえば、サ
ンプリングされた効果音や楽器音のデータが記憶される
が、このような音は長時間持続して発音される場合があ
るため、ループ読み出しが可能なように各ボイスデータ
毎にスタートアドレスＳＡ，ループスタートアドレスＬ
ＳＡ，ループエンドアドレスＬＥＡが記憶されている。
このボイスデータを読み出す場合には、まずスタートア
ドレスＳＡから読み出しを開始し、ループエンドアドレ
スＬＥＡまで読みだす。こののちは、ループスタートア
ドレスＬＳＡ→ループエンドアドレスＬＥＡ間を繰り返
して読み出すことにより長時間の読み出しを可能にして
いる。また、モジュレーション波形データは楽音信号を
変調等するための波形であるため、主として単純なもの
が記憶されており、正弦波や図７に示すようなものが記
憶される。

【００１９】ＳＣＰＵプログラム，ＰＣＭ波形データお
よびＤＳＰフィルタデータはゲームソフトカートリッジ
３のセット時（電源オン時）にＭＣＰＵ１０によって書
き込まれる。ＳＣＰＵ１２は、ＭＣＰＵ１０の指示に基
づき、ＳＣＰＵプログラムを読み出すことによって、該
指示に応じた動作を実行する。

【００２０】図９は前記メモリコントローラ２１に設定
されているメモリアクセス優先順位テーブルを示す図で
ある。音源ＬＳＩ１１は、ＰＣＭ波形データの１サンプ
リングクロックを３２スロット（３２の時分割チャンネ
ルに相当する時間枠）に分割した時分割動作をしてい
る。また、メモリコントローラ２１は、１サンプリング
クロックを１２８分割したメモリサイクルを有してい
る。したがって、音源ＬＳＩ１１の１スロットにつき４
つのメモリサイクルが対応するが、これを１サイクルと
して同図に示すような優先順位でメモリアクセス権を設
定している。第１順位には、ＤＳＰ２３とＰＣＭ２４が
交互に割り当てられており、第２順位，第３順位，第４
順位には、それぞれリフレッシュサイクル、ＭＣＰＵ１
０、ＳＣＰＵ１２のアクセスが割り当てられている。Ｄ
ＳＰ２３およびＰＣＭ２４は、ディジタル低周波信号を
形成・処理するためにリアルタイム性が要求されるた
め、高い優先順位が割り当てられている。

【００２１】ＰＣＭ回路２３は、ＳＣＰＵ１２の指示に
基づいてＰＣＭ波形データを読み出すことによってディ
ジタル低周波信号を形成する。ディジタル低周波信号
は、以後の回路としてＢＧＭの楽音や効果音などの音声
信号またはモジュレーション信号として用いられる。Ｐ
ＣＭ回路２３は、３２の時分割チャンネルを有してお
り、３２種類のディジタル低周波信号を独立して形成可
能である。なお、ＰＣＭ回路２３は形成したディジタル
低周波信号のレベルを３２チャンネル別々に監視してお
り、信号のレベルが一定値よりも小さくなったときは、
このディジタル低周波信号の形成は不要であると判断し
てアクセス禁止信号ＩＮＨをメモリコントローラ２１に
出力する。メモリコントローラ２１は、ＩＮＨを受信し
たときそのチャンネルに関するＤＲＡＭ１３のアクセス
を中止して、他の回路からメモリアクセスの要求があっ
たときには、その要求に応じてＤＲＡＭ１３をアクセス
するようにする。これにより、上記メモリアクセス優先
順位テーブルの下位の回路にもメモリアクセスの機会を
与えるようにしている。

【００２２】ＰＣＭ回路２３が形成したディジタル低周
波信号のうち、音声信号はＤＳＰ２４に入力されるか、
または、出力ミキシング回路ＯＭＩＸ２５に直接入力さ
れる。また、モジュレーション信号はＤＳＰ２４に入力
され、効果用の係数として用いられる。なお、一般的に
は、ボイス波形データを読み出して形成された信号が音
声信号として用いられ、モジュレーション波形データを
読み出して形成された信号がモジュレーション信号とし
て用いられるが、これらの区別を無視して用いることも
自由であり、これにより特殊な効果音を発生することも
できる。さらに、ＤＳＰ２４には外部入力端子が設けら
れており、前記外部音源１８から音声信号またはモジュ
レーション信号を入力することもできる。

【００２３】ＤＳＰ２４は、入力された音声信号に対し
てモジュレーションやフィルタリングなどの種々の効果
を付与して出力ミキシング回路ＯＭＩＸ２５に出力する
回路である。音声信号にこのような効果を付与するた
め、ＤＳＰ２４は同じくディジタル低周波信号であるモ
ジュレーション信号を入力し、効果付与の係数として用
いる。効果が付与されたのちＤＳＰ２４から出力された
音声信号は出力ミキシング回路ＯＭＩＸ２５に入力され
る。出力ミキシング回路ＯＭＩＸ２５は、３２チャンネ
ルの音声信号等を２チャンネルのステレオ信号に変換し
てＤ／Ａ変換回路１６に出力する。

【００２４】図３は前記ＰＣＭ回路２３の内部構成を示
す図である。このＰＣＭ回路２３は、位相発生器３０、
アドレスポインタ３１、補間器３２、クリップ回路３
３，反転器３４、振幅変調用低周波発振器３５、エンベ
ロープジェネレータ３６、乗算器３７，３９、加算器３
８、および、比較器６０からなっている。なお、以下に
説明する動作は、時分割で３２チャンネル分並行に行わ
れている。

【００２５】位相発生器３０にはＳＣＰＵ１２から音名
に対応するＦＮＳデータおよびオクターブデータＯＣＴ
がセットされる。位相発生器３０は、これらのデータに
基づいて所定のサンプリング周期（たとえば３２ｋＨ
ｚ）毎に位相データを発生出力する。この位相データは
アドレスポインタ３１に入力される。アドレスポインタ
３１には、ＰＣＭ波形データを指定するデータとしてス
タートアドレスＳＡ，ループスタートアドレスＬＳＡ，
ループエンドアドレスＬＥＡがＳＣＰＵ１２から入力さ
れる。アドレスポインタ３１は位相発生器３０から入力
された位相データに基づいてアドレスの歩進量を決定
し、小数部を含むアドレスデータを出力する。小数部デ
ータＦＲＡは補間器３２に出力され、この小数部を挟む
２つの整数アドレスＭＥＡはメモリコントローラ２１を
介してＤＲＡＭ１３に出力される。

【００２６】入力された２つの整数アドレスＭＥＡによ
ってＤＲＡＭ１３から隣接する２つのＰＣＭ波形データ
が読み出される。ＤＲＡＭ１３から読みだされたＰＣＭ
波形データはメモリコントローラ２１を介して補間器３
２に入力される。補間器３２は、入力された２個のＰＣ
Ｍ波形データをアドレスポインタ３１から入力された小
数部データＦＲＡの値に応じて補間することにより該サ
ンプリングタイミングのディジタル低周波信号を形成す
る。補間器３２はこのデータをクリップ回路３３に入力
する。クリップ回路３３は、補間器３２から入力される
ディジタル低周波信号とオール“０”データとのセレク
タであり、ＳＣＰＵ１２から入力されるセレクト信号Ｓ
ＳＣＴＬによって何れか一方が選択出力される。ＳＳＣ
ＴＬが“０”のときは補間器３２から入力されたディジ
タル低周波信号がそのまま次段の反転器３４に出力さ
れ、ＳＳＣＴＬが“１”のときは次段の反転器３４にオ
ール“０”のデータが出力される。このようにＳＳＣＴ
ＴＬが“１”のときは、アドレスポインタ３１がＤＲＡ
Ｍ１３をアクセスして読み出したデータは全く無効にな
るため、ＳＳＣＴＬをＩＮＨとしてメモリコントローラ
２１に出力するようにしている。これにより、ＳＳＣＴ
Ｌが“１”のときは、そのチャンネルに対応するＤＲＡ
Ｍ１３のアクセスが無くなり、ＤＲＡＭ１３のメモリサ
イクルに余裕が生じる。

【００２７】反転器３４は、複数ビット（例えば１６ビ
ット）のデータで構成されているディジタル低周波信号
の各ビットデータをＳＰＣＴＬ信号で反転するため、図
６に示す回路構成を備えている。ＳＰＣＴＬはＳＣＰＵ
１２から入力される２ビットの信号である。ＸＯＲ回路
の２つの入力端子にはディジタル低周波信号およびＳＰ
ＣＴＬデータが入力される。ＸＯＲ回路のうちディジタ
ル低周波信号の符号ビット（最上位ビット）が入力され
るＸＯＲ回路にはＳＰＣＴＬの上位ビットが入力され、
数値（振幅）データビット（最上位ビット以外の全ビッ
ト）が入力されるＸＯＲ回路にはＳＰＣＴＬの下位ビッ
トが入力される。ＳＰＣＴＬのビットが“０，０”であ
れば入力されたディジタル低周波信号のデータはそのま
ま出力され、ＳＰＣＴＬのビットが“１，０”であれば
入力されたディジタル低周波信号は符号のみ反転されて
出力される。また、ＳＰＣＴＬのビットが“０，１”で
あれば入力されたディジタル低周波信号は数値を反転し
て出力され、ＳＰＣＴＬのビットが“１，１”であれば
入力されたディジタル低周波信号は符号，数値とも反転
して出力される。

【００２８】反転器３４から出力されたディジタル低周
波信号（直流信号の場合を含む）は、乗算器３９に入力
される。乗算器３９には、この他に加算器３８を介して
振幅変調用低周波発振器（ＡＬＦＯ）３５およびエンベ
ロープジェネレータ（ＥＧ）３６の信号が入力される。
ここで、より正確にはＡＬＦＯ３５が発生した低周波信
号は加算器３８に入力される。また、ＥＧ３６が発生し
たエンベロープ信号は、乗算器３６でトータルレベル信
号ＴＬが乗算されたのち加算器３８に入力される。これ
らの信号は加算器３８で加算されたのち乗算器３９およ
び比較器６０に入力される。ディジタル低周波信号とし
て通常の楽音信号が入力される場合には、この乗算器３
９により、振幅変調やエンベロープ波形の付与が行われ
る。一方、後段のＤＳＰ２４でＡＬＦＯ３５の発生する
低周波信号やＥＧ３６の発生するエンベロープ波形をそ
のままの形態でモジュレーション信号として使用したい
場合には、ディジタル低周波信号の値を直流的に固定し
て乗算器３９に入力することにより、他方から入力され
るＡＬＦＯ３５またはＥＧ３６の波形をこの乗算器３９
からそのままの形態で出力することができる。ディジタ
ル低周波信号として効果用のモジュレーション信号が入
力された場合、ＡＬＦＯ３５およびＥＧ３６を実質的に
ＯＦＦしてモジュレーション信号をそのまま出力する。
主として、この目的のためにクリップ回路３３および反
転器３４が設けられている。

【００２９】したがって、乗算器３９に入力されるＡＬ
ＦＯ３５またはＥＧ３６の波形をそのままの形態で乗算
器３９から出力しようとする場合には、例えばＳＳＣＴ
Ｌを“１”に設定し、ＳＰＣＴＬを“０，１”に設定す
ればよい。このようにすることにより、クリップ回路３
３の出力は“０，０，…”に固定（クリップ）され、反
転器３４の出力は最大値“０，１，…”に固定される。
この固定値と振幅変調用低周波発振器（ＡＬＦＯ）３５
の出力とエンベロープジェネレータ（ＥＧ）３６の出力
とが乗算されることにより、振幅変調用低周波発振器
（ＡＬＦＯ）３５またはエンベロープジェネレータ（Ｅ
Ｇ）３６から入力される値をそのままの形態で出力す
る。

【００３０】したがって、乗算器３９においては、以下
のような処理が行われる。

【００３１】ディジタル低周波信号として楽音の音声信
号が入力され、ＡＬＦＯ３５から低周波信号が入力され
た場合には、入力された音声信号が低周波信号によって
変調される。

【００３２】ディジタル低周波信号として楽音の音声信
号が入力され、ＥＧ３６からエンベロープ波形が入力さ
れた場合には、入力された音声信号にエンベロープ波形
が乗算され、エンベロープに応じた音量変化が付加され
る。

【００３３】また、後段のＤＳＰ２４で単純な低周波信
号やＥＧ波形をモジュレーション用に用いる場合には、
低周波信号を固定値にクリップしてＡＬＦＯ３５が発生
した低周波信号やＥＧ３６が発生したＥＧ波形をそのま
まの形態で出力する。

【００３４】なお、上記ＡＬＦＯ３５，ＥＧ３６は従来
より一般的な構成の回路である。ＡＬＦＯ３５は、ＳＣ
ＰＵ１２から入力される周波数データＬＦＯＳ，波形指
定データＬＦＯＷＳ，影響度データ（振幅データ）ＬＦ
ＯＡに基づいて例えば正弦波や図７に示すような波形の
低周波信号を発生する。ＥＧ３６にはＳＣＰＵ１２から
アタックレートＡＲ，第１ディケイレートＤ１Ｒ，第２
ディケイレートＤ２Ｒ，リリースレートＲＲが入力さ
れ、図８に示すようなエンベロープ波形データを発生し
て出力する。なお、ＰＣＭ波形データにはアタック部
（スタートアドレスＳＡからループスタートアドレスＬ
ＳＡの間）のみエンベロープを含む波形を記憶したもの
があるが、このようなＰＣＭ波形データを読み出す場合
にはアタック部としては最大値を出力し、そこでは同図
破線で示すようなエンベロープを形成する。

【００３５】一方、比較器６０においては、加算器３８
から入力した信号（低周波信号とエンベロープ信号とを
加算したもの）をしきい値信号ＴＨと比較する。加算器
３８から入力した信号がしきい値信号ＴＨよりも小さい
場合には、このチャンネルのディジタル低周波信号は形
成する必要なしと判断してアクセス禁止信号ＩＮＨをメ
モリコントローラ２１に対して出力する。これにより、
このチャンネルのメモリアクセスが禁止され、このメモ
リサイクルが他の回路に開放される。なお、しきい値信
号ＴＨの値は、たとえば、エンベロープ信号の最大減衰
値（３Ｆ_H）などに設定すればよい。

【００３６】なお、上記回路ではＡＬＦＯ３５の信号と
ＥＧ３６の信号とを加算器３８で加算しているが、この
加算器３８を乗算器に代えて乗算するようにしてもよ
い。

【００３７】図４は前記音源ＬＳＩ１１に内蔵されてい
るＤＳＰ２４のブロック図である。このＤＳＰ２４は、
前記ＰＣＭ回路２３からのディジタル低周波信号を１６
チャンネル分入力することができ、また、外部から入力
されるディジタル音声信号を２チャンネル入力すること
ができる。ＤＳＰ２４は、これら入力信号を音声信号と
して遅延やフィルタリングなどの所定の処理を施したの
ち、出力ミキシング回路２５に出力する。また、入力さ
れたディジタル低周波信号を音声信号として処理・出力
するのみならずモジュレーション信号として、すなわ
ち、他の音声信号に効果を付与するための係数として用
いることもできる。なお、ＰＣＭ回路２３は３２チャン
ネル構成であるのに対してこのＤＳＰ２４の入力部は１
６チャンネル分のレジスタしか有していない。これは仕
様の問題ではあるが、ＰＣＭ回路２３から直接出力ミキ
シング回路２５に出力される音声信号もあるため実用上
はこれで十分である。

【００３８】ＤＳＰ２４は、前記ＰＣＭ回路２３から入
力したディジタル低周波信号を記憶するためのレジスタ
として１６ワードのＭＩＸＳレジスタ４１を備えるとと
もに、外部音源１８から入力されるディジタル音声信号
を記憶するためのレジスタとして２ワードのＥＸＴＳレ
ジスタ４２を備えている。また、ＤＲＡＭ１３のリング
バッファから読み出されたデータを再度このＤＳＰで処
理するために一時記憶する３２ワードのＭＥＭＳレジス
タ４３も備えている。これらのレジスタＭＩＸＳ４１，
ＥＸＴＳ４２，ＭＥＭＳ４３は、それぞれレジスタ４
５，セレクタ４８に接続されている。レジスタ４５は、
変調信号（モジュレーション信号）である係数データを
被変調信号である音声信号のタイミングと同期して乗算
器４９に入力するために一時記憶する回路である。セレ
クタ４８は、乗算器４９に入力する音声信号を選択する
ための回路である。これらレジスタ４５およびセレクタ
４８に入力するデータを種々に組み合わせることによ
り、音声信号に対して極めて多様な効果を付与すること
ができる。

【００３９】このＤＳＰ２４はマイクロプログラムメモ
リ４０に記憶されているマイクロプログラムに従って２
５６ステップの動作を繰り返し実行するが、上述のレジ
スタ４１，４２，４３のいずれのデータをレジスタ４５
またはセレクタ４８のうちどれに入力するかはマイクロ
プログラムにより任意に設定することができる。

【００４０】ＤＲＡＭアドレス作成部４４は、ＤＲＡＭ
１３のリングバッファをアクセスする（書込／読出）ア
ドレスを作成してメモリコントローラ２１に出力する。
メモリコンロトーラ２１は、このアドレスでＤＲＡＭ１
３をアクセスしてリングバッファで遅延させるデータの
書き込み／読み出しを行う。また、上述したように乗算
器４９は、音声信号に対して係数を乗算することによ
り、その音声信号に種々の効果を与える回路である。前
記レジスタ４１，４２，４３またはＴＥＭＰ−ＲＡＭ５
３の記憶内容から１つの信号データが音声信号として入
力される。ＴＥＭＰ−ＲＡＭ５３はこのＤＳＰ２４で一
旦処理が施された音声信号を短時間遅延したのちフィー
ドバックするためのＲＡＭである。この選択は、マイク
ロプログラムによるレジスタの選択およびセレクタ４８
の設定によって行われる。一方、係数の選択はセレクタ
４７が行う。セレクタ４７には、前記レジスタ４５，固
定係数レジスタ４６が接続されているとともに、“００
０‥‥１”（すなわち１０進数の“１”）が入力されて
いる。これらのなかから１つが選択され乗算係数として
乗算器４９に入力される。レジスタ４５が選択された場
合には、セレクタ４８から入力される音声信号に対して
ＰＣＭ回路２３が発生した低周波信号による変調の効果
を付与することができる。係数レジスタ４６が選択され
た場合には、音声信号に係数レジスタ４６に記憶された
係数に対応した変調が施される。また、“０００‥‥
１”が選択された場合には、入力された音声信号がその
まま次段に出力される。

【００４１】乗算器４９から出力された音声信号は加算
器５０に入力される。加算器５０で所定の加算係数を加
算された音声信号は、１クロックディレイ５１→シフト
回路５２を経てこのＤＳＰ２４から出力される。前記加
算係数は、セレクタ５４により、１クロックディレイ５
１の出力値，ＴＥＭＰ−ＲＡＭ５３で遅延されたデータ
またはオール“０”のなかからセレクタ５４が１つを選
択して加算器５０に入力する。なお、前記１クロックデ
ィレイ５１は、入力されたデータを１サンプリングクロ
ック分遅延させて出力する回路である。シフト回路５２
は、入力データを所定桁（外部からセットされる）シフ
ト（ｎ乗に相当）して出力する回路である。また、ＴＥ
ＭＰ−ＲＡＭ５３は、シフト回路５２から出力された信
号を短時間遅延したのち、前記乗算器４９または加算器
５０に戻すための一時記憶メモリである。すなわち、Ｄ
ＲＡＭ１３のリングバッファでは長時間（１０ｍｓ〜１
ｓ程度）の遅延を行い、ＴＥＭＰ−ＲＡＭ５３ではそれ
以下の短時間の遅延を行う。

【００４２】このＤＳＰ２４では、リングバッファ，１
ビットディレイ５１，テンプＲＡＭ５３による遅延、乗
算器４９による乗算、加算器５０による加算、シフト回
路５２によるシフトによって種々の効果を付与すること
ができる。また、前記乗算器４９で音声信号に乗算係数
を乗算する場合において、音声信号の選択および乗算係
数の選択は、ＰＣＭ回路２３から入力されたディジタル
低周波信号、外部音源１８から入力されたディジタル信
号およびリングバッファで遅延された信号のなかから任
意に選択することができるため、自由度の高いＤＳＰ効
果の付与ができる。

【００４３】図１０は前記メモリコントローラのアクセ
ス制御動作を示すフローチャートである。この動作はＣ
ＰＵ回路２３が第１順位に割り当てられたメモリサイク
ルにおける動作を示している。まず、今回アクセスする
発音チャンネルがキーオフされているか否かを判断する
（ｎ１）。キーオフされている場合には、下位の装置の
メモリアクセスを受け付ける。また、ｎ２ではＰＣＭ回
路２３からＩＮＨ信号が入力されているか否かを判断す
る。ＩＮＨ信号が入力されている場合には、キーオフさ
れていないにも拘らず、この発音チャンネルのためのア
クセスを禁止して下位装置のアクセスを受け付ける。キ
ーオフされておらず、且つ、ＩＮＨ信号も入力されてい
ない場合のみこの発音チャンネルのためのＰＣＭ波形デ
ータを読み出すためＤＲＡＭ１３をアクセスする（ｎ
３）。

【００４４】以上説明したように、この実施例では、デ
ィジタル低周波信号に乗算されるエンベロープ・変調用
低周波信号のレベルがしきい値信号ＴＨよりも小さくな
ったとき、および、クリップ信号ＳＳＣＴＬが“１”に
なりディジタル低周波信号が直流的に一定レベルに固定
されたときには、ＰＣＭ回路２３がメモリアクセス禁止
信号ＩＮＨを出力し、メモリコントローラ２１はこの信
号に対応して当該発音チャンネルにおけるＤＲＡＭ１３
のアクセスを禁止して他の回路にこのメモリサイクルを
開放するため、他の回路たとえば、ＳＣＰＵ１２やＭＣ
ＰＵ１０のアクセスが容易になる。

【００４５】

【発明の効果】以上のようにこの発明によれば、信号発
生手段が音声信号を発生している場合でも、その信号の
レベルが十分に小さくこの信号を省略しても差し支えな
い場合には、その信号発生のための記憶手段のアクセス
を禁止して他の装置に記憶手段のアクセスを開放するよ
うにしたことにより、記憶手段のアクセスを効率的に行
い、且つ、無駄なアクセスを無くして消費電力を節約す
ることができる。

【図面の簡単な説明】

【図１】この発明の実施例である音源用ＬＳＩが適用さ
れるゲーム機のブロック図

【図２】同音源用ＬＳＩのブロック図

【図３】同音源用ＬＳＩのＰＣＭ回路のブロック図

【図４】同音源用ＬＳＩのＤＳＰのブロック図

【図５】同音源用ＬＳＩに接続されるＤＲＡＭの内部構
成図

【図６】前記ＰＣＭ回路内の反転器の構成図

【図７】前記ＤＲＡＭに記憶されている変調用波形の例
を示す図

【図８】前記ＰＣＭ回路が発生するエンベロープの例を
示す図

【図９】前記ＤＲＡＭのアクセス優先順位テーブルを示
す図

【図１０】メモリコントローラの動作を示すフローチャ
ート

Claims

(57)【特許請求の範囲】

【請求項１】音声信号を発生するための信号パラメー
タを記憶した記憶手段と、該記憶手段を逐次アクセスし
読み出された信号パラメータに従って音声信号を発生す
る信号発生手段と、該信号発生手段の記憶手段へのアク
セスを制御するアクセス制御手段と、前記信号発生手段
が発生した音声信号のレベルを監視するレベル監視手段
と、を備え、上記アクセス制御手段は、前記レベル監視手段が音声信
号のレベルが所定値以下であることを検出したとき前記
信号発生手段の記憶手段へのアクセスを禁止する手段を
備えていることを特徴とする音源装置。
【請求項２】前記信号発生手段は複数の信号発生チャ
ンネルを有し、前記レベル監視手段は前記信号発生チャ
ンネル毎にその音声信号のレベルを監視する手段であ
り、前記アクセス制御手段は、音声信号のレベルが所定
値以下であることが検出された信号発生チャンネルに関
する記憶手段へのアクセスを禁止する手段である請求項
１に記載の音源装置。
【請求項３】前記アクセス制御手段は、前記信号発生
手段に対して記憶手段へのアクセスを禁止したとき、他
の装置に対して記憶手段へのアクセスを許可する手段で
ある請求項１または２に記載の音源装置。