CN1052090C - 声源装置 - Google Patents

Abstract

一种声源装置具有：存储产生的声音信号的信号参数的存储装置；根据顺次从该存储装置存取读出的信号参数，产生声音信号的信号发生装置；控制对该信号发生装置的存储装置的存取的存取控制装置；监视前述信号发生装置产生的声音信号的电平的电平监视装置；具有上述存取控制装置在前述电平监视装置检测出声音信号的电平在规定值以下时，禁止对前述信号发生装置的存储装置的存取的装置。

Description

声源装置

本发明涉及存储了信号参数的存储装置的存取并形成乐音和效果音等声音信号，同时，对该声音信号进行调节并输出各种效果的声源装置，特别涉及到提高前述存储装置的存取效率。在从存储器中顺序读取乐音波形数据以形成乐音的声源装置中，这里涉及即使音调变化也能取得乐音波形数据与包络线信号增高部的读出同步的声源装置。

目前的电视游戏机和计算机中，声源装置都是装在内部的，把存储在游戏盒式磁带(ROM)内的声音波形数据读进游戏机内部的RAM，根据游戏的进行情况，读出这些数据，从而产生游戏效果音和BGM(乐音)。

在RAM中，除了产生声音信号的波形数据外，还存储了在该声音信号中加入各种效果的滤波器数据等，为了加入各种效果，设置了暂时存储区。

此外，在内部RAM中，还设置了上述以外的各种数据区域，因此许多游戏机内的装置都可存取该RAM。

然而，在已有的声源装置中，由于指示发音的声音信号的衰减，即使在几乎听不到的音量的情况下，以及事实上已经无声的情况下，只要不输入切断信号(切断发音的信号)，都将继续存取内部RAM。因此，由于不必要的存储器存取，将浪费不必要的电力。

为了消除这种情况，设计者有意识地设计了一种程序，使其产生切断信号，以减少对声源装置的RAM等存储器的存取次数，这样就增加了设计者在设计工作上的负担。

使用乐音波形数据(声音数据)存储器的声源装置，通常具有存储声音数据的存储器和EG(包络线发生器)信号发生部，把EG信号赋予从存储器读出的声音数据。图15表示上述声音数据和EG数据(信号)的一个例子。如图所示，声音数据包括构成乐音电平增高部的电平增高数据和随后的环路数据；EG数据分为A(电平增高状态)、D(衰减状态)、S(保持状态)或D2(第2衰减状态)、以及R(释放状态)，其形状如图所示。当读出声音数据时，同时形成EG数据，并把EG数据赋予声音数据。环路数据设置在LSA(环路起始地址)和LEA(环路结束地址)之间，当读出地址到达LEA时，立即返回LSA读出环路数据，进行反复读出。

在上述乐音形成方法中，在变化音调情况下，将改变声音数据读出地址的变化幅度。例如，当音调变高时，使地址的变化幅度加大；音调变低时，使地址的变化幅度减小。然而，根据音调的变化，改变读出地址的变化幅度时，由于EG数据的产生速度是一定的，则从EG数据的电平增高状态移到衰减状态的定时，与声音数据的电平增高数据转换到环路数据的定时不一致，出现了不能形成适当乐音的问题。

以前曾经提出了根据音调变化，改变电平增高状态的斜率，即电键定标的办法。

然而，采用上述电键定标法，即使能做到EG数据的电平增高状态与声音数据的电平增高数据相对应，也难于达到严密的同步，而且，为改变EG数据形状的构成，也是复杂的问题。

本发明对音量小到必要以下的声音信号，将完全禁止存储器的存取，提高了电力消耗的效率。同时，由于对声源装置以外的其他装置(其他电路)，也开放了存储器存取权，因此也提高了存储器的使用效率。

本发明的另一目的是提供一种能以简单的结构实现EG数据与声音数据(乐音波形数据)的严密的同步。

本申请的发明具有：存储为产生声音信号的信号参数的存储装置；根据顺序存取读出该存储装置的信号参数，产生声音信号的信号产生装置；控制对该信号产生装置的存储装置的存取的存取控制装置；对前述信号产生装置产生的声音信号电平进行监视的电平监视装置。

上述存取控制装置的特征是：当前述电平监视装置检测出声音信号电平在规定值以下时，具有禁止到前述信号产生装置的存储装置进行存取的装置。

本发明的声源装置设有监视乐音波形数据读出的装置，当检测出电平增高状态的乐音波形数据读出终了时，将强制移动EG数据，使其从电平增高状态移到其后的状态。

本发明中，信号产生装置顺次存取存储装置，根据从该存储装置读出的信号参数，产生声音信号。产生声音信号期间，定期的存储装置的存取是必要的。一方面，电平监视装置监视信号产生装置产生的声音信号电平，当存取控制装置从电平监视装置收到声音信号电平在规定值以下的通知时，信号产生装置将禁止在存储装置进行存取。这样，对事实上无声的声音信号，将不存取，因此，可以对信号产生装置以外的其它装置开放存储装置，信号产生装置也可以节约存取所需的电力。

当乐音产生指令到来时，要设定乐音波形数据存储装置的发音起始地址，开始读出电平增高数据。同时，EG(包络线)信号产生装置开始产生EG信号。把该EG信号赋予在从前述乐音波形数据存储装置读出的乐音波形数据上，形成EG控制的乐音波形数据。在该控制中，状态移动控制装置监视乐音波形数据的读出，当检测出电平增高状态的乐音波形数据读出终了时，就把前述EG信号从电平增高状态强行移动到其后一状态。当发音的乐音音调改变时，该乐音波形数据的读出速度变化，但可以不管由于状态移动控制的音调高低，当电平增高阶段的乐音波形数据的读出终了时，EG信号的电平增高状态也终止了，此后为环路数据的读出。因此，乐音波形数据的电平增高部分与EG信号的电平增高部分，与音调高低无关，可以严密联动。

在进行了上述的电平增高部的控制以后，将进行公知的环路部的控制。也就是说，从环路部的起始地址顺次读出乐音波形数据，当达到环路结束地址时，再返回到环路起始地址，进行环路数据的反复读出。直到该环路数据被切断时，赋予D、S或D2阶段的EG信号，在切断期间赋予R阶段EG信号。

图1应用本发明实施例的声源用LSI的游戏机方块图；

图2该声源用LSI方块图；

图3该声源用LSI的PCM电路方块图；

图4该声源用LSI的DSP方块图；

图5与该声源用LSI连接的DRAM内部结构图；

图6前述PCM电路内的反转器结构图；

图7存储在前述DRAM中的调制用波形图；

图8前述PCM电路产生的包络线图；

图9前述DRAM的存取优先顺序表；

图10表示存储控制器动作的流程图；

图11是PCM电路的另一实施的结构图；

图12是PCM电路内的相位发生器及地址指示器的详细方块图；

图13是包络线发生器(EG)的详细方块图；

图14是用以表示上述EG的动作的说明图；

图15是用以说明现有技术的音源装置的缺点的说明图。

图1是应用本发明实施例的声源用LSI的电视游戏机结构图。游戏机主机1与显示器4和扬声器5相连接。可用电视接收机内的装置作为显示器4及扬声器5。游戏机主机1除与上述显示器4和扬声器5连接以外，还与装有存储了游戏程序的ROM19的游戏盒式磁带3(CD-ROM也可以)连接，还与游戏用唱机的操作控制器2连接。控制器2通过电缆与游戏机主机1连接，游戏盒式磁带3插入游戏机主机1的槽中(在CD-ROM情况下，是CD-ROM驱动装置)。游戏机主机1中装有主CPU(MCPU)10，该MCPU10控制进行游戏的装置的全部动作。MCPU10与前述控制器2、游戏盒式磁带3内的ROM19、表示控制用显示器控制器14、以及效果音和产生BGM的声源LSI11连接。声源LSI11与发音控制用声音CPU(SCPU)12、存储SCPU12程序及PCM波形数据等的DRAM13、以及把产生的乐音数据变换成模拟乐音信号的D/A变换电路16连接。D/A变换电路16与前述扬声器5连接。声源LSI11具有外部输入端子，与外部声源装置18连接，也可以输入数字声音数据。显示器控制器14与存储画面表示数据的VRAM15及前述显示器4连接。

当游戏机主机1的游戏盒式磁带3使电源接通时，MCPU10读入指定的画面数据并送入显示器控制器14，同时，把产生效果音及BGM的控制程序、PCM波形数据以及DSP滤波器数据写入DRAM。此后，通过控制器2的操作，游戏开始，按照游戏进行的情况，变换画面数据并产生效果音、BGM发音。MCPU10直接控制游戏的进行，即变换画面数据。效果音和BGM的产生，是根据MCPU10对SCPU12的指示，具体的声音信号的合成是SCPU12根据写入DRAM13的程序、PCM波形数据、DSP滤波器数据来完成的。

图2是前述声源LSI11的内部方块图。该声源LSI11的PCM电路23，根据顺次读出的存储在DRAM13中的PCM波形数据，形成声音信号、调制信号等的数字低频信号。如上所述，每当游戏盒式磁带3插入槽后，电源接通，从内装ROM19向DRAM13写入新的数据。因此，对每种游戏都将产生互不相同的效果音和BGM。DRAM13通过存储器控制器21，与MCPU10、SCPU12、以及声源LSI11内的PCM电路23、DSP24连接，分别占有的时间，对存取DRAM13是可能的。MCPU10和SCPU12通过CPU接口电路20，与存储器控制器21连接。CPU接口电路20与寄存器22连接，以使MCPU10和SCPU11把数据放置在PCM电路23和DSP24。

这里，参照图5说明DRAM13的内部结构。在DRAM13中存储规定前述SCPU12动作的SCPU程序、PCM波形数据、以及DSP滤波器数据。设置有DSP可再用程序区域。PCM波形数据包括产生BGM及效果音用乐音信号的话音波形数据，以及作为赋于效果的参数而读出的调制波形数据。为了对话音波形数据、调制波形数据各自分类存储，分别设置了多个存储区。DSP滤波数据是在DSP对声音信号实施各种滤波效果时读出的数据。DSP可再用程序区域是在DSP24延迟声音信号数据，赋于滤波和调制等效果时使用的。

话音波形数据可以是存储的取样效果音和乐器音数据，为了使这些声音能长时间持续发音，存储了每个话音数据的起始地址SA、环路起始地址LSA、环路结束地址LEA，使其能循环读出。在读出该话音数据时，首先从读出起始地址SA开始，直到读取环路结束地址LEA为止。此后，在环路起始地址LSA→环路结束地址LEA间反复读出，则可以做到长时间读出。调制波形数据是调制乐音信号的波形，主要存储的是正弦波和图7所示的波形。

SCPU程序、PCM波形数据以及DSP滤波器数据是在游戏软件盒式磁带3接入时(电源接通时)，由MCPU10写入的。根据MCPU10的指示，SCPU12读出SCPU程序，并据此开始动作。

图9表示前述存储器控制器21的存储器存取优先顺序表。声源LSI11在32信道，进行了PCM波形数据的1取样时钟的分割(相当于32时分割信道)。存储器控制器21把1取样时钟分割为128存储周期。声源LSI11的1信道有4个存储周期，设定了如图所示的一周期优先顺序存储器存取权。第1顺序，DSP23和PCM24交替分配，第2顺序、第3顺序、第4顺序分别为更新周期，分配给MCPU10、SCPU12存取。因为DSP23和PCM24要求实时形成和处理数字低频信号，所以分配在较高的优先顺序。

PCM电路23根据SCPU12的指示，读出PCM波形数据，形成数字低频信号。数字低频信号做为后面的电路的BGM乐音和效果音等的声音信号或调制信号。PCM电路23具有32时分割信道，可独立形成32种数字低频信号。PCM电路23可分别在32信道监视形成的数字低频信号电平，当信号电平比规定值小时，则不要该数字低频信号，即向存储器控制器21输出存取禁止信号1NH。存储器控制器21收到1NH时，就中止该信道的DRAM13的存取，当收到来自其它电路的存储器存取要求时，将根据该要求进行DRAM13的存取。这样，也给予了上述存储器存取优先顺序表中处于低位的电路的存取机会。

PCM电路23形成数字低频信号以后，声音信号输入DSP24，或者直接输入到输出混频电路OMI×25。调制信号输入到DSP24，作为效果用系数。一般来说，读出话音波形数据而形成的信号作为声音信号，读出调制波形数据而形成的信号作为调制信号，但是，也可以不加区别地自由使用，从而产生特殊的效果音。DSP24设有外部输入端子，从前述外部声源18输入声音信号或调制信号。

DSP24对输入的声音信号赋予调制和滤波等各种效果，再输出到输出混频电路OMI×25。为了对声音信号赋予这样的效果，DSP24输入同为数字低频信号的调制信号，作为效果赋予系数。从赋予效果以后的DSP24输出的声音信号，输入到输出混频电路OMI×25。输出混频电路OMI×25把32信道的声音信号等变换为2信道的立体声信号，并输出到D/A变换电路16。

图3是前述PCM电路23的内部结构图。该PCM电路23的组成是：相位发生器30，地址指示器31，内插器32，削波电路33，倒相器34，振幅调制用低频振荡器35，包络线发生器36，乘法器37、39，加法器38，比较器60。以下对动作的说明，都是时分割32信道并行的。

相位发生器30根据SCPU12的音调名称，调整在FNS数据及信频程数据OCT。相位发生器30再根据这些数据，按照规定的各取样周期(例如32KHz)，产生并输出相位数据。该相位数据输入到地址指示器31。在地址指示器31中，以PCM波形数据作为指定数据，从SCPU12输入起始地址SA、环路起始地址LSA、环路结束地址LEA。地址指示器31根据从相位发生器30输入的相位数据，决定地址的步进量，输出含有小数的地址数据。小数数据FRA输入到内插器32，夹该小数的两个整数地址MEA通过存储器控制器21，输出到DRAM13。

根据输入的两个整数地址MEA，从DRAM13读出邻接的两个PCM波形数据。从DRAM13读出的PCM波形数据，通过存储器控制器21，输入到内插器32。内插器32根据从地址指示器31输入的小数数据FRA的值，内插输入的2个PCM波形数据，从而形成该取样定时的数字低频信号。内插器32把这个数据输入到削波电路33。削波电路33是从内插器32输入的数字低频信号和全“0”数据的选择器，根据从SCPU12输入的选择信号SSCTL，选择输出其中之一。当SSCTL为“0”时，从内插器32输入的数字低频信号，原封不动地从倒相器34输出；当SSCTL为“1”时，倒相器34输出全“0”数据。这样，因为SSCTL为“1”时，地址指示器31存取DRAM13并读出的数据全部无效，则把SSCTL作为1NH，从存储器控制器21输出。当SSCTL为“1”时，因相应信道没有DRAM13的存取，则DRAM13的存储周期是富裕的。

倒相器34根据SPCTL信号，对由多比特(例如16比特)数据构成的数字低频信号的各比特数据进行倒相，图6为电路构成。SPCTL是从SCPU12输入的2比特信号。XOR电路的2个输入端子输入数字低频信号及SPCTL数据。输入XOR电路中数字低频信号的符号比特(最上位比特)的XOR电路，输入SPCTL的上位比特；输入数值(振幅)数据比特(最上位比特以外的全部比特)的XOR电路，输入SPCTL的下位比特。若SPCTL的比特是“0，0”，则输入的数字低频信号数据原样输出；若SPCTL的比特是“1，0”，则输入的数字低频信号反号输出。若SPCTL的比特是“0，1”，则输入的数字低频信号数值倒相输出；若SPCTL的比特是“1，1”，则输入的数字低频信号数值和符号均倒相输出。

从倒相器34输出的数字低频信号(包含直流信号的情况)，输入到乘法器39。通过加法器38，乘法器39还输入振幅调制用低频振荡器(ALFO)35以及包络线发生器(EG)36的信号。这里，更正确地应该说，ALFO35产生的低频信号输入到加法器38。EG36产生的包络线信号，在乘法器36中与全电平信号TL进行乘法运算后，输入到加法器38。这些信号在加法器38中进行加法运算后，输入到乘法器39和比较器60。作为数字低频信号的通常乐音信号输入时，通过乘法器39，进行振幅调制和赋于包络线波形。另一方面，在后段DSP24，当希望ALFO35产生的低频信号和EG36产生的包络线波形保持原来状态，作为调制信号使用时，可以把数字低频信号值固定为直流，输入到乘法器39。则输入的ALFO35或EG36的波形，可从乘法器39原样形态输出。当作为数字低频信号的效果用调制信号输入时，实质上ALFO35和EG36已关断，调制信号可原样输出。为此目的，设置了削波电路33和倒相器34。

当输入到乘法器39的ALFO35或EG36的波形原样形态从乘法器39输出时，例如可设定SSCTL为“1”，SPCTL为“0，1”。这样，削波器33的输出被固定在“0，0”(削波)，倒相器34的输出被固定在最大值“0，1”。该固定值与振幅调制用低频振荡器(ALFO)35的输出和包络线发生器(EG)36的输出，经乘法运算，从振幅调制用低频振荡器(ALFO)35或包络线发生器(EG)36输入的值，可原样形态输出。

在乘法器39进行以下处理。

作为数字低频信号的乐音声音信号输入，并从ALFO35输入低频信号时，输入的声音信号由低频信号调制。

作为数字低频信号的乐音声音信号输入，并从EG36输入包络线波形时，输入的声音信号与包络线波形相乘，则附加了与包络线相对应的音量变化。

在后段的DSP24，当把单纯的低频信号和EG波形用作调制时，把低频信号削波为固定值，则ALFO35产生的低频信号和EG36产生的EG波形可原样输出。

上述ALFO35、EG36是已有的一般电路。根据从SCPU12输入的频率数据LFOS、波形指定数据LFOWS、影响度数据(振幅数据)LFOA，ALFO35产生正弦波和图7所示波形的低频信号。EG36从SCPU12输入电平增高速率AR、第1衰减速率D1R、第2衰状速率D2R、释放速率RR，则产生并输出如图8所示的包络线波形数据。PCM波形数据存储了仅包含电平增高部(从起始地址SA到环路起始地址LSA之间)的包络线波形，当读出该PCM波形数据时，电平增高部输出最大值，形成图中用点线表示的包络线。

另一方面，比较器60把从加法器38输入的信号(低频信号与包络线信号相加)与阈值信号TH比较。当从加法器38输入的信号比阈值信号TH小时，则不必形成该信道的数字低频信号，这时对存储器控制器21输出一个存取禁止信号1NH。这样，就禁止了该信道的存储器存取，该存储周期可向其它电路开放。阈值信号TH的值，可以设定在包络线信号的最大衰减值(3FH)等。

在上述电路中，ALFO35的信号和EG36的信号在加法器38中相加，把该加法器38用乘法器代替，进行乘法运算也是可以的。

图4是前述声源LSI11内装的DSP24的方块图。DSP24可从前述PCM电路23输入16信道的数字低频信号，也可输入2信道的外部数字声音信号。DSP24把这些输入信号作为声音信号，进行延迟和滤波等处理，再从输出混频电路25输出。另外，不仅把输入的数字低频信号作为声音信号处理和输出，而且还可作为调制信号使用，即可作为效果系数赋予其它声音信号。PCM电路23是按32信道构成的，而DSP24的输入部仅有16信道的寄存器。这是规格的问题，然而因为有来自PCM电路23，在直接输出混频电路25输出的声音信号，实用上也就足够了。

DSP24具有16字的MIXS寄存器41，作为存储从前述PCM电路23输入的数字低频信号的寄存器；还有2字的EXTS寄存器42，作为存储从外部声源18输入的数字声音信号的寄存器。因为从DRAM13的环形缓冲器读出的数据，要再次在DSP进行处理，所以还有一个暂时存储的32字MEMS寄存器43。这些寄存器MIXS41、EXTS42、MEMS43分别与寄存器45、选择器48连接。寄存器45是暂时存储电路，以使调制信号的系数数据与被调制信号的声音信号的定时同步，再输入到乘法器49。选择器48是选择输入到乘法器49的声音信号的电路。由于输入到寄存器45和选择器48的数据可以进行各种组合，因此可对声音信号赋于极多的效果。

DSP24根据存储在微程序存储器40中的微程序，重复进行256步骤的动作。上述寄存器41、42、43中无论哪个的数据，都可以根据任意设定的微程序，输入到寄存器45或选择器48。

DRAM地址制定部44制定存取(写入/读出)DRAM13的环形缓冲器的地址，输出到存储器控制器21。存储器控制器21根据这个地址，存取DRAM13，并写入/读出由环形缓冲器延迟的数据。上述乘法器49是把声音信号乘以系数，从而赋于该声音信号各种效果的电路。把前述寄存器41、42、43或TEMP-RAM53的存储内容中的一个信号数据，作为声音信号输入。TEMP-RAM53是把经DSP24处理后的声音信号短时间延迟后，再进行反馈的RAM。该选择是根据微程序的寄存器选择及选择器48的设定来实现的。系数的选择由选择器47来完成。选择器47与前述寄存器45、固定系数寄存器46连接，输入“000-1”(即10进数的1)。选择其中的一个作为乘法系数，输入到乘法器49。当选择寄存器45时，则把PCM电路23产生的低频信号的调制效果赋于由选择器48输入的声音信号。当选择系数寄存器46时，则根据系数寄存器46存储的系数，对声音信号进行调制。当选择“000-1”时，输入的声音信号原样输出到下一级电路。

从乘法器49输出的声音信号输入到加法器50。在加法器50，与规定的加法系数相加的声音信号，经1时钟脉冲延迟器51→移位电路52，从DSP24输出。从1时钟延迟器51的输出值、TEMP-RAM53延迟的数据或全“0”中，选择器54选择其中之一，输入到加法器50。前述1时钟脉冲延迟器51是对输入的数据进行1取样时钟脉冲延迟输出的电路。移位电路52是按规定位数(从外部调整)对输入数据进行移位(相当乘n)输出的电路。TEMP-RAM53是暂时存储器，把从移位电路52输出的信号短时间延迟后，再返回到上述乘法器49或加法器50。也就是说，DRAM13的环形缓冲器进行长时间(10ms～1s)延迟，TEMP-RAM53进行短时间延迟。

在DSP24，可以由环形缓冲器、1时钟脉冲延迟器51、标准RAM53延迟，由乘法器49相乘，由加法器50相加，由移位电路52移位，从而赋予各种效果。在上述乘法器49，把乘法系数与声音信号相乘时，声音信号的选择和乘法系数的选择，可以从PCM电路23输入的数字低频信号、外部声源18输入的数字信号以及环形缓冲器延迟的信号中，任意选择，可实现高自由度的DSP效果赋予。

图10表示前述存储器控制器的存取控制动作流程。它表示相当于CPU电路23第1顺序的存储周期的动作。首先，判断这次存取的发音信道是否已切断(n1)。当已切断时，要接受下位装置的存储器存取。再用n2判断是否从PCM电路23输入了1NH信号。当1NH信号输入时，即使没有切断，也要禁止该发音信道的存取，而接收下位装置的存取。仅在没有切断，而且也没有输入1NH信号的情况下，才读出该发音信道的PCM波形数据，存取DRAM13(n3)。

如上所述，在本实施例中，当与数字低频信号相乘的包络线。调制用低频信号的电平比阈值信号TH小时，以及削波信号SSCTL为“1”，数字低频信号固定为直流的一定电平时，PCM电路23输出存储器存取禁止信号1NH，存储器控制器21根据该信号，禁止该发音信道的DRAM13的存取，而开放其它电路的存储周期，这样，例如SCPU12和MCPU10的存取就容易了。

下面参照图11等，说明本发明的其它实施例。

图11表示前述PCM电路23另一实施例的内部结构图。该PCM电路23由相位发生器30、地址指示器31、内插器32、振幅调制用低频振荡器(ALFO)35、包络线发生器(EG)36、乘法器37、输出控制器38组成。以下说明其动作，时分割为32时隙(信道)并行。

相位发生器30根据SCPU12的音调名称，设定FNS数据及信频程数据OCT。相位发生器30根据这些数据，在每个规定的取样周期(例如32KHz)，产生相位数据。该相位数据输入到地址指示器31。在地址指示器31中，把PCM波形数据作为指定数据，从SCPU12输入起始地址SA、环路起始地址LSA、环路结束地址LEA。地址指示器31根据从相位发生器30输入的相位数据，决定存取的步进量，输出包含小数部分的地址数据。小数数据FRA输入到内插器32，夹该小数的两个整数地址MEA，通过存储器控制器21，输出到DRAM13。

根据输入的两个整数地址MEA，从DRAM13读出邻接的两个PCM波形数据。从DRAM13读出的PCM波形数据，通过存储器控制器21，输入到内插器32。内插器32根据从地址指示器31输入的小数数据FRA的值，内插输入的2个PCM波形数据，从而形成该取样定时的数字低频信号。内插器32的输出输入到乘法器37。同时，ALFO35及EG36的矩形波和锯齿波等低频信号或图5所示的EG数据，供给乘法器37。在乘法器37，对以各信道为处理单位的每一字，进行乘法运算，再输出到输出控制器38。这样，内插器32输出的数字低频信号，受到ALFO35或EG36数据的包络线控制，该信号通过输出控制器38，输出到DSP24。

在DSP24，把受到控制的数据，经适当的滤波成为乐音输出，送入D/A变换器16。

在PCM电路23中，地址指示器31对EG36输出的信号CHNG设置了控制线。该信号CHNG是地址指示器31检出电平增高状态的PCM波形数据读出终了时，产生的信号。如后所述，当EG36收到该信号CHNG时，将把EG信号从电平增高状态转移到以后的状态。

图12是PCM电路23内的相位发生器30及地址指示器31的详细方块图。

相位发生器30由移位电路70和累加器71组成。移位电路70根据信频程数据OCT，把与音调名称对应的FNS数据移位，形成频率数据。该频率数据输入累加器71，成为相位数据，即读出PCM波形数据的相对地址数据(使起始地址SA为0时的地址)。

地址指示器31的构成是：从上述累加器71输出的相对地址数据中减去环路数据存储部存储范围(参照图5)的环路结束地址LEA的减法器80；把该减法器80的符号以外的输出与环路起始地址LSA相加的加法器81；选择该加法器81的相加结果或上述累加器71的输出的选择器82；把该选择器82的输出与是绝对地址的起始地址SA相加的加法器83；通过内插求出与上述内插器32邻接的PCM波形数据中与小数FRA对应的数据的加法器84和选择器85；把上述累加器71输出的相对地址数据与环路起始地址LSA进行比较的比较器86。起始地址SA是用绝对地址给出的，各环路地址LSA和LEA是用从环路起始地址SA开始的相对地址给出的。

参照图5的话音波形数据存储范围的地址，顺次说明地址指示器31的动作。减法器80为了从累加器71输出的相对地址数据中减去环路结束地址LEA的地址，在PCM波形数据(话音波形数据)的读出开始时，减法器80的输出符号为负。在该减法器80的输出符号为负时，选择器82选择累加器71的输出并输入加法器83。然而，在读出开始时，累加器71的输出原样输出给加法器83，在这里与是绝对地址的起始地址SA相加，作为DRAM13的实际地址输出。加法器83的相加结果分离为整数部地址MEA和小数部地址FRA，整数部地址在1信道周期的最初阶段，通过选择器85原样输出，在该信道的后半周期，上述整数部地址在加法器84加1，通过选择器85输出。存储器控制器21在1信道周期内，收到上述2个整数部地址MEA，则读出邻接的2个地址数据，输出给内插器32，在这里对上述小数部地址FRA进行内插。

在读出PCM波形数据时，减法器80相减结果的符号由负变正的瞬间，转换选择器82。上述减法器80的符号输出端子与累加器71的负荷端子连接，当上述符号由负转换为正的瞬间，累加器71输入加法器81的输出。在该输入瞬间，减法器80的符号以外的输出约为0(＞0)，累加器71输入超过环路起始地址LSA的值LSA′。当累加器71输入环路起始地址LSA′时，减法器80的输出符号再次为负。这样，选择器82再次选择累加器71的输出。在累加器71输出的相对地址超过环路结束地址LEA的瞬间，选择器82选择加法器81的输出，输出环路起始地址LSA′，此后，再次选择累加器71的输出，输出环路起始地址LSA′的步进量到加法器83。这样的动作按图5箭头所示反复读出。

比较器86比较累加器71输出的相对地址与环路起始地址LSA，两者一致的阶段，对EG36输出CHNG信号。该信号CHNG产生的定时，就是累加器71的输出从起始地址SA到达环路起始地址LSA的定时。在环路动作中，从环路结束地址LEA返回到环路起始地址LSA′时，累加器71输出的相对地址仅比环路起始地址LSA前进一小步，为LSA′，在返回的定时中，信号CHNG并不出现。如后所述，当CHNG产生时，EG36的EG数据从电平增高状态转换到以后状态。

图13是EG36的详细方块图。选择器90根据状态转移控制电路91的输出，选择“0”、“D1R”、“D2R”、“RR”其中一个的速率数据，输出到减法器92。这个速率信号相当EG数据形成时一个时钟的EG数据速率变化幅度。选择器90选择的速率数据是在减法器92中用作从“0”作减法的数据，从下一个时钟脉冲开始，用作从1时钟脉冲延迟电路93作减法的数据。减法器92的输出作为EG36输出的EG数据，如后所述，为了对该EG数据是否达到了衰减电平DL进行监视，要供给状态转移控制电路91，再从上述延迟电路93输出。

在以上结构中，减法器92的输出，即EG36的输出，根据选择器90选择的速率数据，进行阶梯状衰减(当然，速率为“0”时，没有衰减)。另一方面，减法器92的输出，输入到状态转移控制电路91，在控制电路91中，把该输出与从第1衰减转移到第2衰减状态时的衰减电平DL进行比较，监视两者是否一致。一致时，选择器90选择D2R的速率数据。这个衰减电平DL是予先设定值，由于产生了KON等情况，就没有输入了。状态转移控制电路91输入接通信号KON、切断信号KOFF、以及来自地址指示器31的信号CHNG。当状态转移控制电路91收到接通信号KON时，选择器90选择“0”。此后，当收到来自地址指示器31的信号CHNG时，选择器90选择D1R。当收到切断信号KOFF时，选择器90选择RR。由于状态转移控制电路91的控制，当最初的接通信号KON输入时，则输出图14的电平增高状态A的EG数据，当输入来自地址指示器31的信号CHNG时，则输出第1衰减状态D1的EG数据，在EG数据电平达到衰减电平DL的阶段，则输出第2衰减状态的EG数据，当输入切断信号KOFF时，则从这时开始输出释放状态R的EG数据。

在上述控制中，来自地址指示器31的信号CHNG的输出定时，如图12所述，即为比较器86把累加器71输出的相对地址数据与环路起始数据LSA进行比较，检出两者一致的时间。由于信号CHNG是在PCM波形数据的读出达到环路起始地址LSA时产生的，EG36可在这个定时中，从电平增高状态A转移到第1衰减状态D1，则PCM波形数据与EG数据的电平增高状态期间可正确同步。也就是说，图14中L的电平增高状态的长度可与PCM波形数据的电平增高状态的长度同步，按该乐音的音调，正确伸缩。

这样，地址指示器31监视乐音波形数据(PCM波形数据)的电平增高状态的读出完了，当检测出该读出完了时，则输出信号CHNG给EG36，EG36根据信号CHNG，把EG数据的状态从电平增高状态转换到其后的状态，从而可真正实现EG数据与乐音波形数据的电平增高部的同步。这样，即使音调变化，也能发出正确的乐音。

利用上述发明，当信号发生装置产生的声音信号电平非常小时，以致省略该信号也没有任何妨碍时，则可以禁止该信号存储装置的存取，而开放另一装置的存储装置的存取，这样就可以做到高效率的存储装置的存取，不会有无效的存取，可节约电力。

利用本发明，当检测出电平增高状态的乐音波形数据读出终了时，把包络线信号从电平增高状态转移到以后的状态，则可以实现乐音波形数据的电平增高状态与包络线信号的电平增高状态的正确同步。这样，即使音调变化，也能发出正确的乐音。

Claims (8)

1.一种声音信号发生装置，它包括：

一个存储器(13)，供存储声音信号数据；

一个参数发生器(35，36)，供产生参数数据；

一个声音信号数据发生器(23)，供根据参数发生器(35，36)产生的参数数据从存储器(13)读出声音信号数据从而产生声音信号数据；

一个级别监视器(60)，供监视由所述声音信号数据发生器(23)产生的声音信号数据的级别；

其特征在于，所述声音信号发生装置还包括：

一个存取控制器(21)，用于当级别监视器(60)检测出其所监视的声音信号数据的级别小于规定值时禁止声音信号数据发生器(23)对存储器(13)进行存取。

2.如权利要求1所述的声音信号发生装置，其特征在于，所述声音信号数据发生器(23)有多个信道供产生声音信号数据，所述级别监视器(60)监视各信道的级别，且所述存取控制器(21)在级别监视器(60)检测出所述级别小于规定值时禁止对各信道中存储器(13)进行存取。

3.如权利要求1所述的声音信号发生装置，其特征在于，所述存取控制器(21)在阻止声音信号发生器(23)进行存取时容许其它不是产生声音信号数据的处理器(10，12)对存储器(13)进行存取。

4.如权利要求1所述的声音信号发生装置，其特征在于，所述参数数据为包络波数据，用于给声音信号数据提供包络波。

5.如权利要求1所述的声音信号发生装置，其特征在于，所述参数数据为低频信号数据，供调制声音信号数据用。

6.如权利要求1所述的声音信号发生装置，其特征在于，所述级别监视器(60)通过检测数据的数据级监视声音信号数据的数据级。

7.如权利要求3所述的声音信号发生装置，其特征在于，它还包括：

一个存储器存取优先次序表，供存储存储器存取优先次序，该优先次序规定声音信号发生器(23)为第一优先对存储器(13)进行存取的装置，其它处理器(10，12)对存储器进行存取的优选次序则定为较低的优先次序；

其中，所述存取控制器(21)根据所述存储器存取优先次序表对存储器(13)进行存取。

8.如权利要求1所述的声音信号发生装置，其特征在于，它还包括：

一个变换器(33)，供将声音信号数据发生器(23)产生的声音信号数据变换成特定值或将声音信号数据原动不动地输出；

一个包络供应器(24)，供通过用参数数据调制变换器(33)来的输出数据产生提供包络的声音信号数据；

所述存取控制器(21)，供变换器(33)将声音信号数据变换成特定数据时禁止声音信号数据发生器(23)对存储器(13)进行存取。

Images