JPS6255158B2 - - Google Patents
Info
- Publication number
- JPS6255158B2 JPS6255158B2 JP56118112A JP11811281A JPS6255158B2 JP S6255158 B2 JPS6255158 B2 JP S6255158B2 JP 56118112 A JP56118112 A JP 56118112A JP 11811281 A JP11811281 A JP 11811281A JP S6255158 B2 JPS6255158 B2 JP S6255158B2
- Authority
- JP
- Japan
- Prior art keywords
- spd
- memory
- register
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 212
- 230000005236 sound signal Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 230000033764 rhythmic process Effects 0.000 description 3
- 102100040515 Delta(3,5)-Delta(2,4)-dienoyl-CoA isomerase, mitochondrial Human genes 0.000 description 2
- 101000966982 Homo sapiens Delta(3,5)-Delta(2,4)-dienoyl-CoA isomerase, mitochondrial Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000000056 organ Anatomy 0.000 description 2
- 241000982634 Tragelaphus eurycerus Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
- G10H2210/155—Musical effects
- G10H2210/265—Acoustic effect simulation, i.e. volume, spatial, resonance or reverberation effects added to a musical sound, usually by appropriate filtering or delays
- G10H2210/281—Reverberation or echo
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Electrophonic Musical Instruments (AREA)
Description
この発明は電子楽器に関し、特に残響音付加装
置を備えた電子楽器に関するものである。 従来において、残響音付加装置を備えた電子楽
器では、ばねの機械振動を利用して残響音を形成
するものや、BBD（Bucket Brigade Device）や
CCD（Charge Coupled Device）などのアナロ
グ遅延素子を用いて残響音を形成するものが知ら
れている。 ところで、演奏音に付加すべき最適な残響音の
残響特性は、選択された音色に応じて異なるもの
である。従つて、演奏音の音色に最適な残響音を
付加するためには、選択された音色に応じて残響
音の深さ、長さ等の残響特性をその都度設定しな
おさなければならず、その設定作業が非常に面倒
となつていた。 この発明は上述した点に鑑みなされたもので、
その目的は簡単な回路構成で、演奏音の音色に最
適な残響特性でかつ音質の良い残響音を自由に付
加することができるようにした電子楽器を提供す
ることにある。 このためにこの発明による電子楽器は、演奏音
の音色選択操作に連動して、選択音色に最適な残
響音を付加するためのパラメータを残響音付加装
置に供給するようにし、さらに遅延素子としてデ
イジタルメモリを利用するようにしたものであ
る。 以下、図面を用いてこの発明を詳細に説明す
る。 第１図はこの発明による電子楽器の一実施例を
示すブロツク図であつて、音色選択回路TSC、
鍵盤回路KBC、楽音信号発生回路TG、残響音付
加装置RAD、ゲートＧ、加算回路ADD、DA変換
器DAC、サウンドシステムSSとから構成されて
いる。 音色選択回路TSCは、フルート、オルガン等
の発生すべき楽音の音色を選択設定する音色選択
操作子を有し、例えばフルートの音色選択操作子
が操作されると、フルートの音色選択がなされた
ことを示す選択音色情報TSDを出力する。この
選択音色情報TSDは楽音信号発生回路TGおよび
残響音付加装置RADに供給される。 鍵盤回路KBCは、鍵盤部の各鍵が押下される
ことにより動作する各鍵に対応した複数のキース
イツチを有しており、動作したキースイツチの出
力信号により押下鍵の音高を表わすキーコード
KCおよびいずれかの鍵が押下されたことを示す
キーオン信号KONを生成して出力する。 楽音信号発生回路TGは、鍵盤回路KBCから出
力されるキーコードKCと、音色選択回路TSCか
ら出力される選択音色情報TSDとに基づき、選
択音色および押下鍵の音高に対応した楽音信号
MSを形成し、この楽音信号MSをキーオン信号
KONによる発音タイミング制御を受けて出力す
る。この楽音信号発生回路TGは、高調波合成方
式、周波数（振幅）変調方式、波形メモリ読出し
方式等の楽音信号発生方法により構成され、ここ
での楽音信号MSはデイジタル信号として出力さ
れるように構成されている。 残響音付加装置RADは、選択音色情報TSDと
楽音信号MSとに基づき、選択音色に対応した楽
音信号MSの残響音信号RVDを形成して出力す
る。この残響音付加装置RADは、その詳細構成
を第７図を用いて後述するが、選択音色情報
TSDに対応して制御プログラムの内容を変更す
ることにより、第２図ａ〜第６図ａに示すよう
に、互いに遅延時間の異なる遅延回路DC1〜DC3
と、この遅延回路DC1〜DC3の入力段に接続され
るローパスフイルタLPF、ハイパスフイルタ
HPF、バンドパスフイルタBPFとの関係を変え
ることができ、選択音色に対応して第２図ｂ〜第
６図ｂに示すような残響特性を実現できるように
構成されている。なお、第２図ａ〜第６図ａの基
本構成および第２図ｂ〜第６図ｂの特性図は、次
の第１表に示すように、フルート、ストリングア
ンサンブル、オルガン、サツクス、ビブラフオ
ン、トランペツト、の各音色に対応している。
置を備えた電子楽器に関するものである。 従来において、残響音付加装置を備えた電子楽
器では、ばねの機械振動を利用して残響音を形成
するものや、BBD（Bucket Brigade Device）や
CCD（Charge Coupled Device）などのアナロ
グ遅延素子を用いて残響音を形成するものが知ら
れている。 ところで、演奏音に付加すべき最適な残響音の
残響特性は、選択された音色に応じて異なるもの
である。従つて、演奏音の音色に最適な残響音を
付加するためには、選択された音色に応じて残響
音の深さ、長さ等の残響特性をその都度設定しな
おさなければならず、その設定作業が非常に面倒
となつていた。 この発明は上述した点に鑑みなされたもので、
その目的は簡単な回路構成で、演奏音の音色に最
適な残響特性でかつ音質の良い残響音を自由に付
加することができるようにした電子楽器を提供す
ることにある。 このためにこの発明による電子楽器は、演奏音
の音色選択操作に連動して、選択音色に最適な残
響音を付加するためのパラメータを残響音付加装
置に供給するようにし、さらに遅延素子としてデ
イジタルメモリを利用するようにしたものであ
る。 以下、図面を用いてこの発明を詳細に説明す
る。 第１図はこの発明による電子楽器の一実施例を
示すブロツク図であつて、音色選択回路TSC、
鍵盤回路KBC、楽音信号発生回路TG、残響音付
加装置RAD、ゲートＧ、加算回路ADD、DA変換
器DAC、サウンドシステムSSとから構成されて
いる。 音色選択回路TSCは、フルート、オルガン等
の発生すべき楽音の音色を選択設定する音色選択
操作子を有し、例えばフルートの音色選択操作子
が操作されると、フルートの音色選択がなされた
ことを示す選択音色情報TSDを出力する。この
選択音色情報TSDは楽音信号発生回路TGおよび
残響音付加装置RADに供給される。 鍵盤回路KBCは、鍵盤部の各鍵が押下される
ことにより動作する各鍵に対応した複数のキース
イツチを有しており、動作したキースイツチの出
力信号により押下鍵の音高を表わすキーコード
KCおよびいずれかの鍵が押下されたことを示す
キーオン信号KONを生成して出力する。 楽音信号発生回路TGは、鍵盤回路KBCから出
力されるキーコードKCと、音色選択回路TSCか
ら出力される選択音色情報TSDとに基づき、選
択音色および押下鍵の音高に対応した楽音信号
MSを形成し、この楽音信号MSをキーオン信号
KONによる発音タイミング制御を受けて出力す
る。この楽音信号発生回路TGは、高調波合成方
式、周波数（振幅）変調方式、波形メモリ読出し
方式等の楽音信号発生方法により構成され、ここ
での楽音信号MSはデイジタル信号として出力さ
れるように構成されている。 残響音付加装置RADは、選択音色情報TSDと
楽音信号MSとに基づき、選択音色に対応した楽
音信号MSの残響音信号RVDを形成して出力す
る。この残響音付加装置RADは、その詳細構成
を第７図を用いて後述するが、選択音色情報
TSDに対応して制御プログラムの内容を変更す
ることにより、第２図ａ〜第６図ａに示すよう
に、互いに遅延時間の異なる遅延回路DC1〜DC3
と、この遅延回路DC1〜DC3の入力段に接続され
るローパスフイルタLPF、ハイパスフイルタ
HPF、バンドパスフイルタBPFとの関係を変え
ることができ、選択音色に対応して第２図ｂ〜第
６図ｂに示すような残響特性を実現できるように
構成されている。なお、第２図ａ〜第６図ａの基
本構成および第２図ｂ〜第６図ｂの特性図は、次
の第１表に示すように、フルート、ストリングア
ンサンブル、オルガン、サツクス、ビブラフオ
ン、トランペツト、の各音色に対応している。
【表】
この残響音付加装置RADから出力される残響
音信号RVDは、ゲート回路Ｇを介して加算回路
ADDに供給される。そして、楽音信号発生回路
TGから出力される楽音信号MSと加算回路ADD
において加算（合成）された後、DA変換器DAC
においてアナログ信号に変換されてサウンドシス
テムSSから発音される。従つて、選択音色に対
応した残響音を付加することができる。なお、ゲ
ート回路Ｇは、演奏楽音に残響音を付加すること
を示す信号SWが与えられた時のみ、残響音信号
RVDを加算回路ADDに供給するものである。 次に、この発明に使用される残響音付加装置
RADについて詳細に説明する。 第７図はこの発明に使用する残響音付加装置の
一実施例を示すブロツク図、第８図はこの実施例
の動作の一例を機能的に表わした機能ブロツク
図、第９図および第１０図はデイジタルメモリを
用いて所望の遅延時間ｉ・t0（ｉ：任意の正の整
数）の残響音を発生させるための遅延回路の基本
的構成を示すブロツク図である。 説明の便宜上、まず第９図および第１０図に示
す遅延回路の基本的構成およびその動作を説明
し、次に第８図の機能ブロツク図により残響音の
形成過程を説明し、その次に第７図に示す実施例
の具体的構成および動作を説明する。 デイジタルメモリを用いた遅延回路の基本構成 デイジタルメモリに対し所定のサンプリング周
期T0で順次サンプリングした入力楽音信号の振
幅データSPD（ｔ）を時間経過に従つて順次記憶
させるようにした場合、時刻（ｔ−ｉ）で記憶し
た振幅データSPD（ｔ−ｉ）をｉ時間経過した時
刻ｔで読出すには、サンプリング時刻がｔのとき
のアドレス情報ADR（ｔ）に対し、ｉ時間の間
に変化したアドレス間隔ΔADRを次の第(1)式ま
たは第(2)式で示す如く加算または減算し、時刻
（ｔ−ｉ）におけるアドレス情報ADR（ｔ−ｉ）
を求め、このアドレス情報ADR（ｔ−ｉ）をデ
イジタルメモリのアドレス入力に与えれば良い。 ADR（ｔ−ｉ）＝ADR（ｔ）＋ΔADR …(1) ADR（ｔ−ｉ）＝ADR（ｔ）−ΔADR …(2) これによつて、時刻（ｔ−ｉ）で記憶させた振
幅データSPD（ｔ−ｉ）を ｉ＝ΔADR×T0 …(3) で表わされるｉ時間遅れて読出すことができる。
すなわち、所望の遅延時間ｉに対応するアドレス
間隔ΔADRを遅延時間情報として与えれば、時
刻（ｔ−ｉ）で記憶させた振幅データSPD（ｔ−
ｉ）をｉ時間遅れて読出すことができる。この場
合、上記第(1)式によつて時刻（ｔ−ｉ）における
アドレス情報ADR（ｔ−ｉ）を求めるものは、
振幅データSPD（ｔ）を時間経過に伴つて高位ア
ドレスから低位アドレスへ向けて順次記憶させる
場合に適用される。また、第(2)式によるものは、
振幅データSPD（ｔ）を低位アドレスから高位ア
ドレスへ向けて順次記憶させる場合に適用され
る。 従つて、この実施例における遅延回路は、振幅
データSPD（ｔ）を順次記憶するデイジタルメモ
リDMと、上記第(1)式または第(2)式で示される読
出し用のアドレス情報ADR（ｔ−ｉ）を形成す
るアドレス情報発生回路AGと、上記アドレス間
隔ΔADRを遅延時間情報DLDとして発生するデ
イレイレングスデータメモリDDMとが基本的に
設けられる。 第９図はこのような考え方に基づく遅延回路の
一例を示すブロツク図であつて、デイジタルメモ
リDM、アドレス情報発生回路AG、デイレイレ
ングスデータメモリDDM、乗算器Ｍを備えてい
る。 デイジタルメモリDMは、第１１図のタイムチ
ヤートに示すように、クロツクパルスφに従つて
所定周期T0でサンプリングした振幅データSPD
（ｔ）を「０」〜「９」の各アドレスに高位アド
レス「９」側から低位アドレス「０」に向けて順
に記憶するものであり、例えばRAM（ランダム
アクセスメモリ）やシフトレジスタにより構成さ
れる。 このデイジタルメモリDMにおける振幅データ
SPD（ｔ）の書込みアドレスおよび読出しアドレ
スの指定は、アドレス情報発生回路AGによつて
行なわれる。すなわち、アドレス情報発生回路
AGはアドレスカウンタACと加算器ADとを備
え、サンプリング時刻の更新に伴つて値が更新さ
れる書込みアドレス情報ADR（ｔ），ADR（ｔ＋
１），ADR（ｔ＋２），……ADR（ｔ＋ｉ）を形
成すると共に、前述の第(1)式で表わされる読出し
アドレス情報ADR（ｔ−ｉ）を形成し、これら
をデイジタルメモリDMのアドレス情報DM・
ADRとして出力する。すなわち、アドレスカウ
ンタACは周期T0のクロツクパルスφをカウント
し、そのカウント値を現在のサンプリング時刻ｔ
における振幅データSPD（ｔ）の書込みアドレス
情報ADR（ｔ）として出力し、この情報ADR
（ｔ）を加算器ADに供給する。一方、デイレイレ
ングスデータメモリDDMは所望の遅延時間ｉに
対応する時間情報DLD（ΔADR＝ｉ／T0）を加算
器ADの他の加算入力に供給する。すると、加算
器ADは当該サンプリング時刻ｔにおいて、まず
前述の第(1)式で表わされる演算を行いその演算値
をｉ時間前の振幅データSPD（ｔ−ｉ）の読出し
アドレス情報ADR（ｔ−ｉ）として出力し、続
いてアドレスカウンタACの出力情報ADR（ｔ）
をそのまま現在時刻ｔにおける振幅データSPD
（ｔ）の書込みアドレス情報ADR（ｔ）とて出力
する。 これによつて、デイジタルメモリDMからは、
時刻ｔにおいて、ｉ時間前の時刻（ｔ−ｉ）で記
憶させた振幅データSPD（ｔ−ｉ）が読出される
と共に、現在時刻ｔにおける振幅データSPD
（ｔ）がアドレス情報ADR（ｔ）で指定されるア
ドレスに記憶される。 このようにしてデイジタルメモリDMからｉ時
間遅れて読出された振幅データSPD（ｔ−ｉ）
は、乗算器Ｍにおいて振幅レベル制御用の係数Ｋ
が乗算されてレベル制御される。そして、レベル
制御された振幅データＫ・SPD（ｔ−ｉ）は図示
しないDA変換器によりアナログ信号に変換され
る。このような動作は各サンプリング時刻毎に行
なわれる。この結果、入力楽音よりｉ時間遅れた
残響音を発生させることができる。この場合、１
つのサンプリング時間において異なる複数の遅延
時間情報DLDを時分割で順次与えれば、同一サ
ンプリング時間内に遅延時間の異なる複数の残響
音に関する情報を取り出すことができる。従つ
て、この実施例では、第９図に示す遅延回路は、
周囲の壁などの反射体への距離の差によつて振幅
レベルや遅延時間がランダムに異なる複雑な残響
特性の初期反射音を形成するために利用される。 第１０図は遅延回路の他の例を示すブロツク図
であつて、この例の遅延回路はアドレス情報発生
回路AGのアドレスカウンタACをプリセツト型の
ダウンカウンタで構成する。そしてアドレスカウ
ンタACに対して所望の遅延時間ｉに対応する遅
延時間情報DLDをプリセツトしてこのプリセツ
ト値（DLD）からダウンカウント動作させるこ
とにより、該アドレスカウンタACから出力され
るアドレス情報ADR（ｔ），ADR（ｔ＋１），…
…ADR（ｔ＋ｉ）の繰り返し周期が遅延時間情
報DLDにより指定される遅延時間と一致するよ
うにし、現在時刻ｔにおける振幅データSPD
（ｔ）を記憶させるべきアドレスからｉ時間前に
記憶させた振幅データSPD（ｔ−ｉ）を読出すよ
うにしたものである。 換言すれば、デイジタルメモリDMが第１０図
の如く10語で構成される場合にはアドレス間隔の
最大値が「10」となるため、最大で10・T0時間
遅れた振幅データSPD（ｔ−10）を読出すことが
可能であるが、所望の遅延時間ｉを例えば６・
T0とする場合、アドレスカウンタACの出力情報
DM・ADRを５，４，３，２，１，０，５，……
０の繰り返しとし、デイジタルメモリDMにおい
て使用するアドレスの範囲を所望の遅延時間ｉ
（ｉ＝６・T0）に対応して縮少し、現在時刻ｔに
おいてサンプリングした振幅データSPD（ｔ）を
書込もうとするアドレスを、ちようどｉ時間前の
振幅データSPD（ｔ−ｉ）を書込んだアドレスに
一致させ、現在時刻ｔにおける振幅データSPD
（ｔ）を書込むべきアドレスからｉ時間前に書込
んだ振幅データSPD（ｔ−ｉ）を読出すようにし
たものである。このために、この第１０図に遅延
回路では、アドレスカウンタACの出力情報
DM・ADRが「０」から「９」に変化したことを
検出し、この検出信号によりデイレイレングスデ
ータメモリDDMから出力されている時間情報
DLDをアドレスカウンタACにプリセツトする最
大値検出回路MXDが設けられている。 一方、この第１０図の遅延回路は、現在時刻ｔ
においてサンプリングした振幅データSPD（ｔ）
をそのままデイジタルメモリDMに書込まず、ｉ
時間前の振幅データSPD（ｔ−ｉ）を所定割合い
で帰還し、その帰還値Ｋ・SPD（ｔ−ｉ）と現在
時刻ｔにおいてサンプリングした振幅データSPD
（ｔ）との加算値を書込むようにしたものであ
る。このために、デイジタルメモリDMから読出
されたｉ時間前の振幅データSPD（ｔ−ｉ）に係
数Ｋを乗算してデイジタルメモリDMのデータ入
力側に帰還する乗算器Ｍと、乗算器Ｍの出力デー
タＫ・SPD（ｔ−ｉ）と現在時刻ｔの振幅データ
SPD（ｔ）とを加算し、その加算値「SPD（ｔ）
＋Ｋ・SPD（ｔ−ｉ）」をデイジタルメモリDM
のデータ入力に供結する加算器ADとが設けられ
ている。 従つて、このように構成された遅延回路におい
ては、所望の遅延時間ｉを６・T0とする場合、
アドレスカウンタACには該カウンタACの出力情
報DM・ADRが「０」から最大値（この例では
「９」）に変化した時点で、 DLD＝６−１＝５ で表わされる遅延時間情報DLDがプリセツトさ
れる。これによつて、アドレスカウンタACはサ
ンプリング時刻の進行に伴つて（サンプリング周
期T0毎に）５，４，３，２，１，０，５，……
０という具合に変化するアドレス情報DM・ADR
を繰り返し出力するようになる。そして、各サン
プリング時刻においては、アドレス情報DM・
ADRで指定されるアドレスに記憶されているｉ
時間前の振幅データSPD（ｔ−ｉ）がまず読出さ
れ、続いてこの読出しアドレスと同一アドレスに
対しｉ時間前の振幅データSPD（ｔ−ｉ）と現在
時刻ｔでサンプリングした振幅データSPD（ｔ）
とを所定割合いで加算したデータ「SPD（ｔ）＋
Ｋ・SPD（ｔ−ｉ）」と書込まれる。 従つて、このように構成した遅延回路では、現
在のサンプリング時刻ｔにおける振幅データSPD
（ｔ）の書込みアドレスとｉ時間前の振幅データ
SPD（ｔ−ｉ）の読出しアドレスとが同一で、か
つｉ時間前の振幅データSPD（ｔ−ｉ）が帰還さ
れているため、振幅レベルや遅延時間が規則的に
変化する残響音に関するデータを取り出すことが
できる。従つて、この実施例では、第１０図に示
す遅延回路は初期反射音発生後の規則的残響特性
の残響音を発生するために用いられている。 なお、振幅データSPDに係数Ｋを乗算していく
と、最終的に得られる残響音に関するデータは元
の振幅データSPDよりレベルが大きくなつてしま
うため、実際にはこの残響音に関するデータは減
衰器を通して残響音の出力部に導かれる。 この場合、係数Ｋを「−１＜Ｋ＜０」とするよ
うにすれば、減衰器を必要としない。 次に、第８図に示す機能ブロツク図を用いて残
響音の形成過程を説明する。 残響音の形成過程 まず、第８図の実施例における残響音の形成過
程は、振幅レベルおよび遅延時間がランダムに変
化する初期反射音を形成する過程と、この初期反
射音に続く、振幅レベルおよび遅延時間が規則的
に変化する残響音を形成する過程とに大別され
る。そして、ここではこれらの初期反射音および
残響音は互いに独立した遅延回路系列で形成する
ように構成されている。 第８図において、入力楽音信号を所定周期T0
でサンプリングした振幅データSPD（ｔ）は第１
の遅延回路系列である初期反射音形成部１に供給
される。 初期反射音形成部１は、第９図に示した遅延回
路を利用したもので、2048語の記憶アドレスを有
するメモリD0と、現在のサンプリング時刻ｔに
おいて上記メモリD0から読出した互いに遅延時
間の異なるｉo時間（ｎ＝１〜10）前の10種類の
振幅データSPD（ｔ−i1），SPD（ｔ−i2），……
SPD（ｔ−i10）に対して任意の振幅レベル制御用
係数Ｋo（ｎ＝１〜10）を乗算する乗算器M1〜
M10と、これら乗算器M1〜M10の乗算値出力
K1・SPD（ｔ−i1），K2・SPD（ｔ−i2），……
K10・SPD（ｔ−i10）の総和
音信号RVDは、ゲート回路Ｇを介して加算回路
ADDに供給される。そして、楽音信号発生回路
TGから出力される楽音信号MSと加算回路ADD
において加算（合成）された後、DA変換器DAC
においてアナログ信号に変換されてサウンドシス
テムSSから発音される。従つて、選択音色に対
応した残響音を付加することができる。なお、ゲ
ート回路Ｇは、演奏楽音に残響音を付加すること
を示す信号SWが与えられた時のみ、残響音信号
RVDを加算回路ADDに供給するものである。 次に、この発明に使用される残響音付加装置
RADについて詳細に説明する。 第７図はこの発明に使用する残響音付加装置の
一実施例を示すブロツク図、第８図はこの実施例
の動作の一例を機能的に表わした機能ブロツク
図、第９図および第１０図はデイジタルメモリを
用いて所望の遅延時間ｉ・t0（ｉ：任意の正の整
数）の残響音を発生させるための遅延回路の基本
的構成を示すブロツク図である。 説明の便宜上、まず第９図および第１０図に示
す遅延回路の基本的構成およびその動作を説明
し、次に第８図の機能ブロツク図により残響音の
形成過程を説明し、その次に第７図に示す実施例
の具体的構成および動作を説明する。 デイジタルメモリを用いた遅延回路の基本構成 デイジタルメモリに対し所定のサンプリング周
期T0で順次サンプリングした入力楽音信号の振
幅データSPD（ｔ）を時間経過に従つて順次記憶
させるようにした場合、時刻（ｔ−ｉ）で記憶し
た振幅データSPD（ｔ−ｉ）をｉ時間経過した時
刻ｔで読出すには、サンプリング時刻がｔのとき
のアドレス情報ADR（ｔ）に対し、ｉ時間の間
に変化したアドレス間隔ΔADRを次の第(1)式ま
たは第(2)式で示す如く加算または減算し、時刻
（ｔ−ｉ）におけるアドレス情報ADR（ｔ−ｉ）
を求め、このアドレス情報ADR（ｔ−ｉ）をデ
イジタルメモリのアドレス入力に与えれば良い。 ADR（ｔ−ｉ）＝ADR（ｔ）＋ΔADR …(1) ADR（ｔ−ｉ）＝ADR（ｔ）−ΔADR …(2) これによつて、時刻（ｔ−ｉ）で記憶させた振
幅データSPD（ｔ−ｉ）を ｉ＝ΔADR×T0 …(3) で表わされるｉ時間遅れて読出すことができる。
すなわち、所望の遅延時間ｉに対応するアドレス
間隔ΔADRを遅延時間情報として与えれば、時
刻（ｔ−ｉ）で記憶させた振幅データSPD（ｔ−
ｉ）をｉ時間遅れて読出すことができる。この場
合、上記第(1)式によつて時刻（ｔ−ｉ）における
アドレス情報ADR（ｔ−ｉ）を求めるものは、
振幅データSPD（ｔ）を時間経過に伴つて高位ア
ドレスから低位アドレスへ向けて順次記憶させる
場合に適用される。また、第(2)式によるものは、
振幅データSPD（ｔ）を低位アドレスから高位ア
ドレスへ向けて順次記憶させる場合に適用され
る。 従つて、この実施例における遅延回路は、振幅
データSPD（ｔ）を順次記憶するデイジタルメモ
リDMと、上記第(1)式または第(2)式で示される読
出し用のアドレス情報ADR（ｔ−ｉ）を形成す
るアドレス情報発生回路AGと、上記アドレス間
隔ΔADRを遅延時間情報DLDとして発生するデ
イレイレングスデータメモリDDMとが基本的に
設けられる。 第９図はこのような考え方に基づく遅延回路の
一例を示すブロツク図であつて、デイジタルメモ
リDM、アドレス情報発生回路AG、デイレイレ
ングスデータメモリDDM、乗算器Ｍを備えてい
る。 デイジタルメモリDMは、第１１図のタイムチ
ヤートに示すように、クロツクパルスφに従つて
所定周期T0でサンプリングした振幅データSPD
（ｔ）を「０」〜「９」の各アドレスに高位アド
レス「９」側から低位アドレス「０」に向けて順
に記憶するものであり、例えばRAM（ランダム
アクセスメモリ）やシフトレジスタにより構成さ
れる。 このデイジタルメモリDMにおける振幅データ
SPD（ｔ）の書込みアドレスおよび読出しアドレ
スの指定は、アドレス情報発生回路AGによつて
行なわれる。すなわち、アドレス情報発生回路
AGはアドレスカウンタACと加算器ADとを備
え、サンプリング時刻の更新に伴つて値が更新さ
れる書込みアドレス情報ADR（ｔ），ADR（ｔ＋
１），ADR（ｔ＋２），……ADR（ｔ＋ｉ）を形
成すると共に、前述の第(1)式で表わされる読出し
アドレス情報ADR（ｔ−ｉ）を形成し、これら
をデイジタルメモリDMのアドレス情報DM・
ADRとして出力する。すなわち、アドレスカウ
ンタACは周期T0のクロツクパルスφをカウント
し、そのカウント値を現在のサンプリング時刻ｔ
における振幅データSPD（ｔ）の書込みアドレス
情報ADR（ｔ）として出力し、この情報ADR
（ｔ）を加算器ADに供給する。一方、デイレイレ
ングスデータメモリDDMは所望の遅延時間ｉに
対応する時間情報DLD（ΔADR＝ｉ／T0）を加算
器ADの他の加算入力に供給する。すると、加算
器ADは当該サンプリング時刻ｔにおいて、まず
前述の第(1)式で表わされる演算を行いその演算値
をｉ時間前の振幅データSPD（ｔ−ｉ）の読出し
アドレス情報ADR（ｔ−ｉ）として出力し、続
いてアドレスカウンタACの出力情報ADR（ｔ）
をそのまま現在時刻ｔにおける振幅データSPD
（ｔ）の書込みアドレス情報ADR（ｔ）とて出力
する。 これによつて、デイジタルメモリDMからは、
時刻ｔにおいて、ｉ時間前の時刻（ｔ−ｉ）で記
憶させた振幅データSPD（ｔ−ｉ）が読出される
と共に、現在時刻ｔにおける振幅データSPD
（ｔ）がアドレス情報ADR（ｔ）で指定されるア
ドレスに記憶される。 このようにしてデイジタルメモリDMからｉ時
間遅れて読出された振幅データSPD（ｔ−ｉ）
は、乗算器Ｍにおいて振幅レベル制御用の係数Ｋ
が乗算されてレベル制御される。そして、レベル
制御された振幅データＫ・SPD（ｔ−ｉ）は図示
しないDA変換器によりアナログ信号に変換され
る。このような動作は各サンプリング時刻毎に行
なわれる。この結果、入力楽音よりｉ時間遅れた
残響音を発生させることができる。この場合、１
つのサンプリング時間において異なる複数の遅延
時間情報DLDを時分割で順次与えれば、同一サ
ンプリング時間内に遅延時間の異なる複数の残響
音に関する情報を取り出すことができる。従つ
て、この実施例では、第９図に示す遅延回路は、
周囲の壁などの反射体への距離の差によつて振幅
レベルや遅延時間がランダムに異なる複雑な残響
特性の初期反射音を形成するために利用される。 第１０図は遅延回路の他の例を示すブロツク図
であつて、この例の遅延回路はアドレス情報発生
回路AGのアドレスカウンタACをプリセツト型の
ダウンカウンタで構成する。そしてアドレスカウ
ンタACに対して所望の遅延時間ｉに対応する遅
延時間情報DLDをプリセツトしてこのプリセツ
ト値（DLD）からダウンカウント動作させるこ
とにより、該アドレスカウンタACから出力され
るアドレス情報ADR（ｔ），ADR（ｔ＋１），…
…ADR（ｔ＋ｉ）の繰り返し周期が遅延時間情
報DLDにより指定される遅延時間と一致するよ
うにし、現在時刻ｔにおける振幅データSPD
（ｔ）を記憶させるべきアドレスからｉ時間前に
記憶させた振幅データSPD（ｔ−ｉ）を読出すよ
うにしたものである。 換言すれば、デイジタルメモリDMが第１０図
の如く10語で構成される場合にはアドレス間隔の
最大値が「10」となるため、最大で10・T0時間
遅れた振幅データSPD（ｔ−10）を読出すことが
可能であるが、所望の遅延時間ｉを例えば６・
T0とする場合、アドレスカウンタACの出力情報
DM・ADRを５，４，３，２，１，０，５，……
０の繰り返しとし、デイジタルメモリDMにおい
て使用するアドレスの範囲を所望の遅延時間ｉ
（ｉ＝６・T0）に対応して縮少し、現在時刻ｔに
おいてサンプリングした振幅データSPD（ｔ）を
書込もうとするアドレスを、ちようどｉ時間前の
振幅データSPD（ｔ−ｉ）を書込んだアドレスに
一致させ、現在時刻ｔにおける振幅データSPD
（ｔ）を書込むべきアドレスからｉ時間前に書込
んだ振幅データSPD（ｔ−ｉ）を読出すようにし
たものである。このために、この第１０図に遅延
回路では、アドレスカウンタACの出力情報
DM・ADRが「０」から「９」に変化したことを
検出し、この検出信号によりデイレイレングスデ
ータメモリDDMから出力されている時間情報
DLDをアドレスカウンタACにプリセツトする最
大値検出回路MXDが設けられている。 一方、この第１０図の遅延回路は、現在時刻ｔ
においてサンプリングした振幅データSPD（ｔ）
をそのままデイジタルメモリDMに書込まず、ｉ
時間前の振幅データSPD（ｔ−ｉ）を所定割合い
で帰還し、その帰還値Ｋ・SPD（ｔ−ｉ）と現在
時刻ｔにおいてサンプリングした振幅データSPD
（ｔ）との加算値を書込むようにしたものであ
る。このために、デイジタルメモリDMから読出
されたｉ時間前の振幅データSPD（ｔ−ｉ）に係
数Ｋを乗算してデイジタルメモリDMのデータ入
力側に帰還する乗算器Ｍと、乗算器Ｍの出力デー
タＫ・SPD（ｔ−ｉ）と現在時刻ｔの振幅データ
SPD（ｔ）とを加算し、その加算値「SPD（ｔ）
＋Ｋ・SPD（ｔ−ｉ）」をデイジタルメモリDM
のデータ入力に供結する加算器ADとが設けられ
ている。 従つて、このように構成された遅延回路におい
ては、所望の遅延時間ｉを６・T0とする場合、
アドレスカウンタACには該カウンタACの出力情
報DM・ADRが「０」から最大値（この例では
「９」）に変化した時点で、 DLD＝６−１＝５ で表わされる遅延時間情報DLDがプリセツトさ
れる。これによつて、アドレスカウンタACはサ
ンプリング時刻の進行に伴つて（サンプリング周
期T0毎に）５，４，３，２，１，０，５，……
０という具合に変化するアドレス情報DM・ADR
を繰り返し出力するようになる。そして、各サン
プリング時刻においては、アドレス情報DM・
ADRで指定されるアドレスに記憶されているｉ
時間前の振幅データSPD（ｔ−ｉ）がまず読出さ
れ、続いてこの読出しアドレスと同一アドレスに
対しｉ時間前の振幅データSPD（ｔ−ｉ）と現在
時刻ｔでサンプリングした振幅データSPD（ｔ）
とを所定割合いで加算したデータ「SPD（ｔ）＋
Ｋ・SPD（ｔ−ｉ）」と書込まれる。 従つて、このように構成した遅延回路では、現
在のサンプリング時刻ｔにおける振幅データSPD
（ｔ）の書込みアドレスとｉ時間前の振幅データ
SPD（ｔ−ｉ）の読出しアドレスとが同一で、か
つｉ時間前の振幅データSPD（ｔ−ｉ）が帰還さ
れているため、振幅レベルや遅延時間が規則的に
変化する残響音に関するデータを取り出すことが
できる。従つて、この実施例では、第１０図に示
す遅延回路は初期反射音発生後の規則的残響特性
の残響音を発生するために用いられている。 なお、振幅データSPDに係数Ｋを乗算していく
と、最終的に得られる残響音に関するデータは元
の振幅データSPDよりレベルが大きくなつてしま
うため、実際にはこの残響音に関するデータは減
衰器を通して残響音の出力部に導かれる。 この場合、係数Ｋを「−１＜Ｋ＜０」とするよ
うにすれば、減衰器を必要としない。 次に、第８図に示す機能ブロツク図を用いて残
響音の形成過程を説明する。 残響音の形成過程 まず、第８図の実施例における残響音の形成過
程は、振幅レベルおよび遅延時間がランダムに変
化する初期反射音を形成する過程と、この初期反
射音に続く、振幅レベルおよび遅延時間が規則的
に変化する残響音を形成する過程とに大別され
る。そして、ここではこれらの初期反射音および
残響音は互いに独立した遅延回路系列で形成する
ように構成されている。 第８図において、入力楽音信号を所定周期T0
でサンプリングした振幅データSPD（ｔ）は第１
の遅延回路系列である初期反射音形成部１に供給
される。 初期反射音形成部１は、第９図に示した遅延回
路を利用したもので、2048語の記憶アドレスを有
するメモリD0と、現在のサンプリング時刻ｔに
おいて上記メモリD0から読出した互いに遅延時
間の異なるｉo時間（ｎ＝１〜10）前の10種類の
振幅データSPD（ｔ−i1），SPD（ｔ−i2），……
SPD（ｔ−i10）に対して任意の振幅レベル制御用
係数Ｋo（ｎ＝１〜10）を乗算する乗算器M1〜
M10と、これら乗算器M1〜M10の乗算値出力
K1・SPD（ｔ−i1），K2・SPD（ｔ−i2），……
K10・SPD（ｔ−i10）の総和
【式】を求め、該総和
【式】を現在時刻ｔにおける初期
反射音の瞬時値ECH（ｔ）として出力する加算
器SUMとから構成されている。 なお、加算器SUMは、上記総和
器SUMとから構成されている。 なお、加算器SUMは、上記総和
【式】を次のサンプリング時刻
（ｔ＋１）まで一時記憶するレジスタR0を内蔵し
ている。 このような構成の初期反射音形成部１におい
て、現在時刻ｔでサンプリングされた入力楽音の
振幅データSPD（ｔ）は、メモリD0の2048語の
記憶アドレスのうち現在時刻ｔに対応したアドレ
スに書込まれる。次に、加算器SUM内のレジス
タR0には前回のサンプリング時刻（ｔ−１）に
おける総和
ている。 このような構成の初期反射音形成部１におい
て、現在時刻ｔでサンプリングされた入力楽音の
振幅データSPD（ｔ）は、メモリD0の2048語の
記憶アドレスのうち現在時刻ｔに対応したアドレ
スに書込まれる。次に、加算器SUM内のレジス
タR0には前回のサンプリング時刻（ｔ−１）に
おける総和
【式】が記憶され
ているため、このレジスタR0の内容がリセツト
される。次に、ｉo時間前の10種類の振幅データ
SPD（ｔ−i1）〜SPD（ｔ−i10）のうち、遅延時間
i1の振幅データSPD（ｔ−i1）をメモリD0から読
出すため、遅延時間i1に対応するメモリD0のアド
レスが指定され、該アドレスからi1時間前にサン
プリングした振幅データSPD（ｔ−i1）が読出さ
れる。この場合、i1時間前の振幅データSPD（ｔ
−i1）を読出すためのアドレスは前述した第(1)式
によつて求められる。 このようにして読出された遅延時間i1の振幅デ
ータSPD（ｔ−i1）は、乗算器M1に入力されこの
乗算器M1において遅延時間i1の第１反射音ECH1
に対応する振幅レベル制御用の係数K1と乗算さ
れる。そして、その乗算値K1・SPD（ｔ−i1）は
加算器SUMに入力され、レジスタR0の現在値と
加算され、その加算値はレジスタR0に再び記憶
される。この場合、レジスタR0の内容は、現在
時刻ｔの振幅データSPD（ｔ）の書込みの直後に
リセツトされているため、この時レジスタR0に
書込まれる内容はデータK1・SPD（ｔ−i1）とな
る。 このようにして、遅延時間i1の振幅データSPD
（ｔ−i1）の読出し処理およびレベル制御処理が終
了すると、すなわち第１反射音ECH1に関する処
理が終了すると、次に遅延時間i2の第２反射音
ECH2に関する振幅データSPD（ｔ−i2）の読出し
処理およびレベル制御処理が第１反射音ECH1の
形成処理と同様にして行なわれる。この結果、加
算器SUM内のレジスタR0には、第１反射音
ECH1に関するデータK1・SPD（ｔ−i1）と第２反
射音ECH2に関するデータK2・SPD（ｔ−i2）との
加算値「K1・SPD（ｔ−i1）＋K2・SPD（ｔ−
i2）」が記憶される。 このような処理は第３反射音ECH3〜第10反射
音ECH10についても同様に行なわれる。この結
果、レジスタR0には第１反射音ECH1〜第10反射
音ECH10に関する振幅データK1・SPD（ｔ−i1）
〜K10・SPD（ｔ−i10）の総和
される。次に、ｉo時間前の10種類の振幅データ
SPD（ｔ−i1）〜SPD（ｔ−i10）のうち、遅延時間
i1の振幅データSPD（ｔ−i1）をメモリD0から読
出すため、遅延時間i1に対応するメモリD0のアド
レスが指定され、該アドレスからi1時間前にサン
プリングした振幅データSPD（ｔ−i1）が読出さ
れる。この場合、i1時間前の振幅データSPD（ｔ
−i1）を読出すためのアドレスは前述した第(1)式
によつて求められる。 このようにして読出された遅延時間i1の振幅デ
ータSPD（ｔ−i1）は、乗算器M1に入力されこの
乗算器M1において遅延時間i1の第１反射音ECH1
に対応する振幅レベル制御用の係数K1と乗算さ
れる。そして、その乗算値K1・SPD（ｔ−i1）は
加算器SUMに入力され、レジスタR0の現在値と
加算され、その加算値はレジスタR0に再び記憶
される。この場合、レジスタR0の内容は、現在
時刻ｔの振幅データSPD（ｔ）の書込みの直後に
リセツトされているため、この時レジスタR0に
書込まれる内容はデータK1・SPD（ｔ−i1）とな
る。 このようにして、遅延時間i1の振幅データSPD
（ｔ−i1）の読出し処理およびレベル制御処理が終
了すると、すなわち第１反射音ECH1に関する処
理が終了すると、次に遅延時間i2の第２反射音
ECH2に関する振幅データSPD（ｔ−i2）の読出し
処理およびレベル制御処理が第１反射音ECH1の
形成処理と同様にして行なわれる。この結果、加
算器SUM内のレジスタR0には、第１反射音
ECH1に関するデータK1・SPD（ｔ−i1）と第２反
射音ECH2に関するデータK2・SPD（ｔ−i2）との
加算値「K1・SPD（ｔ−i1）＋K2・SPD（ｔ−
i2）」が記憶される。 このような処理は第３反射音ECH3〜第10反射
音ECH10についても同様に行なわれる。この結
果、レジスタR0には第１反射音ECH1〜第10反射
音ECH10に関する振幅データK1・SPD（ｔ−i1）
〜K10・SPD（ｔ−i10）の総和
【式】が記憶される。そして、こ
の総和
【式】は第１反射音ECH1
〜第10反射音ECH10からなる初期反射音の瞬時値
ECH（ｔ）としてスイツチ回路SWを介して出力
される。 スイツチ回路SWは、次の第２表に示すよう
に、１サンプリング周期T0内の初期反射音の形
成処理時間TaにおいてはレジスタR0の出力を選
択出力し、初期反射音の形成処理後の時間Tbに
おいては第２の遅延回路系列の出力を選択出力す
るものである。
ECH（ｔ）としてスイツチ回路SWを介して出力
される。 スイツチ回路SWは、次の第２表に示すよう
に、１サンプリング周期T0内の初期反射音の形
成処理時間TaにおいてはレジスタR0の出力を選
択出力し、初期反射音の形成処理後の時間Tbに
おいては第２の遅延回路系列の出力を選択出力す
るものである。
【表】
このスイツチ回路SWによつて選択出力される
情報タECH（ｔ）は、図示しないDA変換器にお
いてアナログ信号に変換された後スピーカに加え
られ、入力楽音に対する初期反射音として発音さ
れる。 従つて、第１反射音ECH1〜第10反射音ECH10
の遅延時間ｉoおよび振幅レベル制御用の係数Ｋo
をそれぞれ異ならせることにより、第１２図に示
すように振幅レベルおよび遅延時間がランダムに
変化する初期反射音を得ることができる。 ここで、入力楽音のサンプリング周期T0を
0.04ms（25KHz）とした場合、現在時刻ｔの振幅
データSPD（ｔ）の書込みアドレスADR（ｔ）
より例えば1626語離れたアドレスに記憶されてい
る振幅データSPD（ｔ−1626）を読出した場合、
その遅延時間ｉは ｉ＝1626×0.04≒65ms となり、入力楽音より約65ms遅れた初期反射音
ECHoを発生させることができる。 一方、入力楽音を所定周期T0でサンプリング
した振幅データSPD（ｔ）は、初期反射音発生後
の残響音を形成する第２の遅延回路系列にも供給
される。 この第２の遅延回路系列は、振幅データSPD
（ｔ）をｊ時間遅らせてバンドパスフイルタBPF
に供給する遅延用のメモリD10と、このメモリ
D10から供給される遅延時間ｊの振幅データSPD
（ｔ−ｊ）の所定周波数帯域成分のみを通過させ
るローパスフイルタLPFおよびハイパスフイルタ
HPFとから成るデイジタル型のバンドパスフイ
ルタBPFと、該バンドパスフイルタBPFを通過し
たデータSPD（ｔ−ｊ）に基づき遅延時間間隔の
粗い残響音データRVD1を形成する櫛型フイルタ
構成の第１残響音形成部２と、前記残響音データ
RVD1に基づき遅延時間間隔が密な残響音データ
RVD2を形成するオールパスフイルタ構成の第２
残響音形成部３とから構成されている。 このような構成において、現在時刻ｔでサンプ
リングした振幅データSPD（ｔ）は、メモリD10
における2048語の記憶アドレスのうち現在時刻ｔ
に対応したアドレスADR（ｔ）に書込まれる。
次に、メモリD10に記憶した振幅データSPD
（ｔ）のうち、ｊ時間前のデータSPD（ｔ−ｊ）
を読出すため、遅延時間ｊに対応するメモリD10
のアドレスが指定され、該アドレスからｊ時間前
にサンプリングした振幅データSPD（ｔ−ｊ）が
読出される。この場合、ｊ時間前の振幅データ
SPD（ｔ−ｊ）を読出すためのアドレスは、初期
反射音の形成の場合と同様に、前述した第(1)式に
よつて求められる。そして、ここでの遅延時間ｊ
は第10反射音ECH10に関する遅延時間i10よりやや
大きく（ｊ＞i10）設定されている。 このようにしてメモリD10から読出された遅延
時間ｊの振幅データSPD（ｔ−ｊ）はローパスフ
イルタLPFの乗算器M11に入力され、ここにおい
て所定の係数K11と乗算される。そして、この乗
算値K11・SPD（ｔ−ｊ）はレジスタR1に一時記
憶される。次に、１語の記憶アドレスを有するメ
モリSD0から１サンプリング時間（１・T0）前に
書込まれた振幅データSPD（ｔ−ｊ−１）が読出
され、このデータSPD（ｔ−ｊ−１）に所定の係
数K12が乗算器M12において乗算される。次に、
乗算器M12の乗算値出力K12・SPD（ｔ−Ｊ−
１）とレジスタR1に一時記憶されているｊ時間
前の振幅データK11・SPD（ｔ−ｊ）とが加算さ
れ、その加算値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」は再びレジスタR1の一時
記憶されると共に、レジスタR2にも一時記憶さ
れる。次に、現在時刻ｔより１サンプリング時間
（１・T0）前に書まれた振幅データSPD（ｔ−ｊ
−１）がメモリSD0から再び読出され、このデー
タSPD（ｔ−ｊ−１）に所定の係数K13が乗算器
M13において乗算される。そして、この乗算値
K13・SPD（ｔ−ｊ−１）はレジスタR2に一時記
憶されている値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」と加算され、その加算値 K12・SPD（ｔ−ｊ−１）＋K11・SPD（ｔ−
ｊ）＋K13・SPD（ｔ−ｊ−１）はレジスタR2に
再び一時記憶される。次に、レジスタR1に一時
記憶されている値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」を次のサンプリング周期
（ｔ＋１）で使用するため、この値「K12・SPD
（ｔ−ｊ−１）＋K11・SPD（ｔ−ｊ）」がメモリ
SD0に書込まれる。 このような動作が各サンプリング周期T0毎に
行なわれることにより、ローパスフイルタLPFの
レジスタR2からは所定帯域の高周波成分を除去
したｊ時間前の振幅データSPD（ｔ−ｊ）が出力
され、この振幅データSPD（ｔ−ｊ）はハイパス
フイルタHPFに送られる。 すると、ハイパスフイルタHPFでは、ローパ
スフイルタの場合と同様にしてｊ時間前の振幅デ
ータSPD（ｔ−ｊ）から所定帯域の低周波成分の
除去が行なわれる。 すなわち、ローパスフイルタLPFのレジスタ
R2の出力データSPD（ｔ−ｊ）は乗算器M14に
入力され、この乗算器M14において所定の係数
K14と乗算される。そして、その乗算値K14・SPD
（ｔ−ｊ）はレジスタR3に一時記憶される。次
に、１語の記憶アドレスを有するメモリSD1から
１サンプリング時間（１・T0）前に書込まれた振
幅データSPD（ｔ−ｊ−１）が読出され、このデ
ータSPD（ｔ−ｊ−１）に所定の係数K15が乗算
器M15において乗算される。次に、乗算器M15か
ら得られた乗算値K15・SPD（ｔ−ｊ−１）はレ
ジスタR3に一時記憶されているｊ時間前の振幅
データK14・SPD（ｔ−ｊ）と加算され、その加
算値「K14・SPD（ｔ−ｊ）＋K15・SPD（ｔ−ｊ
−１）」はレジスタR3に一時記憶されると共に、
レジスタR4にも一時記憶される。次に、現在時
刻ｔより１サンプリング時間（１・T0）前に書込
まれたデータSPD（ｔ−ｊ−１）がメモリSD1か
ら再び読出され、この読出しデータSPD（ｔ−ｊ
−１）に所定の係数K16が乗算器M16において乗
算される。そして、この乗算値K16・SPD（ｔ−
ｊ−１）はレジスタR4に一時記憶されている値
「K14・SPD（ｔ−ｊ）＋K15・SPD（ｔ−ｊ−
１）」と加算され、その加算値 K16・SPD（ｔ−ｊ−１）＋K14・SPD（ｔ−
ｊ）＋K15・SPD（ｔ−ｊ−１）はレジスタR4に
一時記憶される。次に、レジスタR3に一時記憶
されている値「K14・SPD（ｔ−ｊ）＋K15・SPD
（ｔ−ｊ−１）」を次のサンプリング周期（ｔ＋
１）で使用するため、この値「K14・SPD（ｔ−
ｊ）＋K15・SPD（ｔ−ｊ−１）」がメモリSD1に
書込まれる。 このような動作がサンプリング周期T0毎に行
なわれることにより、ハイパスフイルタHPFの
レジスタR4からは所定帯域の低周波成分を除去
したｊ時間前の振幅データSPD（ｔ−ｊ）が出力
される。 なお、ローパスフイルタLPFのレジスタR1
は、該レジスタの内容をメモリSD0に書込んだ後
は次のサンプリング周期まで使用しないので、ハ
イパスフイルタHPFのレジスタR3と共用するこ
とができる。 このようにして、所定帯域の低周波成分および
高周波成分の除去されたｊ時間前の振幅データ
SPD（ｔ−ｊ）は第１残響音形成部２に入力され
る。 第１残響音形成部２は、遅延時間の異なる櫛型
フイルタ構成の遅延回路２Ａ，２Ｂ，２Ｃが３回
路並列に設けられている。３個の遅延回路２Ａ，
２Ｂ，２Ｃを並列に設けているのは、櫛型フイル
タ構成の遅延回路の周波数特性が単独の場合には
第１３図の記号Ａ，Ｂ，Ｃで示す如く波状となつ
てしまうのでこれを平坦化するためである。すな
わち、遅延時間の異なる３個の遅延回路２Ａ，２
Ｂ，２Ｃを並列に設けることにより、全体として
の周波数特性を第１３図の記号Ｄで示すように平
坦化することができる。この場合、平坦化の度合
いは遅延回路の並列接続数を増加するほど良くな
る。 この実施例では、遅延回路２Ａの遅延時間が最
も長く、次に遅延回路２Ｂの遅延時間が長く、遅
延回路２Ｃの遅延時間が最も短く設定されてい
る。そして、各遅延回路２Ａ，２Ｂ，２Ｃは遅延
時間の設定が異なるのみで、その構成は全て同一
である。従つて、図においては、回路２Ｂおよび
２Ｃについては乗算器、レジスタ、メモリの番号
を示すのみで、遅延回路２Ａのみを詳細に図示し
ている。 このような構成の第１残響音形成部２におい
て、バンドパスフイルタBPFを通過したｊ時間前
の振幅データSPD（ｔ−ｊ）には、まず乗算器
M17において振幅レベル制御用の係数K17が乗算
される。そして、その乗算値K17・SPD（ｔ−
ｊ）は乗算器M17内のレジスタR5に一時記憶さ
れる。次に、2048語の記憶アドレスを有するメモ
リD1にx1時間前に書込まれた振幅データSPD
（ｔ−x1）を読出すため、遅延時間x1に対応するメ
モリD1のアドレスが指定される。これによつ
て、メモリD1からx1時間前の振幅データSPD
（ｔ−x1）が読出される。そして、この振幅データ
SPD（ｔ−x1）は加算器SUMに供給され、この加
算器SUMにおいて他のメモリD2，D3の出力デー
タおよび遅延回路２Ｂ，２ＣのメモリD4〜D6，
D7〜D9の出力データと加算され、該加算器SUM
内のレジスタR11に一時記憶される。この場合、
メモリD1〜D9の読出し動作はメモリD1からD9ま
で順に時分割で行なわれるようになつており、メ
モリD1の読出し動作時には他のメモリD2〜D9か
らはデータが出力されていない。このため、加算
器SUM内のレジスタR11への書込み内容は、メモ
リD1から読出されたデータSPD（ｔ−x1）とな
る。 一方、メモリD1から読出された振幅データ
SPD（ｔ−x1）は乗算器M18において振幅レベル
制御用の係数K18が乗算された後メモリD1の入力
側に帰還される。そして、この乗算値K18・SPD
（ｔ−x1）は現在時刻ｔにおいてレジスタR5に一
時記憶させたデータK17・SPD（ｔ−ｊ）と加算
され、その加算値 K17・SPD（ｔ−ｊ）＋K18 ・SPD（ｔ−x1） はレジスタR6に一時記憶される。次に、レジス
タR6に記憶された振幅データ「K17・SPD（ｔ−
ｊ）＋K18・SPD（ｔ−x1）」は、x1時間前の振幅
データSPD（ｔ−x1）が記憶されていたアドレス
と同一アドレスに書込まれる。この後、レジスタ
R6の内容はリセツトされる。レジスタR6の内容
をリセツトするのは、このレジスタR6を次の段
階でメモリD2の系統の処理に兼用しているため
である。 このようにしてメモリD1の系統の処理が終了
すると、次にメモリD2の系統の処理が同時にし
て行なわれる。 すなわち、2048語のアドレスを有するメモリ
D2にx2時間前に書込まれた振幅データSPD（ｔ
−x2）を読出すため、遅延時間x2に対応するメモ
リD2のアドレスが指定される。これによつて、
メモリD2からx2時間前にサンプリングした振幅
データSPD（ｔ−x2）が読出される。そして、こ
の振幅データSPD（ｔ−x2）は加算器SUMにおい
てレジスタR11の内容（メモリD1から読出された
内容）SPD（ｔ−x1）と加算され、その加算値
「SPD（ｔ−x1）＋SPD（ｔ−x2）」はレジスタR11
に一時記憶される。 一方、メモリD2から読出された振幅データ
SPD（ｔ−x2）は乗算器M19において振幅レベル
制御用の係数K18が乗算された後、メモリD2の入
力側に帰還される。そして、その乗算値K19・
SPD（ｔ−x2）はレジスタR5に一時記憶されてい
る値K17・SPD（ｔ−ｊ）と加算され、その加算
値「K17・SPD（ｔ−ｊ）＋K19・SPD（ｔ−x2）」
はレジスタR6に一時記憶される。このレジスタ
R6に記憶されたデータ「K17・SPD（ｔ−ｊ）＋
K19・SPD（ｔ−x2）」は、x2時間前のデータSPD
（ｔ−x2）が記憶されていたアドレスと同一アドレ
スに記憶される。この後、レジスタR6の内容は
リセツトされる。 次に、メモリD3の系統の処理がメモリD2の系
統の処理と同様にして行なわれる。 従つて、メモリD1〜D3の系統の処理を終了し
た段階では、メモリD3の系統の遅延時間をx3と
すると、レジスタR11に記憶される内容は、 SPD（ｔ−x1）＋SPD（ｔ−x2）
＋SPD（ｔ−x3） となり、またメモリD3に記憶される内容は K17・SPD（ｔ−ｊ）＋K20 ・SPD（ｔ−x3） となる。 このような処理は遅延回路２Ｂ，２Ｃにおいて
も同様に行なわれる。 従つて、遅延回路２ＢにおけるメモリD4，
D5，D6の各系統の遅延時間をそれぞれx4，x5，
x6とし、また遅延回路２ＣにおけるメモリD7，
D8，D9の各系統の遅延時間をそれぞれx7，x8，
x9とすると、遅延回路２Ａ〜２Ｃの全ての処理を
終了した段階におけるレジスタR11の内容は、 となる。この結果、初期反射音に続き、第８図に
示すように遅延時間間隔が粗く、そして振幅レベ
ルおよび遅延時間が規則的に変化する残響音が得
られる。なお、第１４図においては、時間関係が
複雑になるため、遅延回路２Ａについてのみ残響
音を図示している。 以上のようにして形成された遅延時間間隔の粗
い残響音データRVD1は、第２残響音形成部３に
入力される。 第２残響音形成部３は、周波数特性が平坦なオ
ールパス型フイルタ構成の遅延回路３Ａ，３Ｂ，
３Ｃが直列に設けられている。 ３個の遅延回路３Ａ，３Ｂ，３Ｃを直列に設け
ているのは、第１残響音形成部２において得られ
た残響音データRVD1より密な遅延時間間隔の残
響音データRVD2を形成するためである。従つ
て、この第２残響音形成部３における各遅延回路
３Ａ，３Ｂ，３Ｃの遅延時間は、第１残響音形成
部２における各遅延回路２Ａ，２Ｂ，２Ｃの遅延
時間よりも短く設定される。そして、各遅延回路
３Ａ，３Ｂ，３Ｃは遅延時間の設定が異なるのみ
でその構成は全て同じである。従つて、図におい
ては、遅延回路３Ｂ，３Ｃについては乗算器、レ
ジスタ、メモリの番号を示すのみで、遅延回路３
Ａについてのみ詳細構成を示している。 まず、第２残響音形成部２から出力される残響
音データRVD1は遅延回路３ＡのレジスタR12に
供給されるが、このデータRVD1をレジスタR12
に記憶させる前に、まず512語の記憶アドレスを
有するメモリMD0にy1時間前に書込まれたデー
タRVD1（ｔ−y1）を読出すため、遅延時間y1時間
に対応するメモリMD0のアドレスが指定され
る。これによつて、メモリMD0からy1時間前に
書込まれたデータRVD1（ｔ−y1）が読出される。
次に、このデータRVD1（ｔ−y1）には乗算器M30
において、振幅レベル制御用の係数K30が乗算さ
れ、その乗算値K30・RVD1（ｔ−y1）はメモリ
MD0の入力側に帰還される。そして、次にこの
帰還データK30・RVD1（ｔ−y1）と第１残響音形
成部２から現在時刻ｔに供給されるデータRVD1
（ｔ）とが加算され、その加算値「RVD1（ｔ）＋
K30・RVD1（ｔ−y1）」はレジスタR12に一時記
憶される。次に、遅延時間y1に対応するメモリ
MD0のアドレスが再び指定され、メモリMD0か
らy1時間前に書込まれたデータRVD1（ｔ−y1）が
再び読出され、その読出しデータRVD1（ｔ−
y1）がレジスタR13に一時記憶される。次に、レ
ジスタR12に一時記憶されたデータ「RVD1
（ｔ）＋K30・RVD1（ｔ−y1）」と振幅レベル制御
用に定数K29とが乗算器M29において乗算され
る。そして、その乗算値 K29・｛RVD1（ｔ）＋K30 ・RVD1（ｔ−y1）｝ はレジスタR13に一時記憶されている値RVD1
（ｔ−y1）と加算され、その加算値 RVD1（ｔ−y1）＋K29・｛RVD1（ｔ）
＋K30・RVD1（ｔ−y1）｝ はレジスタR13に一時記憶される。次に、レジス
タR12に一時記憶されているデータ「RVD（ｔ）
＋K30・RVD1（ｔ−y1）」を現在時刻ｔよりy1時
間遅れたサンプリング時刻（ｔ＋y1）において使
用するため、該データ「RVD1（ｔ）＋K30・
RVD1（ｔ−y1）」はy1時間前のデータRVD1（ｔ
−y1）が記憶されていたアドレスと同一アドレス
に書込まれる。 このようにして遅延回路３Ａによる処理が終了
すると、レジスタR13に記憶されたデータ RVD1（ｔ−y1）＋K29・｛RVD1（ｔ）
＋K30・RVD1（ｔ−y1）｝ は遅延回路３Ｂに送られ、この遅延回路３Ｂにお
いて回路３Ａの場合と同様の処理が行なわれる。 ここで、遅延回路３Ａ，３Ｂ，３Ｃの出力デー
タをRVD2A，RVD2B，RVD2Cで表わし、回路３
Ｂの遅延時間をy2、回路３Ｃの遅延時間y3とする
と、回路３Ａ，３Ｂ，３ＣのレジスタR13，
R15，R17の出力データは次の第(4)式〜第(6)式に
よつて表わされる。 RVD2A＝RVD1（ｔ−y1）＋K29・ ｛RVD1（ｔ）＋K30・RVD1（ｔ−y1）｝ …(4) RVD2B＝RVD2A（ｔ−y2）＋K31・ ｛RVD2A（ｔ）＋K32・RVD2A（ｔ−y2）｝ …(5) RVD2C＝RVD2B（ｔ−y3）＋K33・ ｛RVD2B（ｔ）＋K34・RVD2B（ｔ−y3）｝ …(6) そして、遅延回路３Ｃの出力データRVD2Cは
初期反射音に続く残響音を発生させるためのデー
タとしてスイツチ回路SWを経由して出力され
る。 ここで、各遅延回路３Ａ，３Ｂ，３Ｃの遅延時
間を、 y1＞y2＞y3 の関係に設定した場合、第１５図に示すように遅
延時間間隔の密な残響音を形成することができ
る。すなわち、遅延回路３Ａは第１残響音形成部
２で形成された遅延時間間隔の粗い残響音データ
RVD1に基づき、第１残響音形成部２の遅延時間
間隔よりも短い時間間隔y1で第１の残響音データ
RVD2Aを形成し、遅延回路３Ｂは回路３Ａの遅
延時間間隔y1よりもさらに短い時間間隔y2で第２
の残響音データRVD2Bを形成する。このため、
遅延回路３Ａ〜３Ｃにおける残響音の形成処理が
進行するに伴つて遅延時間間隔の密な残響音が形
成されるようになる。 なお、遅延回路３Ａ，３Ｂ，３Ｃにおけるレジ
スタR12，R14，R16は、自己の回路に関する処
理が終了した後は次のサンプリング周期まで使用
しないので、時分割的に共用することができる。 次に、第７図に示す実施例の具体的構成および
動作について説明する。なお、以下の説明では、
第７図に示す装置が上述した第８図の機能にした
がつて残響音の形成を行なうものとして述べる。 実施例の具体的構成 第７図に示す実施例の残響音付加装置RAD
は、大別すると、記憶部１０、時間情報発生部２
０、アドレス情報発生部３０、演算部４０とから
構成されている。 記憶部１０は、第１０図における遅延用のデイ
ジタルメモリDMに相当するもので、ここでは複
数のメモリブロツクを有するデータメモリ１００
とラツチ１０１とから構成されている。データメ
モリ１００においては、複数のメモリブロツクを
利用して、第１６図に示すように、１語（16ビツ
ト）のメモリSD0〜SD15と、512語（１語は16ビ
ツト）のメモリMD0〜MD15と、2048語（１語は
16ビツト）のメモリD0〜D15が設けられている。
そして、このメモリSD0〜SD15，MD0〜MD15，
D0〜D15に記憶すべきデータは演算部４０から与
えられ、データの記憶アドレスおよび読出しアド
レスはアドレス情報発生部３０から出力されるア
ドレス情報DM・ADRによつて指定され、また各
メモリSD0〜D15から読出されたデータはラツチ
１０１を介して演算部４０に供給される構成にな
つている。 時間情報発生部２０は第１０図におけるデイレ
イレングスデータメモリDDMに相当するもので
あり、パラメータ指定回路２００とデイレイレン
グスデータメモリ２０１とを備え、ここではデイ
レイレングスデータメモリ２０１はパラメータ指
定回路２００からの指示により、残響特性の異な
る８種類の残響音（初期反射音も含む）それぞれ
に対応して各データ遅延用のメモリD0〜D15，
MD0〜MD15に関する遅延時間情報DLDm〔ｎ〕
（ｎ：D0〜D15，MD0〜MD15のメモリを指示、
ｍ：１〜８の種類を指示）のうちいずれか１つの
種類を選択的に出力するように構成されている。
この場合、パラメータ指定回路２００には、第１
図の音色選択回路TSCから出力される選択音色
情報TSDが入力されており、該情報TSDの内容
に応じて（選択音色に対応して）上記８種類のう
ちの１つを指示する。すなわち、デイレイレング
スデータメモリ２０１は、第１７図に示すよう
に、データ遅延用メモリD0〜D15，MD0〜MD15
それぞれに対応したメモリブツクMB（D0）〜
MB（D15），MB（MD0）〜MB（MD15）を備
え、この各メモリブロツクMB（D0）〜MB
（MD15）はそれぞれ上述した８種類の残響音に
対応して８つの記憶アドレス「０」〜「７」を有
し、各メモリブロツクMB（D0）〜MB（MD15）
の各記憶アドレス「０」〜「７」にはそれぞれ異
なる遅延時間情報DLD1〔D0〕〜DLD8〔D0〕，
DLD1〔D1〕〜DLD8〔D1〕，…DLD1〔D15〕〜
DLD8〔D15〕，DLD1〔MD0〕〜DLD8〔MD0〕，
…DLD1〔MD15〕〜DLD8〔MD15〕が予め記憶
されている。そして、選択音色情報TSDによつ
て示される選択音色に応じて発生すべき残響音の
残響特性を指示する３ビツト構成のパラメータ指
示情報PSLが下位アドレス情報としてパラメータ
指示回路２００から供給され、さらにメモリ
MD0〜MD15，D0〜D15のメモリ番号「０〜15」
を指定する４ビツト構成のメモリ番号情報DLn
（ｎ：０〜15）およびメモリの種別「Ｄ，MD，
SD」を指定する２ビツト構成のメモリ種別情報
DLk（ｋ：Ｄ，MD，SD）が上位アドレス情報と
してアドレス情報発生部から供給されると、情報
DLnおよびDLkで指定されるメモリブロツク
（MB（D0）〜MB（MD15）のうち１つ）のう
ち、情報PSLで指定される記憶アドレス（「０」
〜「７」のうち１つ）に記憶されている遅延時間
情報DLDm〔ｎ〕が読出され、パラメータ指定回
路２００で指定した所望の残響特性の残響音の遅
延時間関係を規定する情報としてアドレス情報発
生部３０へ供給される。なお、メモリSD0〜
SD15については、遅延時間が固定（１・T0）であ
るため、このメモリSD0〜SD15に対する遅延時
間情報は必要としない。また、パラメータ指定回
路２００からは、パラメータ指定情報PSLととも
に、８種類の選択音色にそれぞれ対応する残響音
を形成するための制御プログラムのうち所望の制
御プログラムの１つを選択する３ビツト構成のプ
ログラム選択情報PGSが出力される。 次に、アドレス情報発生部３０は、時間情報発
生部２０から出力される遅延時間情報DLDm
〔ｎ〕およびプログラム選択情報PGSと、制御プ
ログラムの１ステツプの周期を定めるマスタクロ
ツクパルスφ０とに基づき、所望の残響特性の残
響音を形成するためのデータメモリ１００に対す
るアドレス情報DM・ADRを発生すると共に、各
部回路の動作を制御する各種の制御信号を発生す
るものであり、プログラムメモリ３００，プログ
ラムカウンタ３０１，プログラムデコードメモリ
３０２，制御信号出力レジスタ３０３，セレクタ
３０４，アドレスカウンタ３０５，ラツチ３０
６・減算回路３０７，最大値検出回路３０８，ア
ドレス情報出力回路３０９とを備えている。 プログラムメモリ３００には、８種類の残響特
性の残響音を形成するために８種類の制御プログ
ラムが予め記憶されており、どの種類の制御プロ
グラムを出力すべきかはパラメータ指定回路２０
０からのプログラム選択情報PGS（すなわち選択
音色情報TSD）によつて指定される。そして、
指定された制御プログラムの内容はマスタクロツ
クパルスφ０をカウントするプログラムカウンタ
３０１の出力情報PCによつて１ステツプ毎に順
次読出される。 この場合、第８図で説明した初期反射音形成部
１，バンドパスフイルタBPF，第１残響音形成部
２，第２残響音形成部３の全ての処理を１サンプ
リング周期（T0）内で終了させるために、サンプ
リング周波数を25KHz，マスタクロツクパルスφ
０の周波数を4.8MHzとすると、１つの制御プロ
グラムのステツプ数は４８００／２５＝192以内で構成
さ れ、この192ステツプの制御プログラム内容が各
サンプリング周期T0毎に実行される。そして、
各ステツプにおける制御プログラムとしては、第
３表に示すように、１ステツプが16ビツトの情報
から成るタイプ１，タイプ２，タイプ３の３種類
の内容が準備されており、初期反射音の形成，フ
イルタ処理，残響音の形成はこれら３種類の制御
プログラムの出力順序および各ビツト情報の内容
を適宜組合せることによつて行なわれる。
情報タECH（ｔ）は、図示しないDA変換器にお
いてアナログ信号に変換された後スピーカに加え
られ、入力楽音に対する初期反射音として発音さ
れる。 従つて、第１反射音ECH1〜第10反射音ECH10
の遅延時間ｉoおよび振幅レベル制御用の係数Ｋo
をそれぞれ異ならせることにより、第１２図に示
すように振幅レベルおよび遅延時間がランダムに
変化する初期反射音を得ることができる。 ここで、入力楽音のサンプリング周期T0を
0.04ms（25KHz）とした場合、現在時刻ｔの振幅
データSPD（ｔ）の書込みアドレスADR（ｔ）
より例えば1626語離れたアドレスに記憶されてい
る振幅データSPD（ｔ−1626）を読出した場合、
その遅延時間ｉは ｉ＝1626×0.04≒65ms となり、入力楽音より約65ms遅れた初期反射音
ECHoを発生させることができる。 一方、入力楽音を所定周期T0でサンプリング
した振幅データSPD（ｔ）は、初期反射音発生後
の残響音を形成する第２の遅延回路系列にも供給
される。 この第２の遅延回路系列は、振幅データSPD
（ｔ）をｊ時間遅らせてバンドパスフイルタBPF
に供給する遅延用のメモリD10と、このメモリ
D10から供給される遅延時間ｊの振幅データSPD
（ｔ−ｊ）の所定周波数帯域成分のみを通過させ
るローパスフイルタLPFおよびハイパスフイルタ
HPFとから成るデイジタル型のバンドパスフイ
ルタBPFと、該バンドパスフイルタBPFを通過し
たデータSPD（ｔ−ｊ）に基づき遅延時間間隔の
粗い残響音データRVD1を形成する櫛型フイルタ
構成の第１残響音形成部２と、前記残響音データ
RVD1に基づき遅延時間間隔が密な残響音データ
RVD2を形成するオールパスフイルタ構成の第２
残響音形成部３とから構成されている。 このような構成において、現在時刻ｔでサンプ
リングした振幅データSPD（ｔ）は、メモリD10
における2048語の記憶アドレスのうち現在時刻ｔ
に対応したアドレスADR（ｔ）に書込まれる。
次に、メモリD10に記憶した振幅データSPD
（ｔ）のうち、ｊ時間前のデータSPD（ｔ−ｊ）
を読出すため、遅延時間ｊに対応するメモリD10
のアドレスが指定され、該アドレスからｊ時間前
にサンプリングした振幅データSPD（ｔ−ｊ）が
読出される。この場合、ｊ時間前の振幅データ
SPD（ｔ−ｊ）を読出すためのアドレスは、初期
反射音の形成の場合と同様に、前述した第(1)式に
よつて求められる。そして、ここでの遅延時間ｊ
は第10反射音ECH10に関する遅延時間i10よりやや
大きく（ｊ＞i10）設定されている。 このようにしてメモリD10から読出された遅延
時間ｊの振幅データSPD（ｔ−ｊ）はローパスフ
イルタLPFの乗算器M11に入力され、ここにおい
て所定の係数K11と乗算される。そして、この乗
算値K11・SPD（ｔ−ｊ）はレジスタR1に一時記
憶される。次に、１語の記憶アドレスを有するメ
モリSD0から１サンプリング時間（１・T0）前に
書込まれた振幅データSPD（ｔ−ｊ−１）が読出
され、このデータSPD（ｔ−ｊ−１）に所定の係
数K12が乗算器M12において乗算される。次に、
乗算器M12の乗算値出力K12・SPD（ｔ−Ｊ−
１）とレジスタR1に一時記憶されているｊ時間
前の振幅データK11・SPD（ｔ−ｊ）とが加算さ
れ、その加算値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」は再びレジスタR1の一時
記憶されると共に、レジスタR2にも一時記憶さ
れる。次に、現在時刻ｔより１サンプリング時間
（１・T0）前に書まれた振幅データSPD（ｔ−ｊ
−１）がメモリSD0から再び読出され、このデー
タSPD（ｔ−ｊ−１）に所定の係数K13が乗算器
M13において乗算される。そして、この乗算値
K13・SPD（ｔ−ｊ−１）はレジスタR2に一時記
憶されている値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」と加算され、その加算値 K12・SPD（ｔ−ｊ−１）＋K11・SPD（ｔ−
ｊ）＋K13・SPD（ｔ−ｊ−１）はレジスタR2に
再び一時記憶される。次に、レジスタR1に一時
記憶されている値「K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」を次のサンプリング周期
（ｔ＋１）で使用するため、この値「K12・SPD
（ｔ−ｊ−１）＋K11・SPD（ｔ−ｊ）」がメモリ
SD0に書込まれる。 このような動作が各サンプリング周期T0毎に
行なわれることにより、ローパスフイルタLPFの
レジスタR2からは所定帯域の高周波成分を除去
したｊ時間前の振幅データSPD（ｔ−ｊ）が出力
され、この振幅データSPD（ｔ−ｊ）はハイパス
フイルタHPFに送られる。 すると、ハイパスフイルタHPFでは、ローパ
スフイルタの場合と同様にしてｊ時間前の振幅デ
ータSPD（ｔ−ｊ）から所定帯域の低周波成分の
除去が行なわれる。 すなわち、ローパスフイルタLPFのレジスタ
R2の出力データSPD（ｔ−ｊ）は乗算器M14に
入力され、この乗算器M14において所定の係数
K14と乗算される。そして、その乗算値K14・SPD
（ｔ−ｊ）はレジスタR3に一時記憶される。次
に、１語の記憶アドレスを有するメモリSD1から
１サンプリング時間（１・T0）前に書込まれた振
幅データSPD（ｔ−ｊ−１）が読出され、このデ
ータSPD（ｔ−ｊ−１）に所定の係数K15が乗算
器M15において乗算される。次に、乗算器M15か
ら得られた乗算値K15・SPD（ｔ−ｊ−１）はレ
ジスタR3に一時記憶されているｊ時間前の振幅
データK14・SPD（ｔ−ｊ）と加算され、その加
算値「K14・SPD（ｔ−ｊ）＋K15・SPD（ｔ−ｊ
−１）」はレジスタR3に一時記憶されると共に、
レジスタR4にも一時記憶される。次に、現在時
刻ｔより１サンプリング時間（１・T0）前に書込
まれたデータSPD（ｔ−ｊ−１）がメモリSD1か
ら再び読出され、この読出しデータSPD（ｔ−ｊ
−１）に所定の係数K16が乗算器M16において乗
算される。そして、この乗算値K16・SPD（ｔ−
ｊ−１）はレジスタR4に一時記憶されている値
「K14・SPD（ｔ−ｊ）＋K15・SPD（ｔ−ｊ−
１）」と加算され、その加算値 K16・SPD（ｔ−ｊ−１）＋K14・SPD（ｔ−
ｊ）＋K15・SPD（ｔ−ｊ−１）はレジスタR4に
一時記憶される。次に、レジスタR3に一時記憶
されている値「K14・SPD（ｔ−ｊ）＋K15・SPD
（ｔ−ｊ−１）」を次のサンプリング周期（ｔ＋
１）で使用するため、この値「K14・SPD（ｔ−
ｊ）＋K15・SPD（ｔ−ｊ−１）」がメモリSD1に
書込まれる。 このような動作がサンプリング周期T0毎に行
なわれることにより、ハイパスフイルタHPFの
レジスタR4からは所定帯域の低周波成分を除去
したｊ時間前の振幅データSPD（ｔ−ｊ）が出力
される。 なお、ローパスフイルタLPFのレジスタR1
は、該レジスタの内容をメモリSD0に書込んだ後
は次のサンプリング周期まで使用しないので、ハ
イパスフイルタHPFのレジスタR3と共用するこ
とができる。 このようにして、所定帯域の低周波成分および
高周波成分の除去されたｊ時間前の振幅データ
SPD（ｔ−ｊ）は第１残響音形成部２に入力され
る。 第１残響音形成部２は、遅延時間の異なる櫛型
フイルタ構成の遅延回路２Ａ，２Ｂ，２Ｃが３回
路並列に設けられている。３個の遅延回路２Ａ，
２Ｂ，２Ｃを並列に設けているのは、櫛型フイル
タ構成の遅延回路の周波数特性が単独の場合には
第１３図の記号Ａ，Ｂ，Ｃで示す如く波状となつ
てしまうのでこれを平坦化するためである。すな
わち、遅延時間の異なる３個の遅延回路２Ａ，２
Ｂ，２Ｃを並列に設けることにより、全体として
の周波数特性を第１３図の記号Ｄで示すように平
坦化することができる。この場合、平坦化の度合
いは遅延回路の並列接続数を増加するほど良くな
る。 この実施例では、遅延回路２Ａの遅延時間が最
も長く、次に遅延回路２Ｂの遅延時間が長く、遅
延回路２Ｃの遅延時間が最も短く設定されてい
る。そして、各遅延回路２Ａ，２Ｂ，２Ｃは遅延
時間の設定が異なるのみで、その構成は全て同一
である。従つて、図においては、回路２Ｂおよび
２Ｃについては乗算器、レジスタ、メモリの番号
を示すのみで、遅延回路２Ａのみを詳細に図示し
ている。 このような構成の第１残響音形成部２におい
て、バンドパスフイルタBPFを通過したｊ時間前
の振幅データSPD（ｔ−ｊ）には、まず乗算器
M17において振幅レベル制御用の係数K17が乗算
される。そして、その乗算値K17・SPD（ｔ−
ｊ）は乗算器M17内のレジスタR5に一時記憶さ
れる。次に、2048語の記憶アドレスを有するメモ
リD1にx1時間前に書込まれた振幅データSPD
（ｔ−x1）を読出すため、遅延時間x1に対応するメ
モリD1のアドレスが指定される。これによつ
て、メモリD1からx1時間前の振幅データSPD
（ｔ−x1）が読出される。そして、この振幅データ
SPD（ｔ−x1）は加算器SUMに供給され、この加
算器SUMにおいて他のメモリD2，D3の出力デー
タおよび遅延回路２Ｂ，２ＣのメモリD4〜D6，
D7〜D9の出力データと加算され、該加算器SUM
内のレジスタR11に一時記憶される。この場合、
メモリD1〜D9の読出し動作はメモリD1からD9ま
で順に時分割で行なわれるようになつており、メ
モリD1の読出し動作時には他のメモリD2〜D9か
らはデータが出力されていない。このため、加算
器SUM内のレジスタR11への書込み内容は、メモ
リD1から読出されたデータSPD（ｔ−x1）とな
る。 一方、メモリD1から読出された振幅データ
SPD（ｔ−x1）は乗算器M18において振幅レベル
制御用の係数K18が乗算された後メモリD1の入力
側に帰還される。そして、この乗算値K18・SPD
（ｔ−x1）は現在時刻ｔにおいてレジスタR5に一
時記憶させたデータK17・SPD（ｔ−ｊ）と加算
され、その加算値 K17・SPD（ｔ−ｊ）＋K18 ・SPD（ｔ−x1） はレジスタR6に一時記憶される。次に、レジス
タR6に記憶された振幅データ「K17・SPD（ｔ−
ｊ）＋K18・SPD（ｔ−x1）」は、x1時間前の振幅
データSPD（ｔ−x1）が記憶されていたアドレス
と同一アドレスに書込まれる。この後、レジスタ
R6の内容はリセツトされる。レジスタR6の内容
をリセツトするのは、このレジスタR6を次の段
階でメモリD2の系統の処理に兼用しているため
である。 このようにしてメモリD1の系統の処理が終了
すると、次にメモリD2の系統の処理が同時にし
て行なわれる。 すなわち、2048語のアドレスを有するメモリ
D2にx2時間前に書込まれた振幅データSPD（ｔ
−x2）を読出すため、遅延時間x2に対応するメモ
リD2のアドレスが指定される。これによつて、
メモリD2からx2時間前にサンプリングした振幅
データSPD（ｔ−x2）が読出される。そして、こ
の振幅データSPD（ｔ−x2）は加算器SUMにおい
てレジスタR11の内容（メモリD1から読出された
内容）SPD（ｔ−x1）と加算され、その加算値
「SPD（ｔ−x1）＋SPD（ｔ−x2）」はレジスタR11
に一時記憶される。 一方、メモリD2から読出された振幅データ
SPD（ｔ−x2）は乗算器M19において振幅レベル
制御用の係数K18が乗算された後、メモリD2の入
力側に帰還される。そして、その乗算値K19・
SPD（ｔ−x2）はレジスタR5に一時記憶されてい
る値K17・SPD（ｔ−ｊ）と加算され、その加算
値「K17・SPD（ｔ−ｊ）＋K19・SPD（ｔ−x2）」
はレジスタR6に一時記憶される。このレジスタ
R6に記憶されたデータ「K17・SPD（ｔ−ｊ）＋
K19・SPD（ｔ−x2）」は、x2時間前のデータSPD
（ｔ−x2）が記憶されていたアドレスと同一アドレ
スに記憶される。この後、レジスタR6の内容は
リセツトされる。 次に、メモリD3の系統の処理がメモリD2の系
統の処理と同様にして行なわれる。 従つて、メモリD1〜D3の系統の処理を終了し
た段階では、メモリD3の系統の遅延時間をx3と
すると、レジスタR11に記憶される内容は、 SPD（ｔ−x1）＋SPD（ｔ−x2）
＋SPD（ｔ−x3） となり、またメモリD3に記憶される内容は K17・SPD（ｔ−ｊ）＋K20 ・SPD（ｔ−x3） となる。 このような処理は遅延回路２Ｂ，２Ｃにおいて
も同様に行なわれる。 従つて、遅延回路２ＢにおけるメモリD4，
D5，D6の各系統の遅延時間をそれぞれx4，x5，
x6とし、また遅延回路２ＣにおけるメモリD7，
D8，D9の各系統の遅延時間をそれぞれx7，x8，
x9とすると、遅延回路２Ａ〜２Ｃの全ての処理を
終了した段階におけるレジスタR11の内容は、 となる。この結果、初期反射音に続き、第８図に
示すように遅延時間間隔が粗く、そして振幅レベ
ルおよび遅延時間が規則的に変化する残響音が得
られる。なお、第１４図においては、時間関係が
複雑になるため、遅延回路２Ａについてのみ残響
音を図示している。 以上のようにして形成された遅延時間間隔の粗
い残響音データRVD1は、第２残響音形成部３に
入力される。 第２残響音形成部３は、周波数特性が平坦なオ
ールパス型フイルタ構成の遅延回路３Ａ，３Ｂ，
３Ｃが直列に設けられている。 ３個の遅延回路３Ａ，３Ｂ，３Ｃを直列に設け
ているのは、第１残響音形成部２において得られ
た残響音データRVD1より密な遅延時間間隔の残
響音データRVD2を形成するためである。従つ
て、この第２残響音形成部３における各遅延回路
３Ａ，３Ｂ，３Ｃの遅延時間は、第１残響音形成
部２における各遅延回路２Ａ，２Ｂ，２Ｃの遅延
時間よりも短く設定される。そして、各遅延回路
３Ａ，３Ｂ，３Ｃは遅延時間の設定が異なるのみ
でその構成は全て同じである。従つて、図におい
ては、遅延回路３Ｂ，３Ｃについては乗算器、レ
ジスタ、メモリの番号を示すのみで、遅延回路３
Ａについてのみ詳細構成を示している。 まず、第２残響音形成部２から出力される残響
音データRVD1は遅延回路３ＡのレジスタR12に
供給されるが、このデータRVD1をレジスタR12
に記憶させる前に、まず512語の記憶アドレスを
有するメモリMD0にy1時間前に書込まれたデー
タRVD1（ｔ−y1）を読出すため、遅延時間y1時間
に対応するメモリMD0のアドレスが指定され
る。これによつて、メモリMD0からy1時間前に
書込まれたデータRVD1（ｔ−y1）が読出される。
次に、このデータRVD1（ｔ−y1）には乗算器M30
において、振幅レベル制御用の係数K30が乗算さ
れ、その乗算値K30・RVD1（ｔ−y1）はメモリ
MD0の入力側に帰還される。そして、次にこの
帰還データK30・RVD1（ｔ−y1）と第１残響音形
成部２から現在時刻ｔに供給されるデータRVD1
（ｔ）とが加算され、その加算値「RVD1（ｔ）＋
K30・RVD1（ｔ−y1）」はレジスタR12に一時記
憶される。次に、遅延時間y1に対応するメモリ
MD0のアドレスが再び指定され、メモリMD0か
らy1時間前に書込まれたデータRVD1（ｔ−y1）が
再び読出され、その読出しデータRVD1（ｔ−
y1）がレジスタR13に一時記憶される。次に、レ
ジスタR12に一時記憶されたデータ「RVD1
（ｔ）＋K30・RVD1（ｔ−y1）」と振幅レベル制御
用に定数K29とが乗算器M29において乗算され
る。そして、その乗算値 K29・｛RVD1（ｔ）＋K30 ・RVD1（ｔ−y1）｝ はレジスタR13に一時記憶されている値RVD1
（ｔ−y1）と加算され、その加算値 RVD1（ｔ−y1）＋K29・｛RVD1（ｔ）
＋K30・RVD1（ｔ−y1）｝ はレジスタR13に一時記憶される。次に、レジス
タR12に一時記憶されているデータ「RVD（ｔ）
＋K30・RVD1（ｔ−y1）」を現在時刻ｔよりy1時
間遅れたサンプリング時刻（ｔ＋y1）において使
用するため、該データ「RVD1（ｔ）＋K30・
RVD1（ｔ−y1）」はy1時間前のデータRVD1（ｔ
−y1）が記憶されていたアドレスと同一アドレス
に書込まれる。 このようにして遅延回路３Ａによる処理が終了
すると、レジスタR13に記憶されたデータ RVD1（ｔ−y1）＋K29・｛RVD1（ｔ）
＋K30・RVD1（ｔ−y1）｝ は遅延回路３Ｂに送られ、この遅延回路３Ｂにお
いて回路３Ａの場合と同様の処理が行なわれる。 ここで、遅延回路３Ａ，３Ｂ，３Ｃの出力デー
タをRVD2A，RVD2B，RVD2Cで表わし、回路３
Ｂの遅延時間をy2、回路３Ｃの遅延時間y3とする
と、回路３Ａ，３Ｂ，３ＣのレジスタR13，
R15，R17の出力データは次の第(4)式〜第(6)式に
よつて表わされる。 RVD2A＝RVD1（ｔ−y1）＋K29・ ｛RVD1（ｔ）＋K30・RVD1（ｔ−y1）｝ …(4) RVD2B＝RVD2A（ｔ−y2）＋K31・ ｛RVD2A（ｔ）＋K32・RVD2A（ｔ−y2）｝ …(5) RVD2C＝RVD2B（ｔ−y3）＋K33・ ｛RVD2B（ｔ）＋K34・RVD2B（ｔ−y3）｝ …(6) そして、遅延回路３Ｃの出力データRVD2Cは
初期反射音に続く残響音を発生させるためのデー
タとしてスイツチ回路SWを経由して出力され
る。 ここで、各遅延回路３Ａ，３Ｂ，３Ｃの遅延時
間を、 y1＞y2＞y3 の関係に設定した場合、第１５図に示すように遅
延時間間隔の密な残響音を形成することができ
る。すなわち、遅延回路３Ａは第１残響音形成部
２で形成された遅延時間間隔の粗い残響音データ
RVD1に基づき、第１残響音形成部２の遅延時間
間隔よりも短い時間間隔y1で第１の残響音データ
RVD2Aを形成し、遅延回路３Ｂは回路３Ａの遅
延時間間隔y1よりもさらに短い時間間隔y2で第２
の残響音データRVD2Bを形成する。このため、
遅延回路３Ａ〜３Ｃにおける残響音の形成処理が
進行するに伴つて遅延時間間隔の密な残響音が形
成されるようになる。 なお、遅延回路３Ａ，３Ｂ，３Ｃにおけるレジ
スタR12，R14，R16は、自己の回路に関する処
理が終了した後は次のサンプリング周期まで使用
しないので、時分割的に共用することができる。 次に、第７図に示す実施例の具体的構成および
動作について説明する。なお、以下の説明では、
第７図に示す装置が上述した第８図の機能にした
がつて残響音の形成を行なうものとして述べる。 実施例の具体的構成 第７図に示す実施例の残響音付加装置RAD
は、大別すると、記憶部１０、時間情報発生部２
０、アドレス情報発生部３０、演算部４０とから
構成されている。 記憶部１０は、第１０図における遅延用のデイ
ジタルメモリDMに相当するもので、ここでは複
数のメモリブロツクを有するデータメモリ１００
とラツチ１０１とから構成されている。データメ
モリ１００においては、複数のメモリブロツクを
利用して、第１６図に示すように、１語（16ビツ
ト）のメモリSD0〜SD15と、512語（１語は16ビ
ツト）のメモリMD0〜MD15と、2048語（１語は
16ビツト）のメモリD0〜D15が設けられている。
そして、このメモリSD0〜SD15，MD0〜MD15，
D0〜D15に記憶すべきデータは演算部４０から与
えられ、データの記憶アドレスおよび読出しアド
レスはアドレス情報発生部３０から出力されるア
ドレス情報DM・ADRによつて指定され、また各
メモリSD0〜D15から読出されたデータはラツチ
１０１を介して演算部４０に供給される構成にな
つている。 時間情報発生部２０は第１０図におけるデイレ
イレングスデータメモリDDMに相当するもので
あり、パラメータ指定回路２００とデイレイレン
グスデータメモリ２０１とを備え、ここではデイ
レイレングスデータメモリ２０１はパラメータ指
定回路２００からの指示により、残響特性の異な
る８種類の残響音（初期反射音も含む）それぞれ
に対応して各データ遅延用のメモリD0〜D15，
MD0〜MD15に関する遅延時間情報DLDm〔ｎ〕
（ｎ：D0〜D15，MD0〜MD15のメモリを指示、
ｍ：１〜８の種類を指示）のうちいずれか１つの
種類を選択的に出力するように構成されている。
この場合、パラメータ指定回路２００には、第１
図の音色選択回路TSCから出力される選択音色
情報TSDが入力されており、該情報TSDの内容
に応じて（選択音色に対応して）上記８種類のう
ちの１つを指示する。すなわち、デイレイレング
スデータメモリ２０１は、第１７図に示すよう
に、データ遅延用メモリD0〜D15，MD0〜MD15
それぞれに対応したメモリブツクMB（D0）〜
MB（D15），MB（MD0）〜MB（MD15）を備
え、この各メモリブロツクMB（D0）〜MB
（MD15）はそれぞれ上述した８種類の残響音に
対応して８つの記憶アドレス「０」〜「７」を有
し、各メモリブロツクMB（D0）〜MB（MD15）
の各記憶アドレス「０」〜「７」にはそれぞれ異
なる遅延時間情報DLD1〔D0〕〜DLD8〔D0〕，
DLD1〔D1〕〜DLD8〔D1〕，…DLD1〔D15〕〜
DLD8〔D15〕，DLD1〔MD0〕〜DLD8〔MD0〕，
…DLD1〔MD15〕〜DLD8〔MD15〕が予め記憶
されている。そして、選択音色情報TSDによつ
て示される選択音色に応じて発生すべき残響音の
残響特性を指示する３ビツト構成のパラメータ指
示情報PSLが下位アドレス情報としてパラメータ
指示回路２００から供給され、さらにメモリ
MD0〜MD15，D0〜D15のメモリ番号「０〜15」
を指定する４ビツト構成のメモリ番号情報DLn
（ｎ：０〜15）およびメモリの種別「Ｄ，MD，
SD」を指定する２ビツト構成のメモリ種別情報
DLk（ｋ：Ｄ，MD，SD）が上位アドレス情報と
してアドレス情報発生部から供給されると、情報
DLnおよびDLkで指定されるメモリブロツク
（MB（D0）〜MB（MD15）のうち１つ）のう
ち、情報PSLで指定される記憶アドレス（「０」
〜「７」のうち１つ）に記憶されている遅延時間
情報DLDm〔ｎ〕が読出され、パラメータ指定回
路２００で指定した所望の残響特性の残響音の遅
延時間関係を規定する情報としてアドレス情報発
生部３０へ供給される。なお、メモリSD0〜
SD15については、遅延時間が固定（１・T0）であ
るため、このメモリSD0〜SD15に対する遅延時
間情報は必要としない。また、パラメータ指定回
路２００からは、パラメータ指定情報PSLととも
に、８種類の選択音色にそれぞれ対応する残響音
を形成するための制御プログラムのうち所望の制
御プログラムの１つを選択する３ビツト構成のプ
ログラム選択情報PGSが出力される。 次に、アドレス情報発生部３０は、時間情報発
生部２０から出力される遅延時間情報DLDm
〔ｎ〕およびプログラム選択情報PGSと、制御プ
ログラムの１ステツプの周期を定めるマスタクロ
ツクパルスφ０とに基づき、所望の残響特性の残
響音を形成するためのデータメモリ１００に対す
るアドレス情報DM・ADRを発生すると共に、各
部回路の動作を制御する各種の制御信号を発生す
るものであり、プログラムメモリ３００，プログ
ラムカウンタ３０１，プログラムデコードメモリ
３０２，制御信号出力レジスタ３０３，セレクタ
３０４，アドレスカウンタ３０５，ラツチ３０
６・減算回路３０７，最大値検出回路３０８，ア
ドレス情報出力回路３０９とを備えている。 プログラムメモリ３００には、８種類の残響特
性の残響音を形成するために８種類の制御プログ
ラムが予め記憶されており、どの種類の制御プロ
グラムを出力すべきかはパラメータ指定回路２０
０からのプログラム選択情報PGS（すなわち選択
音色情報TSD）によつて指定される。そして、
指定された制御プログラムの内容はマスタクロツ
クパルスφ０をカウントするプログラムカウンタ
３０１の出力情報PCによつて１ステツプ毎に順
次読出される。 この場合、第８図で説明した初期反射音形成部
１，バンドパスフイルタBPF，第１残響音形成部
２，第２残響音形成部３の全ての処理を１サンプ
リング周期（T0）内で終了させるために、サンプ
リング周波数を25KHz，マスタクロツクパルスφ
０の周波数を4.8MHzとすると、１つの制御プロ
グラムのステツプ数は４８００／２５＝192以内で構成
さ れ、この192ステツプの制御プログラム内容が各
サンプリング周期T0毎に実行される。そして、
各ステツプにおける制御プログラムとしては、第
３表に示すように、１ステツプが16ビツトの情報
から成るタイプ１，タイプ２，タイプ３の３種類
の内容が準備されており、初期反射音の形成，フ
イルタ処理，残響音の形成はこれら３種類の制御
プログラムの出力順序および各ビツト情報の内容
を適宜組合せることによつて行なわれる。
【表】
この場合、16ビツトから成る１ステツプの制御
プログラムは、情報OF・ADRn，RGn，DLo，
ADR〔Kn〕の如く制御信号出力レジスタ３０３
を介してそのまま出力されるものと、メモリの書
込み制御信号WR1などの如くプログラムデコー
ドメモリ３０２によつてデコードされた後制御信
号出力レジスタ３０３を介して出力されるものと
が有り、後者はオペレーシヨンコードOPCとし
てプログラムメモリ３００からプログラムデコー
ドメモリ３０２に与えられる。なお、第３表の内
容の詳細については全体の動作説明とともに後述
する。 一方、アドレスカウンタ３０５は第１８図に示
すように遅延用のメモリD0〜D15，MD0〜MD15
のそれぞれに対応したアドレスカウンタAC
（D0）〜AC（D15），AC（MD0）〜AC
（MD15）を備えている。このアドレスカウンタ
３０５における各カウンタAC（D0）〜AC
（D15），AC（MD0）〜AC（MD15）は、メモリ
番号情報DLoおよびメモリ種別情報DLkによつて
選択的に動作状態とされる。情報DLoおよびDLk
によつて動作状態となつたアドレスカウンタAC
（ｎ）（ｎ：D0〜D15，MD0〜MD15）のカウント
出力情報ADR〔ｎ〕はラツチ３０６を介してア
ドレス情報出力回路３０９へ供給されると共に、
減算回路３０７へ供給される。この場合、アドレ
スカウンタAC（ｎ）の出力情報ADR〔ｎ〕はメ
モリD0〜D15，MD0〜MD15のうちメモリD0〜
D15が2048語のアドレス長となつているため、
2048語までのアドレス範囲を指定できるように11
ビツトで構成されている。なお、アドレスカウン
タ３０５はRAMから構成される。 減算回路３０７は、ラツチ３０６を介して入力
されたアドレスカウンタAC（ｎ）の出力内容
ADR〔ｎ〕から「１」を減じ、その減算値
「ADR〔ｎ〕−１」を次のサンプリング周期（ｔ
＋１）において使用するためセレクタ３０４のＡ
側入力に帰還する。同時に、最大値検出回路３０
８に供給する。最大値検出回路３０８は第１０図
の検出回路MXDに相当するものであり、メモリ
番号情報DLoおよびメモリ種別情報DLkにより指
定されたアドレスカウンタAC（ｎ）の出力情報
ADR〔ｎ〕から「１」を減じた情報「ADR
〔ｎ〕−１」が最大値（全ビツトが“１”）に達し
たことを検出すると、セレクタ３０４に対しＢ側
入力を選択させるセレクト制御信号SLBを出力す
る。セレクタ３０４においては、Ａ側入力に減算
回路３０７の出力情報「ADR〔ｎ〕−１」が入力
され、Ｂ側入力にデイレイレングスデータメモリ
２０１の出力情報DLDm〔ｎ〕が入力され、その
出力はアドレスカウンタ３０５のデータ入力に供
給されて情報DLo，DLkにより指定されるアドレ
スカウンタAC（ｎ）に対して書込み制御信号
WR3により書込まれる（プリセツトされる）構
成となつている。従つて、情報DLo，DLkにより
指定されたアドレスカウンタAC（ｎ）において
は、最大値検出回路３０８からセレクト制御信号
SLBが発生されていない条件では、１サンプリン
グ周期毎に現在値ADR〔ｎ〕から「１」を減じ
た値「ADR〔ｎ〕−１」が書込まれることにな
り、その出力情報ADR〔ｎ〕は時間経過ととも
に「０」の方向へ減少する。ところが、値
「ADR（ｎ）−１」が最大値になると、最大値検
出回路３０８からセレクト制御信号SLBが発生さ
れるため、アドレスカウンタAC（ｎ）にはセレ
クタ３０４を介して遅延時間情報DLDm〔ｎ〕が
入力され、書込み制御信号WR3により書込まれ
る。従つて、アドレスカウンタAC（ｎ）の内容
は、セレクト制御信号SLBの発生により「DLDm
〔ｎ〕」になつた後、サンプリング時刻の経過とと
もに「０」の方向へ順次変化するものとなる。す
なわち、セレクタ３０４，アドレスカウンタ３０
５，ラツチ３０６，減算回路３０７，最大値検出
回路３０８とから成る部分では、情報DLo，DLk
で指定されるアドレスカウンタAC（ｎ）におい
て遅延時間情報DLDm〔ｎ〕に対応する遅延時間
に等しい周期で一巡するアドレス情報ADR
〔ｎ〕が形成される。 このアドレス情報ADR〔ｎ〕はアドレス情報
出力回路３０９へ供給される。 アドレス情報出力回路３０９は、メモリSD0〜
SD15，メモリD0〜D15，メモリMD0〜MD15に対
する情報の読出しおよび書込みのためのアドレス
情報を出力するものである。このアドレス情報出
力回路３０９は、メモリD0からｉo時間遅れた情
報を読出して初期反射音ECH（ｔ）を形成する
場合には、第１反射音ECH1〜第10反射音ECH10
の各遅延時間ｉoに対応する11ビツトのアドレス
情報OF・ADRo（制御信号出力レジスタ３０３
から出力される）を下位アドレス情報とし、その
上位にメモリ番号情報DLoおよびメモリ種別情報
DLkを付加し、この１組の情報OF・ADRn，
DLo，DLkをアドレス情報DM・ADRとして出力
する。また、現在時刻でサンプリングした振幅デ
ータSPD（ｔ）をメモリD0に書込む場合、メモ
リD0に対応するアドレスカウンタAC（D0）の出
力情報ADR〔D0〕を下位アドレス情報とし、そ
の上位にメモリD0を指定する情報DLo（＝DL0）
およびDLk（＝DLD）を付加し、この１組の情報
ADR〔D0〕，DLo，DLkをアドレス情報DM・
ADRとして出力する。また、メモリSD0〜SD15
に対して振幅データの書込みおよび読出しを行う
場合、下位アドレス情報の全ビツトを“０”と
し、その上位にメモリSD0〜SD15を指定する情
報DLo（＝DL0〜DL15）およびDLk（＝DLSD）を
付加してアドレス情報DM・ADRとして出力す
る。また、残響音RVD1，RVD2を形成する場合
には、メモリD1〜D15，MD0〜MD15のそれぞれ
に対応するアドレスカウンタAC（D1）〜AC
（D15），AC（MD0）〜AC（MD15）の各出力情
報ADR〔D1〕〜ADR〔D15〕，ADR〔MD0〕〜
ADR〔MD15〕を下位アドレス情報とし、その上
位に情報DLoおよびDLkを付加し、これら１組の
情報ADR〔ｎ〕，DLo，DLkをアドレス情報DM，
ADRとして出力する。この場合、情報DLoおよび
DLkの下位に情報OF・ADRnを付加すべき時には
制御信号出力レジスタ３０３から制御パルスGP1
が出力される。また、情報DLoおよびDLkの下位
に付加する下位アドレス情報の全ビツトを“０”
にすべき時には、制御信号出力レジスタ３０３か
ら制御パルスGP2が出力される。 なお、アドレス情報出力回路３０９は、情報
DLoおよびDLkを一時記憶するレジスタを内部に
備えている。 次に、演算部４０は、メモリD0〜D15，MD0
〜MD15，SD0〜SD15に記憶させるデータおよび
各メモリから読出したデータの振幅レベル制御を
行うもので、係数メモリ４００，セレクタ４０
１，演算回路４０２，テンポラリレジスタ４０
３，ラツチ４０４とを備えている。 係数メモリ４００は、デイレイレングスデータ
メモリと同様、残響特性の異なる８種類の残響音
に対応して８個のメモリブロツクを有し、各メモ
リブロツクには各種類別の残響音を形成するため
に必要な一組の係数Kn（ｎ：１〜32）が予め記
憶されている。そして、パラメータ指定回路２０
０からパラメータ指定情報PSLが供給され、かつ
係数Knを指定するアドレス情報ADR〔Kn〕が制
御信号出力レジスタ３０３から供給されると、情
報PSLで指定されるメモリブロツクのうち情報
ADR〔Kn〕で指定されるアドレスから係数Knが
読出され、演算回路４０２の演算入力(A)に供給さ
れる構成になつている。 セレクタ４０１は、Ａ側入力にサンプルホール
ド回路SPHによりサンプリングされた入力楽音の
振幅データSPD（ｔ）が入力され、Ｂ側入力に記
憶部１０からの読出しデータMRDが入力され、
Ｃ側入力にラツチ４０４を介してテンポラリレジ
スタ４０３の出力データRGDが入力されてお
り、これらの入力データSPD（ｔ），MRD，RGD
は制御信号出力レジスタ３０３から出力されるセ
レクト制御信号SL1（２ビツト構成）によつてい
ずれか１つが選択され、演算回路４０２の演算入
力（Ｘ）に供給されている。 演算回路４０２は、演算入力(A)に係数メモリ４
００から読出された係数Knが入力され、演算入
力(B)にラツチ４０４を介してテンポラリレジスタ
４０３の出力データRGDが入力され、演算入力
（Ｘ）にセレクタ４０１の選択出力データ（SPD
（ｔ），MRD，RGD）が入力され、制御信号出力
レジスタ３０３から出力される演算制御信号
CTL（３ビツト構成）により、 （Ｙ）＝(A)・（Ｘ）＋(B)…（７−１） （Ｙ）＝（Ｘ）＋(B) …（７−２） （Ｙ）＝（Ｘ） …（７−３） （Ｙ）＝(B) …（７−４） （Ｙ）＝（０） …（７−５） の演算を実行し、その演算値（Ｙ）をテンポラリ
レジスタ４０３，記憶部１０，出力レジスタ５０
０に供給する構成になつている。 テンポラリレジスタ４０３は、初期反射音
ECH（ｔ），残響音RVD1，RVD2の形成過程にお
ける演算回路４０２の演算値（Ｙ）を一時記憶
し、その記憶内容をレジスタ出力データRGDと
してセレクタ４０１のＣ側入力および演算回路４
０２の演算入力(B)に帰還するもので、５ビツト構
成のレジスタ指定情報RGn（ｎ：１〜32）により
指定される32個のレジスタR0〜R31を有し、入力
データは情報RGnにより指定されたレジスタ
（R0〜R31）に対し書込み制御信号WR1の制御に
よつて書込まれる。 次に、出力レジスタ５００は、演算回路４０２
の演算値（Ｙ）として得られた初期反射音の瞬時
値ECH（ｔ）および初期反射音に続く残響音の
瞬時値RVD（ｔ）を書込み制御信号WR2によつ
て取込み、この取込みデータを減衰器５０１を介
して出力する。 なお、セレクタ４０１におけるセレクト制御信
号SL1および演算回路４０２における演算制御信
号CTLは、制御信号出力レジスタ３０３から出
力されるオペレーシヨンコードOPCに含まれる
ものである。 次に、以上の構成の動作について説明する。な
お、以下の説明では音色選択回路TSCにおいて
ある音色が選択されてこの第７図に示す残響音付
加装置RADが第８図の機能ブロツク図に従つて
残響音形成動作を行なうものとする。この残響音
形成動作はパラメータ指定回路２００によつて指
示される。 動作説明 ａ 初期反射音の形成動作 初期反射音BCH（ｔ）を形成する場合、 (1) まず、現在時刻ｔでサンプリングした入力
楽音の振幅データSPD（ｔ）をメモリD0に
書込むため、 SL1；SELECT(A) CTL；（Ｙ）＝（Ｘ） で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLがオペレーシヨンコー
ドOPCとして制御信号出力レジスタ３０３
から出力される。これによつて、セレクタ４
０１はサンプリングホールド回路SPHから出
力される振幅データSPD（ｔ）を演算回路４
０２の演算入力（Ｘ）に供給する。また、演
算回路４０２は、演算入力（Ｘ）に入力され
た振幅データSPD（ｔ）を演算値（Ｙ）とし
て出力する。 (2) 次に、現在のサンプリング時刻（ｔ）に対
応したメモリD0のアドレスを指定した上、
このアドレスに演算回路４０２の出力データ
SPD（ｔ）を書込むため、 DLo；DL0 DLk；DLD WR4；“１”（WRITE） L3；“１”（LATCH） で示される内容のメモリ種別情報DLk，書込
み制御信号WR4，ラツチ制御信号L3がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。 これによつて、メモリD0に対応したアド
レスカウンタAC（D0）の出力情報ADR
〔D0〕が現在時刻ｔの振幅データSPD（ｔ）
を書込むための下位アドレス情報としてラツ
チ３０６にラツチされる。そして、このラツ
チされた下位アドレス情報ADR〔D0〕は、
アドレス情報出力回路３０９においてその上
位にメモリ番号情報DLo（＝DL0）およびメ
モリ種別情報DLk（＝DLD）が付加されてメ
モリD0に対する振幅データSPD（ｔ）の書
込みアドレス情報DM・ADRとして出力され
る。これにより、演算回路４０２を介してメ
モリD0のデータ入力に与えられている現在
時刻ｔの振幅データSPD（ｔ）は書込み制御
信号WR4によつて現在時刻ｔに対応したア
ドレスに書込まれる。 (3) 次に、各サンプリング時刻毎の初期反射音
の合成値を記憶するレジスタR0をクリアす
るため、 RGn；R0 CTL；（Ｙ）＝０ WR1；“１”（WRITE） で示される内容の演算制御信号CTL，書込
み制御信号WR1がオペレーシヨンコード
OPCとして、またレジスタ番号情報RGnが
制御信号出力レジスタ３０３から出力され
る。 これによつて、レジスタR0には「０」が
書込まれる。すなわち、レジスタR0はクリ
アされる。 (4) 次に、第１反射音ECH1を形成するため、 OF・ADRn；OF・ADR1 DLk；DLD GP1；“１” L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，制御
パルスGP1，ラツチ制御信号L2がオペレーシ
ヨンコードOPCとして、また第１反射音
ECH1の遅延時間i1に対応したアドレス情報
OF・ADRnが制御信号出力レジスタ３０３
から出力される。この場合、アドレス情報出
力回路３０９には前記ステツプ(3)におけるメ
モリ番号情報DLo（＝DL0）が保持されてい
る。 これによつて、アドレス情報出力回路３０
９は、遅延時間i1に対応したアドレス情報
OF・ADR1を下位アドレス情報とし、メモ
リ番号情報DLo（＝DL0），メモリ種別情報
DLk（＝DLD）を上位アドレス情報とし、メ
モリD0からi1時間前に書込んだ振幅データ
SPD（ｔ−i1）を読出すためのアドレス情報
DM・ADRとして出力する。これにより、メ
モリD0からi1時間前の振幅データSPD（ｔ−
i1）が読出され、この読出しデータSPD（ｔ
−i1）はラツチ制御信号L2によつてラツチ１
０１にラツチされる。 (5) 次に、レジスタR0の現在値をラツチ４０
４に転送するため、 RGn；R0 L1；“１”（LATCH） で示される内容のラツチ制御信号L1がオペ
レーシヨンコードとして、またレジスタ番号
情報RGnが制御信号出力レジスタ３０３から
出力される。これによつて、レジスタR0の
現在値はラツチ４０４に転送されて記憶され
る。 (6) 次に、i1時間前の振幅データSPD（ｔ−
i1）に振幅レベル制御用の係数K1を乗算し、
第１反射音ECH1に関する瞬時値K1・SPD
（ｔ−i1）を得るため、 ADR〔Kn〕；ADR〔K1〕 SL1；SELECT(B) CTL；(A)・（Ｘ）＋(B)＝（Ｙ） で示されるセレクト制御信号SL1，演算制御
信号CTLがオペレーシヨンコードOPCとし
て、また定数読出し用のアドレス情報ADR
〔Kn〕が制御信号出力レジスタ３０３から出
力される。 これによつて、係数メモリ４００から第１
反射音ECH1に関する係数K1が読出されて演
算回路４０２の演算入力(A)に供給される。ま
た、セレクタ４０１は、Ｂ側選択入力にラツ
チ１０１から供給されているi1時間前の振幅
データSPD（ｔ−i1）を選択し、該データ
SPD（ｔ−i1）を演算回路４０２の演算入力
（Ｘ）に供給する。また、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K1
・SPD（ｔ−i1）＋〔R0〕 で示される演算を行なう。この場合、レジス
タR0の内容は前述のステツプ(3)においてク
リアされているため、ここでは第１反射音
ECH1に関する瞬時値K1・SPD（ｔ−i1）が演
算回路４０２の演算値（Ｙ）として得られ
る。 (7) 次に、第１反射音ECH1の瞬時値K1・SPD
（ｔ−i1）をレジスタR0に転送して記憶させる
ため、 RGn；R0 WR1；“１”（WRITE） で示される内容の書込み制御信号WR1がオ
ペレーシヨンコードOPCとして、またレジ
スタ番号情報RGnが制御信号出力レジスタ３
０３から出力される。 これによつて、演算回路４０２の出力デー
タ（Ｙ）＝K1・SPD（ｔ−i1）がレジスタR0に
書込まれる。 ここまでのステツプを終了することによ
り、レジスタR0には第１反射音ECH1の瞬時
値K1・SPD（ｔ−i1）が得られる。 (8) 次に、第２反射音ECH2〜第10反射音
ECH10に関する瞬時値K2・SPD（ｔ−i2）〜
K10・SPD（ｔ−i10）が前述のステツプ(4)〜
(7)と同様にして形成される。従つて、第10反
射音ECH10に関するステツプ(7)の動作を終了
した段階では、レジスタR0には第１反射音
ECH1〜第10反射音ECH10の瞬時値の総和
プログラムは、情報OF・ADRn，RGn，DLo，
ADR〔Kn〕の如く制御信号出力レジスタ３０３
を介してそのまま出力されるものと、メモリの書
込み制御信号WR1などの如くプログラムデコー
ドメモリ３０２によつてデコードされた後制御信
号出力レジスタ３０３を介して出力されるものと
が有り、後者はオペレーシヨンコードOPCとし
てプログラムメモリ３００からプログラムデコー
ドメモリ３０２に与えられる。なお、第３表の内
容の詳細については全体の動作説明とともに後述
する。 一方、アドレスカウンタ３０５は第１８図に示
すように遅延用のメモリD0〜D15，MD0〜MD15
のそれぞれに対応したアドレスカウンタAC
（D0）〜AC（D15），AC（MD0）〜AC
（MD15）を備えている。このアドレスカウンタ
３０５における各カウンタAC（D0）〜AC
（D15），AC（MD0）〜AC（MD15）は、メモリ
番号情報DLoおよびメモリ種別情報DLkによつて
選択的に動作状態とされる。情報DLoおよびDLk
によつて動作状態となつたアドレスカウンタAC
（ｎ）（ｎ：D0〜D15，MD0〜MD15）のカウント
出力情報ADR〔ｎ〕はラツチ３０６を介してア
ドレス情報出力回路３０９へ供給されると共に、
減算回路３０７へ供給される。この場合、アドレ
スカウンタAC（ｎ）の出力情報ADR〔ｎ〕はメ
モリD0〜D15，MD0〜MD15のうちメモリD0〜
D15が2048語のアドレス長となつているため、
2048語までのアドレス範囲を指定できるように11
ビツトで構成されている。なお、アドレスカウン
タ３０５はRAMから構成される。 減算回路３０７は、ラツチ３０６を介して入力
されたアドレスカウンタAC（ｎ）の出力内容
ADR〔ｎ〕から「１」を減じ、その減算値
「ADR〔ｎ〕−１」を次のサンプリング周期（ｔ
＋１）において使用するためセレクタ３０４のＡ
側入力に帰還する。同時に、最大値検出回路３０
８に供給する。最大値検出回路３０８は第１０図
の検出回路MXDに相当するものであり、メモリ
番号情報DLoおよびメモリ種別情報DLkにより指
定されたアドレスカウンタAC（ｎ）の出力情報
ADR〔ｎ〕から「１」を減じた情報「ADR
〔ｎ〕−１」が最大値（全ビツトが“１”）に達し
たことを検出すると、セレクタ３０４に対しＢ側
入力を選択させるセレクト制御信号SLBを出力す
る。セレクタ３０４においては、Ａ側入力に減算
回路３０７の出力情報「ADR〔ｎ〕−１」が入力
され、Ｂ側入力にデイレイレングスデータメモリ
２０１の出力情報DLDm〔ｎ〕が入力され、その
出力はアドレスカウンタ３０５のデータ入力に供
給されて情報DLo，DLkにより指定されるアドレ
スカウンタAC（ｎ）に対して書込み制御信号
WR3により書込まれる（プリセツトされる）構
成となつている。従つて、情報DLo，DLkにより
指定されたアドレスカウンタAC（ｎ）において
は、最大値検出回路３０８からセレクト制御信号
SLBが発生されていない条件では、１サンプリン
グ周期毎に現在値ADR〔ｎ〕から「１」を減じ
た値「ADR〔ｎ〕−１」が書込まれることにな
り、その出力情報ADR〔ｎ〕は時間経過ととも
に「０」の方向へ減少する。ところが、値
「ADR（ｎ）−１」が最大値になると、最大値検
出回路３０８からセレクト制御信号SLBが発生さ
れるため、アドレスカウンタAC（ｎ）にはセレ
クタ３０４を介して遅延時間情報DLDm〔ｎ〕が
入力され、書込み制御信号WR3により書込まれ
る。従つて、アドレスカウンタAC（ｎ）の内容
は、セレクト制御信号SLBの発生により「DLDm
〔ｎ〕」になつた後、サンプリング時刻の経過とと
もに「０」の方向へ順次変化するものとなる。す
なわち、セレクタ３０４，アドレスカウンタ３０
５，ラツチ３０６，減算回路３０７，最大値検出
回路３０８とから成る部分では、情報DLo，DLk
で指定されるアドレスカウンタAC（ｎ）におい
て遅延時間情報DLDm〔ｎ〕に対応する遅延時間
に等しい周期で一巡するアドレス情報ADR
〔ｎ〕が形成される。 このアドレス情報ADR〔ｎ〕はアドレス情報
出力回路３０９へ供給される。 アドレス情報出力回路３０９は、メモリSD0〜
SD15，メモリD0〜D15，メモリMD0〜MD15に対
する情報の読出しおよび書込みのためのアドレス
情報を出力するものである。このアドレス情報出
力回路３０９は、メモリD0からｉo時間遅れた情
報を読出して初期反射音ECH（ｔ）を形成する
場合には、第１反射音ECH1〜第10反射音ECH10
の各遅延時間ｉoに対応する11ビツトのアドレス
情報OF・ADRo（制御信号出力レジスタ３０３
から出力される）を下位アドレス情報とし、その
上位にメモリ番号情報DLoおよびメモリ種別情報
DLkを付加し、この１組の情報OF・ADRn，
DLo，DLkをアドレス情報DM・ADRとして出力
する。また、現在時刻でサンプリングした振幅デ
ータSPD（ｔ）をメモリD0に書込む場合、メモ
リD0に対応するアドレスカウンタAC（D0）の出
力情報ADR〔D0〕を下位アドレス情報とし、そ
の上位にメモリD0を指定する情報DLo（＝DL0）
およびDLk（＝DLD）を付加し、この１組の情報
ADR〔D0〕，DLo，DLkをアドレス情報DM・
ADRとして出力する。また、メモリSD0〜SD15
に対して振幅データの書込みおよび読出しを行う
場合、下位アドレス情報の全ビツトを“０”と
し、その上位にメモリSD0〜SD15を指定する情
報DLo（＝DL0〜DL15）およびDLk（＝DLSD）を
付加してアドレス情報DM・ADRとして出力す
る。また、残響音RVD1，RVD2を形成する場合
には、メモリD1〜D15，MD0〜MD15のそれぞれ
に対応するアドレスカウンタAC（D1）〜AC
（D15），AC（MD0）〜AC（MD15）の各出力情
報ADR〔D1〕〜ADR〔D15〕，ADR〔MD0〕〜
ADR〔MD15〕を下位アドレス情報とし、その上
位に情報DLoおよびDLkを付加し、これら１組の
情報ADR〔ｎ〕，DLo，DLkをアドレス情報DM，
ADRとして出力する。この場合、情報DLoおよび
DLkの下位に情報OF・ADRnを付加すべき時には
制御信号出力レジスタ３０３から制御パルスGP1
が出力される。また、情報DLoおよびDLkの下位
に付加する下位アドレス情報の全ビツトを“０”
にすべき時には、制御信号出力レジスタ３０３か
ら制御パルスGP2が出力される。 なお、アドレス情報出力回路３０９は、情報
DLoおよびDLkを一時記憶するレジスタを内部に
備えている。 次に、演算部４０は、メモリD0〜D15，MD0
〜MD15，SD0〜SD15に記憶させるデータおよび
各メモリから読出したデータの振幅レベル制御を
行うもので、係数メモリ４００，セレクタ４０
１，演算回路４０２，テンポラリレジスタ４０
３，ラツチ４０４とを備えている。 係数メモリ４００は、デイレイレングスデータ
メモリと同様、残響特性の異なる８種類の残響音
に対応して８個のメモリブロツクを有し、各メモ
リブロツクには各種類別の残響音を形成するため
に必要な一組の係数Kn（ｎ：１〜32）が予め記
憶されている。そして、パラメータ指定回路２０
０からパラメータ指定情報PSLが供給され、かつ
係数Knを指定するアドレス情報ADR〔Kn〕が制
御信号出力レジスタ３０３から供給されると、情
報PSLで指定されるメモリブロツクのうち情報
ADR〔Kn〕で指定されるアドレスから係数Knが
読出され、演算回路４０２の演算入力(A)に供給さ
れる構成になつている。 セレクタ４０１は、Ａ側入力にサンプルホール
ド回路SPHによりサンプリングされた入力楽音の
振幅データSPD（ｔ）が入力され、Ｂ側入力に記
憶部１０からの読出しデータMRDが入力され、
Ｃ側入力にラツチ４０４を介してテンポラリレジ
スタ４０３の出力データRGDが入力されてお
り、これらの入力データSPD（ｔ），MRD，RGD
は制御信号出力レジスタ３０３から出力されるセ
レクト制御信号SL1（２ビツト構成）によつてい
ずれか１つが選択され、演算回路４０２の演算入
力（Ｘ）に供給されている。 演算回路４０２は、演算入力(A)に係数メモリ４
００から読出された係数Knが入力され、演算入
力(B)にラツチ４０４を介してテンポラリレジスタ
４０３の出力データRGDが入力され、演算入力
（Ｘ）にセレクタ４０１の選択出力データ（SPD
（ｔ），MRD，RGD）が入力され、制御信号出力
レジスタ３０３から出力される演算制御信号
CTL（３ビツト構成）により、 （Ｙ）＝(A)・（Ｘ）＋(B)…（７−１） （Ｙ）＝（Ｘ）＋(B) …（７−２） （Ｙ）＝（Ｘ） …（７−３） （Ｙ）＝(B) …（７−４） （Ｙ）＝（０） …（７−５） の演算を実行し、その演算値（Ｙ）をテンポラリ
レジスタ４０３，記憶部１０，出力レジスタ５０
０に供給する構成になつている。 テンポラリレジスタ４０３は、初期反射音
ECH（ｔ），残響音RVD1，RVD2の形成過程にお
ける演算回路４０２の演算値（Ｙ）を一時記憶
し、その記憶内容をレジスタ出力データRGDと
してセレクタ４０１のＣ側入力および演算回路４
０２の演算入力(B)に帰還するもので、５ビツト構
成のレジスタ指定情報RGn（ｎ：１〜32）により
指定される32個のレジスタR0〜R31を有し、入力
データは情報RGnにより指定されたレジスタ
（R0〜R31）に対し書込み制御信号WR1の制御に
よつて書込まれる。 次に、出力レジスタ５００は、演算回路４０２
の演算値（Ｙ）として得られた初期反射音の瞬時
値ECH（ｔ）および初期反射音に続く残響音の
瞬時値RVD（ｔ）を書込み制御信号WR2によつ
て取込み、この取込みデータを減衰器５０１を介
して出力する。 なお、セレクタ４０１におけるセレクト制御信
号SL1および演算回路４０２における演算制御信
号CTLは、制御信号出力レジスタ３０３から出
力されるオペレーシヨンコードOPCに含まれる
ものである。 次に、以上の構成の動作について説明する。な
お、以下の説明では音色選択回路TSCにおいて
ある音色が選択されてこの第７図に示す残響音付
加装置RADが第８図の機能ブロツク図に従つて
残響音形成動作を行なうものとする。この残響音
形成動作はパラメータ指定回路２００によつて指
示される。 動作説明 ａ 初期反射音の形成動作 初期反射音BCH（ｔ）を形成する場合、 (1) まず、現在時刻ｔでサンプリングした入力
楽音の振幅データSPD（ｔ）をメモリD0に
書込むため、 SL1；SELECT(A) CTL；（Ｙ）＝（Ｘ） で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLがオペレーシヨンコー
ドOPCとして制御信号出力レジスタ３０３
から出力される。これによつて、セレクタ４
０１はサンプリングホールド回路SPHから出
力される振幅データSPD（ｔ）を演算回路４
０２の演算入力（Ｘ）に供給する。また、演
算回路４０２は、演算入力（Ｘ）に入力され
た振幅データSPD（ｔ）を演算値（Ｙ）とし
て出力する。 (2) 次に、現在のサンプリング時刻（ｔ）に対
応したメモリD0のアドレスを指定した上、
このアドレスに演算回路４０２の出力データ
SPD（ｔ）を書込むため、 DLo；DL0 DLk；DLD WR4；“１”（WRITE） L3；“１”（LATCH） で示される内容のメモリ種別情報DLk，書込
み制御信号WR4，ラツチ制御信号L3がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。 これによつて、メモリD0に対応したアド
レスカウンタAC（D0）の出力情報ADR
〔D0〕が現在時刻ｔの振幅データSPD（ｔ）
を書込むための下位アドレス情報としてラツ
チ３０６にラツチされる。そして、このラツ
チされた下位アドレス情報ADR〔D0〕は、
アドレス情報出力回路３０９においてその上
位にメモリ番号情報DLo（＝DL0）およびメ
モリ種別情報DLk（＝DLD）が付加されてメ
モリD0に対する振幅データSPD（ｔ）の書
込みアドレス情報DM・ADRとして出力され
る。これにより、演算回路４０２を介してメ
モリD0のデータ入力に与えられている現在
時刻ｔの振幅データSPD（ｔ）は書込み制御
信号WR4によつて現在時刻ｔに対応したア
ドレスに書込まれる。 (3) 次に、各サンプリング時刻毎の初期反射音
の合成値を記憶するレジスタR0をクリアす
るため、 RGn；R0 CTL；（Ｙ）＝０ WR1；“１”（WRITE） で示される内容の演算制御信号CTL，書込
み制御信号WR1がオペレーシヨンコード
OPCとして、またレジスタ番号情報RGnが
制御信号出力レジスタ３０３から出力され
る。 これによつて、レジスタR0には「０」が
書込まれる。すなわち、レジスタR0はクリ
アされる。 (4) 次に、第１反射音ECH1を形成するため、 OF・ADRn；OF・ADR1 DLk；DLD GP1；“１” L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，制御
パルスGP1，ラツチ制御信号L2がオペレーシ
ヨンコードOPCとして、また第１反射音
ECH1の遅延時間i1に対応したアドレス情報
OF・ADRnが制御信号出力レジスタ３０３
から出力される。この場合、アドレス情報出
力回路３０９には前記ステツプ(3)におけるメ
モリ番号情報DLo（＝DL0）が保持されてい
る。 これによつて、アドレス情報出力回路３０
９は、遅延時間i1に対応したアドレス情報
OF・ADR1を下位アドレス情報とし、メモ
リ番号情報DLo（＝DL0），メモリ種別情報
DLk（＝DLD）を上位アドレス情報とし、メ
モリD0からi1時間前に書込んだ振幅データ
SPD（ｔ−i1）を読出すためのアドレス情報
DM・ADRとして出力する。これにより、メ
モリD0からi1時間前の振幅データSPD（ｔ−
i1）が読出され、この読出しデータSPD（ｔ
−i1）はラツチ制御信号L2によつてラツチ１
０１にラツチされる。 (5) 次に、レジスタR0の現在値をラツチ４０
４に転送するため、 RGn；R0 L1；“１”（LATCH） で示される内容のラツチ制御信号L1がオペ
レーシヨンコードとして、またレジスタ番号
情報RGnが制御信号出力レジスタ３０３から
出力される。これによつて、レジスタR0の
現在値はラツチ４０４に転送されて記憶され
る。 (6) 次に、i1時間前の振幅データSPD（ｔ−
i1）に振幅レベル制御用の係数K1を乗算し、
第１反射音ECH1に関する瞬時値K1・SPD
（ｔ−i1）を得るため、 ADR〔Kn〕；ADR〔K1〕 SL1；SELECT(B) CTL；(A)・（Ｘ）＋(B)＝（Ｙ） で示されるセレクト制御信号SL1，演算制御
信号CTLがオペレーシヨンコードOPCとし
て、また定数読出し用のアドレス情報ADR
〔Kn〕が制御信号出力レジスタ３０３から出
力される。 これによつて、係数メモリ４００から第１
反射音ECH1に関する係数K1が読出されて演
算回路４０２の演算入力(A)に供給される。ま
た、セレクタ４０１は、Ｂ側選択入力にラツ
チ１０１から供給されているi1時間前の振幅
データSPD（ｔ−i1）を選択し、該データ
SPD（ｔ−i1）を演算回路４０２の演算入力
（Ｘ）に供給する。また、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K1
・SPD（ｔ−i1）＋〔R0〕 で示される演算を行なう。この場合、レジス
タR0の内容は前述のステツプ(3)においてク
リアされているため、ここでは第１反射音
ECH1に関する瞬時値K1・SPD（ｔ−i1）が演
算回路４０２の演算値（Ｙ）として得られ
る。 (7) 次に、第１反射音ECH1の瞬時値K1・SPD
（ｔ−i1）をレジスタR0に転送して記憶させる
ため、 RGn；R0 WR1；“１”（WRITE） で示される内容の書込み制御信号WR1がオ
ペレーシヨンコードOPCとして、またレジ
スタ番号情報RGnが制御信号出力レジスタ３
０３から出力される。 これによつて、演算回路４０２の出力デー
タ（Ｙ）＝K1・SPD（ｔ−i1）がレジスタR0に
書込まれる。 ここまでのステツプを終了することによ
り、レジスタR0には第１反射音ECH1の瞬時
値K1・SPD（ｔ−i1）が得られる。 (8) 次に、第２反射音ECH2〜第10反射音
ECH10に関する瞬時値K2・SPD（ｔ−i2）〜
K10・SPD（ｔ−i10）が前述のステツプ(4)〜
(7)と同様にして形成される。従つて、第10反
射音ECH10に関するステツプ(7)の動作を終了
した段階では、レジスタR0には第１反射音
ECH1〜第10反射音ECH10の瞬時値の総和
【式】が得られる。そして、
この総和
【式】は出力レジス
タ５００に対して書込み制御信号WR2によつて
書込まれ、減衰器５０１に転送される。 ｂ フイルタ動作 フイルタ動作を行う場合 (1) まず、メモリD10からｊ時間の振幅データ
SPD（ｔ−ｊ）を読出すため、 DLo；DL10 DLk；DLD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，ラツ
チ制御信号L3，L2がオペレーシヨンコード
OPCとしてまたメモリ番号情報DLoが制御信
号出力レジスタ３０３から出力される。 これによつて、メモリD10に対応したアド
レスカウンタAC（D10）の出力情報ADR
〔D10〕がｊ時間前の振幅データSPD（ｔ−
ｊ）を読出すための下位アドレス情報として
ラツチ３０６にラツチされる。そして、この
ラツチされた下位アドレス情報ADR〔D10〕
は、アドレス情報出力回路３０９においてそ
の上位にメモリ番号情報DLo（＝DL10）およ
びメモリ種別情報DLk（＝DLD）が付加され
てデータメモリ１００のメモリD10に対して
振幅データSPD（ｔ−ｊ）の読出しアドレス
情報DM・ADRとして出力される。これによ
り、メモリD10からｊ時間前の振幅データ
SPD（ｔ−ｊ）が読出され、この読出しデー
タSPD（ｔ−ｊ）はラツチ制御信号L2によ
りラツチ１０１にラツチされる。 (2) 次に、現在時刻ｔでサンプリングした振幅
データSPD（ｔ）を振幅データSPD（ｔ−
ｊ）の読出しアドレスと同一アドレスに書込
むため、 SL1；SELECT(A) CTL；（Ｙ）＝（Ｘ） で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLがオペレーシヨンコー
ドOPCとして制御信号出力レジスタ３０３
から出力される。これによつて、セレクタ４
０１はサンプリングホールド回路SPHから出
力される振幅データSPD（ｔ）を演算回路４
０２の演算入力（Ｘ）に供給する。また、演
算回路４０２は、演算入力（Ｘ）に入力され
た振幅データSPD（ｔ）を演算値（Ｙ）とし
て出力する。 (3) 次に、振幅データSPD（ｔ）をメモリD10
に書込むため、 DLo；DL10 DLk；DLD WR4；“１”（WRITE） L3；“１”（LATCH） で示される内容のメモリ種別情報DLk，書込
み制御信号WR4，ラツチ制御信号L3がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。 これによつて、メモリD10に対応したアド
レスカウンタAC（D10）の出力情報ADR
〔D10〕が現在時刻ｔの振幅データSPD
（ｔ）を書込むための下位アドレス情報とし
てラツチ３０６にラツチされる。そして、こ
のラツチされた下位アドレス情報ADR
〔D10〕は、アドレス情報出力回路３０９に
おいてその上位にメモリ番号情報DLo（＝
DL10）およびメモリ種別情報DLk（＝DLD）
が付加されてメモリD10に対する振幅データ
SPD（ｔ）の書込みアドレス情報DM・ADR
として出力される。これにより、演算回路４
０２を介してメモリD10のデータ入力に与え
られている現在時刻ｔの振幅データSPD
（ｔ）は書込み制御信号WR4によつて現在時
刻ｔに対応したアドレスに書込まれる。 (4) 次に、ローパスフイルタLPFにおいて、レ
ジスタR1の内容，係数K11，ｊ時間前の振幅
データSPD（ｔ−ｊ）により、 〔R1〕＋K11・SPD（ｔ−ｊ） を演算し、この演算値をレジスタR1に再び
記憶させるため、まず、 RGn；R1 L1；“１”（LATCH） の内容で示されるラツチ制御信号L1がオペ
レーシヨンコードOPCとして、またレジス
タ番号情報RGnが制御信号出力レジスタ３０
３から出力され、レジスタR1の内容がラツ
チ４０４に転送される。 (5) 次に、K11・SPD（ｔ−ｊ）の演算を行う
ため、 ADR〔Kn〕；ADR〔K11〕 SL1SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTLがオペレーシヨンコード
OPCとして、また定数読出し用のアドレス
情報ADR〔Kn〕が制御信号出力レジスタ３
０３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１は先
のｂ−(1)のステツプでラツチ１０１にラツチ
されている振幅データSPD（ｔ−ｊ）を選択
し、演算回路４０２の演算入力（Ｘ）に供給
する。これによつて、演算回路４０２は、 （Ｙ）＝(A)・（Ｘ）＋(B) ＝K11・SPD（ｔ−ｊ）＋R1 の演算を行う。この場合、レジスタR1の内
容は前回のサンプリング時刻（ｔ−１）にお
けるフイルタ処理が終了した段階でクリアさ
れているため、このステツプではK11・SPD
（ｔ−ｊ）が演算値（Ｙ）として得られる。 (6) 次に、この演算値（Ｙ）＝K11・SPD（ｔ−
ｊ）をレジスタR1に記憶させるため、 RGn；R1 WR1；“１”（WRITE） の内容で示される書込み制御信号WR1がオ
ペレーシヨンコードOPCとして、またレジ
スタ番号情報RGnが制御信号出力レジスタ３
０３から出力される。 これによつて、演算回路４０２の出力デー
タK11・SPD（ｔ−ｊ）がレジスタR1に記憶
される。 (7) 次に、メモリSD0から（ｊ−１）時間前の
振幅データSPD（ｔ−ｊ−１）を読出すた
め、 DLo；DL0 DLk；DLSD GP2；“１” L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，ラツ
チ制御信号L2，ゲートパルス信号GP2がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。すると、アドレス情報出力
回路３０９は、下位アドレス情報の全ビツト
を“０”にし、その上位にメモリ番号情報
DLo（＝DL0）およびメモリ種別情報DLk（＝
DLSD）を付加し、メモリSD0に対するアド
レス情報DM・ADRとして出力する。これに
より、メモリSD0から（ｊ−１）時間前の振
幅データSPD（ｔ−ｊ−１）が読出され、ラ
ツチ１０１にラツチされる。 (8) 次に、レジスタR1の内容K11・SPD（ｔ−
ｊ），係数K12，ラツチ１０１にラツチされ
ている振幅データSPD（ｔ−ｊ−１）により K12・SPD（ｔ−ｊ−１）＋〔R1〕 を演算し、この演算値をレジスタR1に再び
記憶させるため、まず RGn；R1 L1；“１”（LATCH） で示される内容のラツチ制御信号L1がオペ
レーシヨンコードOPCとして、またレジス
タ番号情報RGnが制御信号出力レジスタ３０
３から出力され、レジスタR1の内容K11・
SPD（ｔ−ｊ）がラツチ４０４に転送され
る。 (9) 次に、K12・SPD（ｔ−ｊ−１）＋〔R1〕の
演算を行うため、 ADR〔Kn〕；ADR〔K12〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容の信号SL1，CTLがオペレー
シヨンコードOPCとして、またアドレス情
報ADR〔Kn〕が制御信号出力レジスタ３０
３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−ｊ−１）を選択して演算回路４０
２の演算入力（Ｘ）に供給する。これによつ
て、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K12・SPD（ｔ−ｊ−
１）＋K11・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプでレジスタR1お
よびR2に記憶される。これにより、レジス
タR1およびR2の内容は、 〔R1〕＝〔R2〕＝K12・SPD （ｔ−ｊ−１）＋K11・SPD（ｔ−ｊ） となる。 (10) 次に、レジスタR2の内容，係数K13，メモ
リSD0に記憶されている（ｊ−１）時間前の
振幅データSPD（ｔ−ｊ−１）により、
K13・SPD（ｔ−ｊ−１）＋〔R2〕の演算を行
うため、まず、前述のｂ−(7)のステツプと同
様にして振幅データSPD（ｔ−ｊ−１）がメ
モリSD0から読出され、ラツチ１０１にラツ
チされる。 (11) 次に、レジスタR2の内容をラツチ４０４
に転送するため、前述のｂ−(8)のステツプと
同様にしてレジスタR2の内容K12・SPD（ｔ
−ｊ−１）＋K11・SPD（ｔ−ｊ）がラツチ４
０４へ転送される。 (12) 次に、係数K13を読出してK13・SPD（ｔ−
ｊ−１）＋〔R2〕の演算を行うため、 ADR〔Kn〕；ADR〔K13〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容の信号SL1，CTLがオペレー
シヨンコードOPCとして、またアドレス情
報ADR〔Kn〕が制御信号出力レジスタ３０
３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−ｊ−１）を選択して演算回路４０
２の演算入力（Ｘ）に供給する。 これにより、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K13・SPD （ｔ−ｊ−１）K12・SPD（ｔ−ｊ−１） ＋K11・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプでレジスタR2に
記憶され、このレジスタR2を介してハイパ
スフイルタHPFに供給される。 (13) ローパスフイルタLPFにおける最終ステ
ツプでは、レジスタR1の内容をメモリSD0
に書込み、次のサンプリング時刻（ｔ＋１）
で使用するため、まずレジスタR1の内容
「K12・SPD（ｔ−ｊ−１）＋K11・SPD（ｔ−
ｊ）」が前述のｂ−(8)のステツプと同様にし
てラツチ４０４に転送された後、演算回路４
０２に（Ｙ）＝(B)の演算を行なわせ、その演
算値「（Ｙ）＝K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」がメモリSD0に書込ま
れる。この書込み動作は、 DLo；DL0 DLk；DLSD GP2；“１” WR4；“１”（WRITE） で示される内容のオペレーシヨンコード
OPCとメモリ番号情報DLoが制御信号出力レ
ジスタ３０３から出力されることによつて行
なわれる。 ローパスフイルタLPFの動作が終了すると次
にハイパスフイルタHPFの動作が行なわれる
が、このハイパスフイルタHPFの動作につい
ては説明を省略する。 次に、遅延時間間隔の粗い残響音RVD1の形
成動作について説明する。 ｃ 残響音RVD1の形成動作 残響音RVD1を形成する場合、 (1) まず、ハイパスフイルタHPFのレジスタ
R4の記憶データSPD（ｔ−ｊ）に係数K17を
乗算し、その乗算値K17・SPD（ｔ−ｊ）を
レジスタR5に記憶させるため、 RGn；R4 L1；“１”（LATCH） で示される内容のラツチ制御信号L1および
レジスタ番号情報RGnが制御信号出力レジス
タ３０３から出力され、レジスタR4の内容
SPD（ｔ−ｊ）がラツチ４０４に転送され
る。 (2) 次に、K17・SPD（ｔ−ｊ）を演算するた
め、 ADR〔Kn〕；ADR〔K17〕 SL1；SELECT（Ｃ） CTL；（Ｙ）＝(A)・（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTL，係数読出し用のアドレス
情報ADR〔Kn〕が制御信号出力レジスタ３
０３から出力される。 これにより、係数メモリ４００から係数
K17が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ４０４にラツチされているデータSPD
（ｔ−ｊ）を選択して演算回路４０２の演算
入力（Ｘ）に供給する。 これにより、演算回路４０２は、 （Ｙ）＝(A)・（Ｘ）＝K17 ・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。この演算値
（Ｙ）は次のステツプでレジスタR5に記憶さ
れる。 (3) 次に、メモリD1からx1時間前の振幅デー
タSPD（ｔ−x1）を読出し、このデータSPD
（ｔ−x1）とレジスタR11の現在値とを加算
し、その加算値を再びレジスタR11に記憶さ
せるため、まず、 DLo；DL1 DLk；DLD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のラツチ制御信号L3，L2
と、メモリ番号情報DLoおよびメモリ種別情
報DLkが制御信号出力レジスタ３０３から出
力される。 これにより、メモリD1に対応したアドレ
スカウンタAC（D1）の出力情報ADR
〔D1〕が振幅データSPD（ｔ−x1）を読出す
ための下位アドレス情報としてラツチ３０６
にラツチされる。そして、この下位アドレス
情報ADR〔D1〕はアドレス情報出力回路３
０９においてその上位にメモリ番号情報DLo
およびメモリ種別情報DLkが付加されて、デ
ータメモリ１００に対してメモリD1のアド
レス情報DM・ADRとして出力される。これ
により、メモリD1からx1時間前の振幅デー
タSPD（ｔ−x1）が読出され、ラツチ１０１
にラツチされる。 (4) 次に、この読出しデータSPD（ｔ−x1）と
レジスタR11の現在値とを加算するため、レ
ジスタR11の内容がラツチ４０４に転送され
た後、 SL1；SELECT(B) CTL；（Ｙ）＝（Ｘ）＋(B) で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLが制御信号出力レジス
タ３０３から出力される。 すると、セレクタ４０１はラツチ１０１に
ラツチされている振幅データSPD（ｔ−x1）
を選択して演算回路４０２の演算入力（Ｘ）
に供給する。これにより、演算回路４０２は （Ｙ）＝（Ｘ）＋(B)＝〔R11〕
＋SPD（ｔ−x1） で示される演算値（Ｙ）を出力する。この場
合、レジスタR11の内容は前回のサンプリン
グ時刻（ｔ−１）における動作を終了した段
階でクリアされている。このため、このステ
ツプ(4)における演算値（Ｙ）はSPD（ｔ−
x1）となる。この後、演算値（Ｙ）はレジス
タR11に転送されて記憶される。 (5) 次に、メモリD1から振幅データSPD（ｔ
−x1）を読出し、これに係数K18を乗算し、さ
らにその乗算値K18・SPD（ｔ−x1）とレジス
タR5の内容「K17・SPD（ｔ−ｊ）」との加
算値をレジスタR6に再び記憶させるため、
まず前述のｃ−(1)のステツプと同様にしてレ
ジスタR5の内容「K17・SPD（ｔ−ｊ）」が
ラツチ４０４に転送される。 (6) 次に、ラツチ１０１にラツチされている振
幅データSPD（ｔ−x1），ラツチ４０４にラ
ツチされているデータ「K17・SPD（ｔ−
ｊ）」，係数K18とにより、 （Ｙ）＝K18・SPD（ｔ−x1）
＋K17・SPD（ｔ−ｊ） の演算を行うため、 ADR〔Kn〕；ADR〔K18〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTL，係数読出し用のアドレス
情報ADR〔Kn〕が制御信号レジスタ３０３
から出力される。 これにより、係数メモリ４００から係数
K18が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−x1）を選択して演算回路４０２の
演算入力（Ｘ）に供給する。 これにより、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K18・SPD （ｔ−x1）＋K17・SPD（ｔ−ｊ） を出力する。そして、この演算値（Ｙ）は次
のステツプでレジスタR6を介してメモリD1
の現在時刻ｔに対応したアドレスに書込まれ
る。この後、レジスタR6はメモリD2の系統
の処理を行うためクリアされる。 (7) 次に、メモリD2〜D9の各系統に関する処
理が前述のｃ−(3)〜ｃ−(6)のステツプと同様
にして行なわれる。そして、メモリD1〜D9
の各系統の処理を終了すると、レジスタR11
には で表わされる残響音RVD1に関する情報が得
られる。 次に、遅延時間間隔の密な残響音RVD2の
形成動作について説明する。 ｄ 残響音RVD2の形成動作 残響音RVD2を形成する場合、 (1) まず、メモリMD0からy1時間前の振幅デ
ータRVD1（ｔ−y1）を読出すため、 DLo；DL0 DLk；DLMD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のラツチ制御信号L3，L1
と、メモリ番号情報DLoおよびメモリ種別情
報DLkが制御信号出力レジスタ３０３から出
力される。これにより、アドレス情報出力回
路３０９において前述のｃ−(3)のステツプと
同様にしてメモリMD0に対するアドレス情
報DM・ADRが形成され、メモリMD0からy1
時間前の振幅データRVD1（ｔ−y1）が読出さ
れる。そして、このデータRVD1（ｔ−y1）は
ラツチ１０１にラツチされる。 (2) 次に、ラツチ１０１にラツチされた振幅デ
ータRVD1（ｔ−y1），レジスタR11の出力デ
ータRVD1（ｔ），係数K30により、 K30・RVD1（ｔ−y1）＋RVD1（ｔ） を演算し、その演算値をレジスタR12に記憶
させるため、まず、レジスタR11の出力デー
タRVD1（ｔ）がラツチ４０４に転送された
後、 ADR〔Kn〕；ADR〔K30〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTLおよび係数読出し用のアド
レス情報ADR〔Kn〕が制御信号出力レジス
タ３０３から出力される。 これにより、演算回路４０２には前述のｃ
−(6)のステツプと同様にして係数K30が演算
入力(A)に供給され、またデータRVD1（ｔ−
y1）が演算入力（Ｘ）に供給される。これに
より、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B) ＝K30・RVD1（ｔ−y1）＋RVD1（ｔ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプにおいてレジスタ
R12に記憶される。 (3) 次に、レジスタR12の内容「K30・RVD1
（ｔ−y1）＋RVD1（ｔ）」に係数K29を乗算す
るため、まずレジスタR12の内容がラツチ４
０４に転送された後、 ADR〔Kn〕；ADR〔K29〕 SL1；SELECT（Ｃ） CTL；（Ｙ）＝(A)・（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTLと、係数読出し用のアドレ
ス情報ADR〔Kn〕が制御信号出力レジスタ
３０３から出力される。 これにより、演算回路４０２には係数K30
が演算入力(A)に供給され、またデータ
「K30・RVD1（ｔ−y1）＋RVD1（ｔ）」が演算
入力（Ｘ）に供給される。これにより、演算
回路４０２は （Ｙ）＝(A)・（Ｘ）＝K29・｛K30 ・RVD1（ｔ−y1）＋RVD1（ｔ）｝ で示される演算値（Ｙ）を出力する。この演
算値（Ｙ）は次のステツプにおいてレジスタ
R13に記憶される。 (4) 次に、レジスタR13の内容とy1時間前のデ
ータRVD1（ｔ−y1）とを加算し、その加算値
をレジスタR13に再び記憶させるため、前述
のｄ−(1)のステツプと同様にしてメモリ
MD0からy1時間前のデータRVD1（ｔ−y1）が
読出されてラツチ１０１にラツチされる。こ
の後、レジスタR13の内容「K29・｛K30・
RVD1（ｔ−y1）＋RVD1（ｔ）｝」がラツチ４
０４に転送された後、 SL1；SELECT(B) CTL；（Ｙ）＝(B)＋（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTLが制御信号出力レジスタ３
０３から出力される。これにより、演算回路
４０２は （Ｙ）＝(B)＋（Ｘ）＝RVD1（ｔ−y1） ＋K29・｛K30・RVD1（ｔ−y1） ＋RVD1（ｔ）｝ で示される演算値（Ｙ）を出力する。この演
算値（Ｙ）は次のステツプにおいてレジスタ
R13に記憶され、残響音情報RVD2Aとして出
力される。 (5) 次に、レジスタR12の内容「K30・RVD1
（ｔ−y1）＋RVD1（ｔ）」をy1時間遅れたサン
プリング時刻（ｔ＋y1）で使用するため、レ
ジスタR12の内容がメモリMD0の現在時刻ｔ
に対応したアドレスに書込まれる。 (6) この後、y1時間間隔よりさらに密な残響音
RVD2B，RVD2Cが同様にして形成される。 このようにこの実施例においては、音色選択
回路TSCにおける音色選択操作に連動して、
楽音に付加すべき残響音を形成するためのパラ
メータおよびフイルタ構成を制御プログラムの
制御により変えるようにしているため、選択音
色に最適な残響音を形成できる。また、演奏途
中においても残響音の特性を煩雑な操作なしで
直ちに選択音色に対応して変更できる。さら
に、遅延回路にデイジタルメモリを利用してい
るため、残響時間を長くしてもＳ／Ｎ比が低下
せず、音質の良い残響音を付加することができ
る。さらにまた、遅延時間およびレベルが不規
則な残響音と規則的な残響音とを形成する部分
を別々の系統で行つているため、複雑な特性の
残響音も小規模構成で形成できる利点がある。 なお、第７図において他の音色が選択された
場合も選択音色に対応した各種パラメータ（制
御プログラムも含む）にしたがつて該音色に適
した残響音形成（第１表参照）の動作が行なわ
れるものであり、例えば第１９図の機能ブロツ
ク図に示すように、メモリD10の出力データを
ハイパスフイルタHPF，バンドパスフイルタ
BPF，ローパスフイルタLPFにより３系列の周
波数帯域に分け、各周波数帯域別に異なる残響
音を形成する場合もある。 また、複数の音色の残響音をミキシングする
場合、音色毎に残響音付加装置を設けるか、ま
たは１つの残響音付加装置を各音色毎に時分割
で使用し、各音色の残響音を形成した後ミキシ
ングするようにしても良い。さらに、鍵盤の楽
音と同様にして、リズム音に対しても残響音を
付加するようにしても良い。この場合には、リ
ズム音の種類（ボンゴ，クラベス，…）に応じ
て残響音付与の制御および残響特性の制御をリ
ズム音選択に対応して自動的に行なうようにす
る。 なお、この発明における残響音付加装置とし
ては、デイジタルメモリを用いた第７図の構成
のものに限らず他の任意の構成のものを使用で
きるものである。要は残響特性が外部から与え
られるパラメータによつて設定される形式の残
響音付加装置であればよい。 以上の説明から明らかなようにこの発明によれ
ば、簡単な回路構成で、選択した演奏音の音色に
最適な残響特性で、かつ音質の良い残響音を自由
に付加することができ、演奏上の操作性および演
奏効果の点で優れた効果がある。
書込まれ、減衰器５０１に転送される。 ｂ フイルタ動作 フイルタ動作を行う場合 (1) まず、メモリD10からｊ時間の振幅データ
SPD（ｔ−ｊ）を読出すため、 DLo；DL10 DLk；DLD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，ラツ
チ制御信号L3，L2がオペレーシヨンコード
OPCとしてまたメモリ番号情報DLoが制御信
号出力レジスタ３０３から出力される。 これによつて、メモリD10に対応したアド
レスカウンタAC（D10）の出力情報ADR
〔D10〕がｊ時間前の振幅データSPD（ｔ−
ｊ）を読出すための下位アドレス情報として
ラツチ３０６にラツチされる。そして、この
ラツチされた下位アドレス情報ADR〔D10〕
は、アドレス情報出力回路３０９においてそ
の上位にメモリ番号情報DLo（＝DL10）およ
びメモリ種別情報DLk（＝DLD）が付加され
てデータメモリ１００のメモリD10に対して
振幅データSPD（ｔ−ｊ）の読出しアドレス
情報DM・ADRとして出力される。これによ
り、メモリD10からｊ時間前の振幅データ
SPD（ｔ−ｊ）が読出され、この読出しデー
タSPD（ｔ−ｊ）はラツチ制御信号L2によ
りラツチ１０１にラツチされる。 (2) 次に、現在時刻ｔでサンプリングした振幅
データSPD（ｔ）を振幅データSPD（ｔ−
ｊ）の読出しアドレスと同一アドレスに書込
むため、 SL1；SELECT(A) CTL；（Ｙ）＝（Ｘ） で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLがオペレーシヨンコー
ドOPCとして制御信号出力レジスタ３０３
から出力される。これによつて、セレクタ４
０１はサンプリングホールド回路SPHから出
力される振幅データSPD（ｔ）を演算回路４
０２の演算入力（Ｘ）に供給する。また、演
算回路４０２は、演算入力（Ｘ）に入力され
た振幅データSPD（ｔ）を演算値（Ｙ）とし
て出力する。 (3) 次に、振幅データSPD（ｔ）をメモリD10
に書込むため、 DLo；DL10 DLk；DLD WR4；“１”（WRITE） L3；“１”（LATCH） で示される内容のメモリ種別情報DLk，書込
み制御信号WR4，ラツチ制御信号L3がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。 これによつて、メモリD10に対応したアド
レスカウンタAC（D10）の出力情報ADR
〔D10〕が現在時刻ｔの振幅データSPD
（ｔ）を書込むための下位アドレス情報とし
てラツチ３０６にラツチされる。そして、こ
のラツチされた下位アドレス情報ADR
〔D10〕は、アドレス情報出力回路３０９に
おいてその上位にメモリ番号情報DLo（＝
DL10）およびメモリ種別情報DLk（＝DLD）
が付加されてメモリD10に対する振幅データ
SPD（ｔ）の書込みアドレス情報DM・ADR
として出力される。これにより、演算回路４
０２を介してメモリD10のデータ入力に与え
られている現在時刻ｔの振幅データSPD
（ｔ）は書込み制御信号WR4によつて現在時
刻ｔに対応したアドレスに書込まれる。 (4) 次に、ローパスフイルタLPFにおいて、レ
ジスタR1の内容，係数K11，ｊ時間前の振幅
データSPD（ｔ−ｊ）により、 〔R1〕＋K11・SPD（ｔ−ｊ） を演算し、この演算値をレジスタR1に再び
記憶させるため、まず、 RGn；R1 L1；“１”（LATCH） の内容で示されるラツチ制御信号L1がオペ
レーシヨンコードOPCとして、またレジス
タ番号情報RGnが制御信号出力レジスタ３０
３から出力され、レジスタR1の内容がラツ
チ４０４に転送される。 (5) 次に、K11・SPD（ｔ−ｊ）の演算を行う
ため、 ADR〔Kn〕；ADR〔K11〕 SL1SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTLがオペレーシヨンコード
OPCとして、また定数読出し用のアドレス
情報ADR〔Kn〕が制御信号出力レジスタ３
０３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１は先
のｂ−(1)のステツプでラツチ１０１にラツチ
されている振幅データSPD（ｔ−ｊ）を選択
し、演算回路４０２の演算入力（Ｘ）に供給
する。これによつて、演算回路４０２は、 （Ｙ）＝(A)・（Ｘ）＋(B) ＝K11・SPD（ｔ−ｊ）＋R1 の演算を行う。この場合、レジスタR1の内
容は前回のサンプリング時刻（ｔ−１）にお
けるフイルタ処理が終了した段階でクリアさ
れているため、このステツプではK11・SPD
（ｔ−ｊ）が演算値（Ｙ）として得られる。 (6) 次に、この演算値（Ｙ）＝K11・SPD（ｔ−
ｊ）をレジスタR1に記憶させるため、 RGn；R1 WR1；“１”（WRITE） の内容で示される書込み制御信号WR1がオ
ペレーシヨンコードOPCとして、またレジ
スタ番号情報RGnが制御信号出力レジスタ３
０３から出力される。 これによつて、演算回路４０２の出力デー
タK11・SPD（ｔ−ｊ）がレジスタR1に記憶
される。 (7) 次に、メモリSD0から（ｊ−１）時間前の
振幅データSPD（ｔ−ｊ−１）を読出すた
め、 DLo；DL0 DLk；DLSD GP2；“１” L2；“１”（LATCH） で示される内容のメモリ種別情報DLk，ラツ
チ制御信号L2，ゲートパルス信号GP2がオペ
レーシヨンコードOPCとして、またメモリ
番号情報DLoが制御信号出力レジスタ３０３
から出力される。すると、アドレス情報出力
回路３０９は、下位アドレス情報の全ビツト
を“０”にし、その上位にメモリ番号情報
DLo（＝DL0）およびメモリ種別情報DLk（＝
DLSD）を付加し、メモリSD0に対するアド
レス情報DM・ADRとして出力する。これに
より、メモリSD0から（ｊ−１）時間前の振
幅データSPD（ｔ−ｊ−１）が読出され、ラ
ツチ１０１にラツチされる。 (8) 次に、レジスタR1の内容K11・SPD（ｔ−
ｊ），係数K12，ラツチ１０１にラツチされ
ている振幅データSPD（ｔ−ｊ−１）により K12・SPD（ｔ−ｊ−１）＋〔R1〕 を演算し、この演算値をレジスタR1に再び
記憶させるため、まず RGn；R1 L1；“１”（LATCH） で示される内容のラツチ制御信号L1がオペ
レーシヨンコードOPCとして、またレジス
タ番号情報RGnが制御信号出力レジスタ３０
３から出力され、レジスタR1の内容K11・
SPD（ｔ−ｊ）がラツチ４０４に転送され
る。 (9) 次に、K12・SPD（ｔ−ｊ−１）＋〔R1〕の
演算を行うため、 ADR〔Kn〕；ADR〔K12〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容の信号SL1，CTLがオペレー
シヨンコードOPCとして、またアドレス情
報ADR〔Kn〕が制御信号出力レジスタ３０
３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−ｊ−１）を選択して演算回路４０
２の演算入力（Ｘ）に供給する。これによつ
て、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K12・SPD（ｔ−ｊ−
１）＋K11・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプでレジスタR1お
よびR2に記憶される。これにより、レジス
タR1およびR2の内容は、 〔R1〕＝〔R2〕＝K12・SPD （ｔ−ｊ−１）＋K11・SPD（ｔ−ｊ） となる。 (10) 次に、レジスタR2の内容，係数K13，メモ
リSD0に記憶されている（ｊ−１）時間前の
振幅データSPD（ｔ−ｊ−１）により、
K13・SPD（ｔ−ｊ−１）＋〔R2〕の演算を行
うため、まず、前述のｂ−(7)のステツプと同
様にして振幅データSPD（ｔ−ｊ−１）がメ
モリSD0から読出され、ラツチ１０１にラツ
チされる。 (11) 次に、レジスタR2の内容をラツチ４０４
に転送するため、前述のｂ−(8)のステツプと
同様にしてレジスタR2の内容K12・SPD（ｔ
−ｊ−１）＋K11・SPD（ｔ−ｊ）がラツチ４
０４へ転送される。 (12) 次に、係数K13を読出してK13・SPD（ｔ−
ｊ−１）＋〔R2〕の演算を行うため、 ADR〔Kn〕；ADR〔K13〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容の信号SL1，CTLがオペレー
シヨンコードOPCとして、またアドレス情
報ADR〔Kn〕が制御信号出力レジスタ３０
３から出力される。 これによつて、係数メモリ４００から係数
K11が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−ｊ−１）を選択して演算回路４０
２の演算入力（Ｘ）に供給する。 これにより、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K13・SPD （ｔ−ｊ−１）K12・SPD（ｔ−ｊ−１） ＋K11・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプでレジスタR2に
記憶され、このレジスタR2を介してハイパ
スフイルタHPFに供給される。 (13) ローパスフイルタLPFにおける最終ステ
ツプでは、レジスタR1の内容をメモリSD0
に書込み、次のサンプリング時刻（ｔ＋１）
で使用するため、まずレジスタR1の内容
「K12・SPD（ｔ−ｊ−１）＋K11・SPD（ｔ−
ｊ）」が前述のｂ−(8)のステツプと同様にし
てラツチ４０４に転送された後、演算回路４
０２に（Ｙ）＝(B)の演算を行なわせ、その演
算値「（Ｙ）＝K12・SPD（ｔ−ｊ−１）＋
K11・SPD（ｔ−ｊ）」がメモリSD0に書込ま
れる。この書込み動作は、 DLo；DL0 DLk；DLSD GP2；“１” WR4；“１”（WRITE） で示される内容のオペレーシヨンコード
OPCとメモリ番号情報DLoが制御信号出力レ
ジスタ３０３から出力されることによつて行
なわれる。 ローパスフイルタLPFの動作が終了すると次
にハイパスフイルタHPFの動作が行なわれる
が、このハイパスフイルタHPFの動作につい
ては説明を省略する。 次に、遅延時間間隔の粗い残響音RVD1の形
成動作について説明する。 ｃ 残響音RVD1の形成動作 残響音RVD1を形成する場合、 (1) まず、ハイパスフイルタHPFのレジスタ
R4の記憶データSPD（ｔ−ｊ）に係数K17を
乗算し、その乗算値K17・SPD（ｔ−ｊ）を
レジスタR5に記憶させるため、 RGn；R4 L1；“１”（LATCH） で示される内容のラツチ制御信号L1および
レジスタ番号情報RGnが制御信号出力レジス
タ３０３から出力され、レジスタR4の内容
SPD（ｔ−ｊ）がラツチ４０４に転送され
る。 (2) 次に、K17・SPD（ｔ−ｊ）を演算するた
め、 ADR〔Kn〕；ADR〔K17〕 SL1；SELECT（Ｃ） CTL；（Ｙ）＝(A)・（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTL，係数読出し用のアドレス
情報ADR〔Kn〕が制御信号出力レジスタ３
０３から出力される。 これにより、係数メモリ４００から係数
K17が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ４０４にラツチされているデータSPD
（ｔ−ｊ）を選択して演算回路４０２の演算
入力（Ｘ）に供給する。 これにより、演算回路４０２は、 （Ｙ）＝(A)・（Ｘ）＝K17 ・SPD（ｔ−ｊ） の演算値（Ｙ）を出力する。この演算値
（Ｙ）は次のステツプでレジスタR5に記憶さ
れる。 (3) 次に、メモリD1からx1時間前の振幅デー
タSPD（ｔ−x1）を読出し、このデータSPD
（ｔ−x1）とレジスタR11の現在値とを加算
し、その加算値を再びレジスタR11に記憶さ
せるため、まず、 DLo；DL1 DLk；DLD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のラツチ制御信号L3，L2
と、メモリ番号情報DLoおよびメモリ種別情
報DLkが制御信号出力レジスタ３０３から出
力される。 これにより、メモリD1に対応したアドレ
スカウンタAC（D1）の出力情報ADR
〔D1〕が振幅データSPD（ｔ−x1）を読出す
ための下位アドレス情報としてラツチ３０６
にラツチされる。そして、この下位アドレス
情報ADR〔D1〕はアドレス情報出力回路３
０９においてその上位にメモリ番号情報DLo
およびメモリ種別情報DLkが付加されて、デ
ータメモリ１００に対してメモリD1のアド
レス情報DM・ADRとして出力される。これ
により、メモリD1からx1時間前の振幅デー
タSPD（ｔ−x1）が読出され、ラツチ１０１
にラツチされる。 (4) 次に、この読出しデータSPD（ｔ−x1）と
レジスタR11の現在値とを加算するため、レ
ジスタR11の内容がラツチ４０４に転送され
た後、 SL1；SELECT(B) CTL；（Ｙ）＝（Ｘ）＋(B) で示される内容のセレクト制御信号SL1およ
び演算制御信号CTLが制御信号出力レジス
タ３０３から出力される。 すると、セレクタ４０１はラツチ１０１に
ラツチされている振幅データSPD（ｔ−x1）
を選択して演算回路４０２の演算入力（Ｘ）
に供給する。これにより、演算回路４０２は （Ｙ）＝（Ｘ）＋(B)＝〔R11〕
＋SPD（ｔ−x1） で示される演算値（Ｙ）を出力する。この場
合、レジスタR11の内容は前回のサンプリン
グ時刻（ｔ−１）における動作を終了した段
階でクリアされている。このため、このステ
ツプ(4)における演算値（Ｙ）はSPD（ｔ−
x1）となる。この後、演算値（Ｙ）はレジス
タR11に転送されて記憶される。 (5) 次に、メモリD1から振幅データSPD（ｔ
−x1）を読出し、これに係数K18を乗算し、さ
らにその乗算値K18・SPD（ｔ−x1）とレジス
タR5の内容「K17・SPD（ｔ−ｊ）」との加
算値をレジスタR6に再び記憶させるため、
まず前述のｃ−(1)のステツプと同様にしてレ
ジスタR5の内容「K17・SPD（ｔ−ｊ）」が
ラツチ４０４に転送される。 (6) 次に、ラツチ１０１にラツチされている振
幅データSPD（ｔ−x1），ラツチ４０４にラ
ツチされているデータ「K17・SPD（ｔ−
ｊ）」，係数K18とにより、 （Ｙ）＝K18・SPD（ｔ−x1）
＋K17・SPD（ｔ−ｊ） の演算を行うため、 ADR〔Kn〕；ADR〔K18〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTL，係数読出し用のアドレス
情報ADR〔Kn〕が制御信号レジスタ３０３
から出力される。 これにより、係数メモリ４００から係数
K18が読出されて演算回路４０２の演算入力
(A)に供給される。また、セレクタ４０１はラ
ツチ１０１にラツチされている振幅データ
SPD（ｔ−x1）を選択して演算回路４０２の
演算入力（Ｘ）に供給する。 これにより、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B)＝K18・SPD （ｔ−x1）＋K17・SPD（ｔ−ｊ） を出力する。そして、この演算値（Ｙ）は次
のステツプでレジスタR6を介してメモリD1
の現在時刻ｔに対応したアドレスに書込まれ
る。この後、レジスタR6はメモリD2の系統
の処理を行うためクリアされる。 (7) 次に、メモリD2〜D9の各系統に関する処
理が前述のｃ−(3)〜ｃ−(6)のステツプと同様
にして行なわれる。そして、メモリD1〜D9
の各系統の処理を終了すると、レジスタR11
には で表わされる残響音RVD1に関する情報が得
られる。 次に、遅延時間間隔の密な残響音RVD2の
形成動作について説明する。 ｄ 残響音RVD2の形成動作 残響音RVD2を形成する場合、 (1) まず、メモリMD0からy1時間前の振幅デ
ータRVD1（ｔ−y1）を読出すため、 DLo；DL0 DLk；DLMD L3；“１”（LATCH） L2；“１”（LATCH） で示される内容のラツチ制御信号L3，L1
と、メモリ番号情報DLoおよびメモリ種別情
報DLkが制御信号出力レジスタ３０３から出
力される。これにより、アドレス情報出力回
路３０９において前述のｃ−(3)のステツプと
同様にしてメモリMD0に対するアドレス情
報DM・ADRが形成され、メモリMD0からy1
時間前の振幅データRVD1（ｔ−y1）が読出さ
れる。そして、このデータRVD1（ｔ−y1）は
ラツチ１０１にラツチされる。 (2) 次に、ラツチ１０１にラツチされた振幅デ
ータRVD1（ｔ−y1），レジスタR11の出力デ
ータRVD1（ｔ），係数K30により、 K30・RVD1（ｔ−y1）＋RVD1（ｔ） を演算し、その演算値をレジスタR12に記憶
させるため、まず、レジスタR11の出力デー
タRVD1（ｔ）がラツチ４０４に転送された
後、 ADR〔Kn〕；ADR〔K30〕 SL1；SELECT(B) CTL；（Ｙ）＝(A)・（Ｘ）＋(B) で示される内容のセレクト制御信号SL1，演
算制御信号CTLおよび係数読出し用のアド
レス情報ADR〔Kn〕が制御信号出力レジス
タ３０３から出力される。 これにより、演算回路４０２には前述のｃ
−(6)のステツプと同様にして係数K30が演算
入力(A)に供給され、またデータRVD1（ｔ−
y1）が演算入力（Ｘ）に供給される。これに
より、演算回路４０２は （Ｙ）＝(A)・（Ｘ）＋(B) ＝K30・RVD1（ｔ−y1）＋RVD1（ｔ） の演算値（Ｙ）を出力する。そして、この演
算値（Ｙ）は次のステツプにおいてレジスタ
R12に記憶される。 (3) 次に、レジスタR12の内容「K30・RVD1
（ｔ−y1）＋RVD1（ｔ）」に係数K29を乗算す
るため、まずレジスタR12の内容がラツチ４
０４に転送された後、 ADR〔Kn〕；ADR〔K29〕 SL1；SELECT（Ｃ） CTL；（Ｙ）＝(A)・（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTLと、係数読出し用のアドレ
ス情報ADR〔Kn〕が制御信号出力レジスタ
３０３から出力される。 これにより、演算回路４０２には係数K30
が演算入力(A)に供給され、またデータ
「K30・RVD1（ｔ−y1）＋RVD1（ｔ）」が演算
入力（Ｘ）に供給される。これにより、演算
回路４０２は （Ｙ）＝(A)・（Ｘ）＝K29・｛K30 ・RVD1（ｔ−y1）＋RVD1（ｔ）｝ で示される演算値（Ｙ）を出力する。この演
算値（Ｙ）は次のステツプにおいてレジスタ
R13に記憶される。 (4) 次に、レジスタR13の内容とy1時間前のデ
ータRVD1（ｔ−y1）とを加算し、その加算値
をレジスタR13に再び記憶させるため、前述
のｄ−(1)のステツプと同様にしてメモリ
MD0からy1時間前のデータRVD1（ｔ−y1）が
読出されてラツチ１０１にラツチされる。こ
の後、レジスタR13の内容「K29・｛K30・
RVD1（ｔ−y1）＋RVD1（ｔ）｝」がラツチ４
０４に転送された後、 SL1；SELECT(B) CTL；（Ｙ）＝(B)＋（Ｘ） で示される内容のセレクト制御信号SL1，演
算制御信号CTLが制御信号出力レジスタ３
０３から出力される。これにより、演算回路
４０２は （Ｙ）＝(B)＋（Ｘ）＝RVD1（ｔ−y1） ＋K29・｛K30・RVD1（ｔ−y1） ＋RVD1（ｔ）｝ で示される演算値（Ｙ）を出力する。この演
算値（Ｙ）は次のステツプにおいてレジスタ
R13に記憶され、残響音情報RVD2Aとして出
力される。 (5) 次に、レジスタR12の内容「K30・RVD1
（ｔ−y1）＋RVD1（ｔ）」をy1時間遅れたサン
プリング時刻（ｔ＋y1）で使用するため、レ
ジスタR12の内容がメモリMD0の現在時刻ｔ
に対応したアドレスに書込まれる。 (6) この後、y1時間間隔よりさらに密な残響音
RVD2B，RVD2Cが同様にして形成される。 このようにこの実施例においては、音色選択
回路TSCにおける音色選択操作に連動して、
楽音に付加すべき残響音を形成するためのパラ
メータおよびフイルタ構成を制御プログラムの
制御により変えるようにしているため、選択音
色に最適な残響音を形成できる。また、演奏途
中においても残響音の特性を煩雑な操作なしで
直ちに選択音色に対応して変更できる。さら
に、遅延回路にデイジタルメモリを利用してい
るため、残響時間を長くしてもＳ／Ｎ比が低下
せず、音質の良い残響音を付加することができ
る。さらにまた、遅延時間およびレベルが不規
則な残響音と規則的な残響音とを形成する部分
を別々の系統で行つているため、複雑な特性の
残響音も小規模構成で形成できる利点がある。 なお、第７図において他の音色が選択された
場合も選択音色に対応した各種パラメータ（制
御プログラムも含む）にしたがつて該音色に適
した残響音形成（第１表参照）の動作が行なわ
れるものであり、例えば第１９図の機能ブロツ
ク図に示すように、メモリD10の出力データを
ハイパスフイルタHPF，バンドパスフイルタ
BPF，ローパスフイルタLPFにより３系列の周
波数帯域に分け、各周波数帯域別に異なる残響
音を形成する場合もある。 また、複数の音色の残響音をミキシングする
場合、音色毎に残響音付加装置を設けるか、ま
たは１つの残響音付加装置を各音色毎に時分割
で使用し、各音色の残響音を形成した後ミキシ
ングするようにしても良い。さらに、鍵盤の楽
音と同様にして、リズム音に対しても残響音を
付加するようにしても良い。この場合には、リ
ズム音の種類（ボンゴ，クラベス，…）に応じ
て残響音付与の制御および残響特性の制御をリ
ズム音選択に対応して自動的に行なうようにす
る。 なお、この発明における残響音付加装置とし
ては、デイジタルメモリを用いた第７図の構成
のものに限らず他の任意の構成のものを使用で
きるものである。要は残響特性が外部から与え
られるパラメータによつて設定される形式の残
響音付加装置であればよい。 以上の説明から明らかなようにこの発明によれ
ば、簡単な回路構成で、選択した演奏音の音色に
最適な残響特性で、かつ音質の良い残響音を自由
に付加することができ、演奏上の操作性および演
奏効果の点で優れた効果がある。
第１図はこの発明による電子楽器の一実施例を
示す全体ブロツク図、第２図〜第６図は各種音色
に適した残響音付加装置の基本的回路構成および
その残響特性を示す図、第７図はこの発明に使用
する残響音付加装置の一実施例を示すブロツク
図、第８図は第７図の実施例の動作例を機能的に
表わした機能ブロツク図、第９図および第１０図
は遅延回路の基本的構成を示すブロツク図、第１
１図は第９図の遅延回路の動作を説明するための
タイムチヤート、第１２図は第７図の実施例にお
いて発生される初期反射音の特性図、第１３図は
櫛型フイルタ構成の遅延回路の周波数特性を示す
図、第１４図および第１５図は第７図の実施例に
おいて発生される残響音の特性図、第１６図は第
７図の実施例におけるデータメモリの構造を示す
図、第１７図は第７図の実施例におけるデイレイ
レングスデータメモリの構造を示す図、第１８図
は第１図の実施例におけるアドレスカウンタの構
造を示す図、第１９図は第７図に示した残響音付
加装置の他の動作例を示す機能ブロツク図であ
る。 TSC……音色選択回路、TG……楽音信号発生
回路、RAD……残響音付加装置、１……初期反
射音形成部、２……第１残響音形成部、３……第
２残響音形成部、BPF……バンドパスフイルタ、
１０……記憶部、２０……時間情報発生部、３０
……アドレス情報発生部、４０……演算部。
示す全体ブロツク図、第２図〜第６図は各種音色
に適した残響音付加装置の基本的回路構成および
その残響特性を示す図、第７図はこの発明に使用
する残響音付加装置の一実施例を示すブロツク
図、第８図は第７図の実施例の動作例を機能的に
表わした機能ブロツク図、第９図および第１０図
は遅延回路の基本的構成を示すブロツク図、第１
１図は第９図の遅延回路の動作を説明するための
タイムチヤート、第１２図は第７図の実施例にお
いて発生される初期反射音の特性図、第１３図は
櫛型フイルタ構成の遅延回路の周波数特性を示す
図、第１４図および第１５図は第７図の実施例に
おいて発生される残響音の特性図、第１６図は第
７図の実施例におけるデータメモリの構造を示す
図、第１７図は第７図の実施例におけるデイレイ
レングスデータメモリの構造を示す図、第１８図
は第１図の実施例におけるアドレスカウンタの構
造を示す図、第１９図は第７図に示した残響音付
加装置の他の動作例を示す機能ブロツク図であ
る。 TSC……音色選択回路、TG……楽音信号発生
回路、RAD……残響音付加装置、１……初期反
射音形成部、２……第１残響音形成部、３……第
２残響音形成部、BPF……バンドパスフイルタ、
１０……記憶部、２０……時間情報発生部、３０
……アドレス情報発生部、４０……演算部。
Claims (1)
- 【特許請求の範囲】 １ 発生すべき楽音の音色を選択設定する音色選
択回路と、上記音色選択回路で選択された音色お
よび鍵盤部の押下鍵の音高に対応した楽音信号を
発生する楽音信号発生回路と、上記音色選択回路
において選択可能な音色のそれぞれに対応した残
響特性を定めるパラメータを記憶したパラメータ
メモリを有し、選択された音色を示す信号と上記
楽音信号とに基づき選択音色に対応した上記楽音
信号の残響音を形成する残響音付加装置とを具備
してなる電子楽器。 ２ 前記残響音付加装置は、デイジタルメモリを
遅延素子として用いた遅延回路を有するものであ
る特許請求の範囲第１項記載の電子楽器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118112A JPS5818693A (ja) | 1981-07-28 | 1981-07-28 | 電子楽器 |
| DE19823226600 DE3226600C2 (de) | 1981-07-28 | 1982-07-16 | Mit einer Nachhalltonerzeugungseinrichtung ausgestattetes elektronisches Musikinstrument |
| US06/658,139 US4586417A (en) | 1981-07-28 | 1984-10-05 | Electronic musical instruments provided with reverberation tone generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118112A JPS5818693A (ja) | 1981-07-28 | 1981-07-28 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818693A JPS5818693A (ja) | 1983-02-03 |
| JPS6255158B2 true JPS6255158B2 (ja) | 1987-11-18 |
Family
ID=14728317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118112A Granted JPS5818693A (ja) | 1981-07-28 | 1981-07-28 | 電子楽器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5818693A (ja) |
| DE (1) | DE3226600C2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140395A (ja) * | 1983-12-28 | 1985-07-25 | ヤマハ株式会社 | 残響付加装置 |
| JPS6190514A (ja) * | 1984-10-11 | 1986-05-08 | Nippon Gakki Seizo Kk | 楽音信号処理装置 |
| JP2768458B2 (ja) * | 1987-02-06 | 1998-06-25 | 松下電器産業株式会社 | 電子楽器 |
| JPH0293693A (ja) * | 1988-09-30 | 1990-04-04 | Kawai Musical Instr Mfg Co Ltd | リバーブ装置 |
| JPH0340700A (ja) * | 1989-07-07 | 1991-02-21 | Matsushita Electric Ind Co Ltd | 残響発生装置 |
| EP0448010A2 (de) * | 1990-03-20 | 1991-09-25 | WERSI GMBH & CO.,i.K. | Verfahren zur Klangerzeugung mit einem elektronischen Musikinstrument und elektronisches Musikinstrument |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057422A (ja) * | 1973-09-19 | 1975-05-19 | ||
| JPS5263052A (en) * | 1975-09-11 | 1977-05-25 | Orange Musical Ind Ltd | Digital control amplifier |
| JPS5545043A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Panel control device for electronic musical instrument |
| JPS5573099A (en) * | 1978-11-28 | 1980-06-02 | Sony Corp | Repercussion adding device |
| JPS55153992A (en) * | 1979-05-19 | 1980-12-01 | Nippon Musical Instruments Mfg | Electronic musical instrument |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB912720A (en) * | 1959-06-04 | 1962-12-12 | Hammond Organ Co | Artificial reverberation control apparatus |
| US4194426A (en) * | 1978-03-13 | 1980-03-25 | Kawai Musical Instrument Mfg. Co. Ltd. | Echo effect circuit for an electronic musical instrument |
| JPS5924433B2 (ja) * | 1978-10-28 | 1984-06-09 | ヤマハ株式会社 | 時間関数波形発生器 |
-
1981
- 1981-07-28 JP JP56118112A patent/JPS5818693A/ja active Granted
-
1982
- 1982-07-16 DE DE19823226600 patent/DE3226600C2/de not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057422A (ja) * | 1973-09-19 | 1975-05-19 | ||
| JPS5263052A (en) * | 1975-09-11 | 1977-05-25 | Orange Musical Ind Ltd | Digital control amplifier |
| JPS5545043A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Panel control device for electronic musical instrument |
| JPS5573099A (en) * | 1978-11-28 | 1980-06-02 | Sony Corp | Repercussion adding device |
| JPS55153992A (en) * | 1979-05-19 | 1980-12-01 | Nippon Musical Instruments Mfg | Electronic musical instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3226600C2 (de) | 1986-12-18 |
| DE3226600A1 (de) | 1983-05-05 |
| JPS5818693A (ja) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119593B2 (ja) | ||
| US4731835A (en) | Reverberation tone generating apparatus | |
| US5703312A (en) | Electronic musical instrument and signal processor having a tonal effect imparting function | |
| JPH027078B2 (ja) | ||
| JPH0157799B2 (ja) | ||
| JP2565073B2 (ja) | ディジタル信号処理装置 | |
| JPS6255158B2 (ja) | ||
| JP4335570B2 (ja) | 共鳴音生成装置、共鳴音生成方法及び共鳴音生成のためのコンピュータプログラム | |
| JPH0496000A (ja) | 楽音合成装置 | |
| JPS648838B2 (ja) | ||
| JPH0115075B2 (ja) | ||
| JPH0112320Y2 (ja) | ||
| JPH0157800B2 (ja) | ||
| JPH07121181A (ja) | 音声情報処理装置 | |
| JPS6227397B2 (ja) | ||
| JPH0117595B2 (ja) | ||
| JP2663496B2 (ja) | 楽音信号発生装置のための信号補間器 | |
| JP3552265B2 (ja) | 音源装置および音声信号形成方法 | |
| JP3520553B2 (ja) | 音源装置 | |
| JP2679511B2 (ja) | 残響音付加装置 | |
| JP2003050582A (ja) | 楽音信号処理装置 | |
| JP3094759B2 (ja) | 楽音信号分配処理装置 | |
| JP2754613B2 (ja) | デジタル音声信号発生装置 | |
| JP3560068B2 (ja) | 音響データ処理装置および音源装置 | |
| JPH03269586A (ja) | エンベロープ波形発生装置 |