JPS5924433B2 - 時間関数波形発生器 - Google Patents

Description

【発明の詳細な説明】 この発明は、外部からの時間設定情報に対応した速度で
時間変化する時間関数波形を発生する時間関数波形発生
器に関し、特に少ないビット数の時間設定情報で時間関
数波形の時間設定幅を大幅に拡大し得るようにした時間
関数波形発生器に関するものである。

Ａ、従来技術とその欠点 時間変化する時間関数波形を発生する時間関数波形発生
器は、例えば電子楽器において発生楽音にアタック、サ
ステイン、デイケイの振幅エンベロープを付与するため
のエンベロープ波形を発生１ するエンベロープ波形発
生器として使用される。

そして、この種のエンベロープ波形発生器にあつては、
発生されるエンベロープ波形のアタック時間（立上り時
間）やデイケイ時間（立下り時間）などを外部からの情
報により任意に設定し得るよ・ うになつている。すな
わち、エンベロープ波形発生器は、カウンタによりアタ
ック時間に関する時間設定情報（数値情報）を繰り返し
カウントし、ウーその後デイケイ時間に関する時間設定
情報（数値情報）を繰り返しカウントし、このカウンタ
のカウント値に基づきエンベロープ波形を形成するもの
である。

しかして、カウンタのカウント値は上記時間設定情報に
応じた速さで変化し、時間設定情報が大きな数値であれ
ばカウント値の変化速度は速く、小さな数値であれば遅
ＧＸ）従つて、カウンタのカウント値に基づき形成され
るエンベロープ波形のアタツク時間やデイケイ時間は上
記時間設定情報に対応したものとなる。なお、このよう
なエンベロープ波形発生器は特開昭５１−４３９１２号
公報に開示されている。ところで、上述の時間設定情報
は一般にリニア表示されるものであるが、該情報がデイ
ジタルデータでそのビツト数が有限であるため、これを
リニア表示した場合には該情報による時間設定幅に制限
が生じ、結果的にエンベロープ波形の時間設定幅が広く
とれないものとなる。

このような不都合を解決するための手段として、時間設
定情報のビツト数を増加させ、これによつて時間設定幅
を広くするようにすることも考えられるが、回路構成の
大規模化を招くことになり望ましくない。Ｂ．この発明
の目的と概要説明この発明は上述した従来の時間関数波
形発生器の欠点に鑑みなされたもので、その目的は簡単
な構成で、かつ少ないビツト数の時間設定情報で時間関
数波形の時間設定幅を大幅に拡大し得るようにした時間
関数波形発生器を提供することである。

このためにこの発明においては、時間設定情報をデシベ
ル表現した複数ビツトのデイジタル情報として設定する
情報設定手段と、上記時間設定情報における複数ビツト
を所定のビツトを基準にして上位ビツトと下位ビツトに
区分するビツト区分手段と、上記下位ビツトで表現され
るデシベル値をリニア値に変換する変換手段と、上記上
位ビツトで表現されるデシベル値をリニア値に変換した
値に対応する周期のタイミングパルスを発生するパルス
発生手段と、上記変換手段から出力されるリニア値を上
記パルス発生手段から発生されるタイミングパルスの発
生周期で累算する累算手段とを設け、この累算手段の累
算値を上記時間設定情報に対応した速度で時間変化する
時間関数波形として出力するようにしている。原理説明 まず、この発明による時間関数波形発生器の基本的特徴
を簡単に説明すれば、次のような原理を巧みに利用して
いる。

１時間関数波形の変化速度を決定するための時間設定情
報を例えば６ビツトで構成し、その各ビツトを次の第１
表に示すようにデシベル値に対応して重み付けする。

すると、この時間設定情報のうち上位４ビツトの６ｄＢ
，１２ｄＢ，２４ｄＢ，４８ｄＢの各ビツト情報は、リ
ニアで換言すると２１，２２，２４，２８に対応するも
のとなる。Ｄｌ６ビツトのバイナリイカウンタを所定周
期τのクロツクパルスでフリーランさせれば、その各ビ
ツト出力からは２１・τ〜２１６・τの周期の合計１６
種類の周期をもつたパルス信号が得られること。

従つて、この１６種類のパルス信号を時間幅設定情報の
うち重み付けが６ｄＢ以上の上位４ビツトの組合せによ
つて表現される各デシベル値に対応して次の第２表に示
すようにセレクトすると、時間幅設定情報が６ｄＢ未満
のときには周期が最も長い２１６・τタイミングパルス
が得られ、時間設定情報が９０ｄＢ（上位４ビツトが全
で１゛）のときには周期が最も短い２１・τのタイミン
グパルスが得られる。すなわち、セレクタからは時間設
定情報の上位４ビツトの組合せで表現されたデシベル値
（対数値）をリニア値（自然数）に変換した値に相当す
る周期のタイミングパルスが得られる。３時間設定情報
の下位２ビツトで示されるデシベル値を対応するリニア
情報（リニア値）Ｆに変換する。

この変換は通常の対数・自然数変換器を用いて行つても
よいが、次のような方法で行うと構成が非常に簡単とな
る。すなわち、時間設定情報のうち下位ビツトの３ｄＢ
，１．５ｄＢの各ビツト情報はリニアで換言すると、２
＋（３ｄＢ），２＋（１．５ｄＢ）にそれぞれ相当し、
この下位２ビツトの上位ビツトに常時゛１”（２の）を
加えれば、６ｄＢ未満の時間設定情報は次の第３表に示
すようにほぼリニアなリニア情報Ｆに変換することがで
きる。

４上記リニア情報Ｆを前述した時間幅設定情報の上位４
ビツトで表わされるデシベル値に対応した周期のタイミ
ングパルスの発生周期で順次累算すると、その累算値は
第１図に示すように時間設定情報の下位２ビツトで表わ
されるリニア情報Ｆが上位４ビツトで表わされるデシベ
ル値をリニア化した値に相当する周期τ。

（２１・τ〜２１６・τのいずれか）で時間変化するも
のとなる。従つて、この累算値を時間関数波形とすれは
、その時間設定幅は時間設定情報をリニア化した値まで
大幅に拡大されるらのとなる。以下、図面を用いてこの
発明による時間関数波形発生器を詳細に説明する。Ｃ．
この発明の構成および動作説明 （１）この発明の構成説明 第２図はこの発明による時間関数波形発生器の一実施例
を示すプロツク図である。

同図において、Ｔは前述の時間設定情報を表わし、先の
原理説明で述べたのと同一の６ビツト（Ｔ１〜Ｔ６）に
より構成され、その各ビツトＴ１〜Ｔ６は前記第１表に
示したように各デシベル値に対応して重み付けされてい
る。すなわち、ビツトＴ１が１．５ｄＢに重み付けされ
た最下位ビツト（ＬＳＢ）に相当し、ビツトＴ６が４８
ｄＢに重み付けされた最上位ビツト（ＭＳＢ）に相当す
る。なお、この実施例においては時間設定情報Ｔの上位
４ビツトＴ６〜Ｔ３で指定できる時間設定幅が７２ｄＢ
（Ｔ６，Ｔ５，Ｔ４，Ｔ３が「１１００」の値）までに
制限されている。１は先の原理説明で説明したように、
時間設定情報Ｔの下位２ビツトＴｌ，Ｔ２の上位ビツト
に常時゛１゛（２２）を加えてこの下位２ビツトＴｌ，
Ｔ２で表わされるデシベル値をリニア情報Ｆに変換する
ためのリニア情報変換回路（以下、ＬＬＣと略記する）
、２は所定周期τのクロツクパルスＣｐを出力するクロ
ツク発振器、３は時間設定情報Ｔのうち６ｄＢ以上のデ
シベル値に相当する上位４ビツトＴ３〜Ｔ６の組合せで
指定された周期のタイミングパルスＰｄを出力するタイ
ミングパルス発生回路（以下、ＴＰＧと略記する）であ
つて、クロツクパルスＣｐをカウントしてその出力から
２１・τ，２２・τ，２３・τ・・・・・・２１３・τ
の合計１３種類のパルス周期をもつたパルス信号Ｐ１（
２１・τに対応）〜Ｐ，３（２１３・τに対応）を出力
する１３ビツトのバイナリイカウンタ３１と、バイナリ
イカウンタ３１から出力されるパルス信号Ｐ１〜Ｐｌ３
のうち時間設定情報Ｔの上位４ビツトＴ３〜Ｔ６の組合
せで指定された１つをセレクトして出力するセレクタ３
２と、セレクタ３２から出力されたパルス信号（Ｐ１〜
Ｐｌ３のうち１つ）（第３図ａ参照）の立上りを微分し
、第３図ｂに示すようなクロツクパルスＣｐと同一パル
ス幅（τ／２）で、かつ時間設定情報Ｔの上位４ビツト
Ｔ３〜Ｔ６の組合せで指定された周期のタイミングパル
スＰｄとして出力する微分回路３３とから構成されてい
る。

従つて、このＴＰＧ３から出力されるタイミングパルス
Ｐｄの周期は、時間設定情報Ｔの上位４ビツトＴ３〜Ｔ
６で示されるデシベル値が大きくなる程リニア的に短く
なるように設定されており、時間設定情報Ｔの上位４ビ
ツトＴ３〜Ｔ６の内容とタイミングパルスＰｄとして出
力されるパルス信号Ｐ１〜Ｐｌ３との関係を示すと第４
表のようになる。従つて、時間設定情報Ｔの値が大きく
なる程、周波数の高いタイミングパルスＰｄが得らへそ
の周期の変化幅はリニアに換言すると、１倍、２倍、４
倍・・・・・・４０９６倍という具合になる。すなわち
、このＴＰＧ３においては、時間設定情報Ｔのうち上位
４ビツトＴ３〜Ｔ６で示されるデシベル値をリニア化し
たリニア値に相当する周期のタイミングパルスＰｄが発
生されることになる。４はＬＬＣｌから出力されるリニ
ア情報ＦをタイミングパルスＰｄの発生周期毎に順次累
算し、その累算値を時間設定情報Ｔに対応した速度で時
間変化する時間関数ＱＦ（ｑ：１，２．，３・・・・・
・）として出力するアキユムレータであつて、後述する
レジスタ４３の累算値ＱＦとリニア情報Ｆとを加算する
加算器４１と、ＴＰＧ３から出力されるタイミングパル
スＰｄが８１゛のときＢ側入力に入力されている加算器
４１からの加算値をセレクトし、タイミングパルスＰｄ
が１０”のときＡ側入力に入力されているレジスタ４３
からの累算値ＱＦをセレクトして出力するセレクタ４２
と、セレクタ４２の出力をクロツクパルスＣｐが″１″
のとき格納するレジスタ４３とを備え、タイミングパル
スＰｄの発生毎に加算器４１の加算値〔ＱＦ＋Ｆ〕がセ
レクタ４２を介してレジスタ４３に格納されるように構
成されている。

従つて、このアキユムレータ４の出力からはタイミング
パルスＰｄの発生毎にリニア情報Ｆの値ずつ順次増加す
る累算値ＱＦが得られる。すなわち、累算値ＱＦはタイ
ミングパルスＰｄの周期で、かつリニア情報Ｆの値づつ
変化していくものであり、したがつてこの累算値ＱＦは
時間設定情報Ｔで示される値をリニア化した値に対応す
る速度で時間変化する時間関数波形となる。

（２）この実施例の動作説明以上のように構成された時
間関数波形発生器において、電源が投入されると、ＴＰ
Ｇ３のバイナリイカウンタ３１はクロツクパルスＣｐを
カウントし、その出力から周期２１・τ〜２１３・τの
パルス信号Ｐ１〜Ｐ，３を並列的に出力する。

このような状態において、時間設定情報Ｔが０ｄＢ（Ｔ
６〜Ｔ１が全で０”）を示しているときにはＴＰＧ３の
セレクタ３２は、時間設定情報Ｔの０ｄＢに対応してバ
イナリイカウンタ３１から出力されている最も周期の長
いパルス信号Ｐｌ３をセレクトして出力し（第４表のＴ
６〜Ｔ３が「００００」の欄参照）、このセレクト出力
を微分回路３３に供給する。すると、微分回路３３はセ
レクタ３２からセレクト出力されるパルス信号Ｐｌ３の
立上りを微分し、クロツクパルスＣｐと同一パルス幅で
、かつ周期が２１３・τのタイミングパルスＰｄを出力
する。一方、ＬＬＣｌにおいては時間設定情報Ｔの下位
２ビツトＴｌ，Ｔ２の上位ビツトに常時１１゛が加えら
れ、リニア情報ＦはＦ＝１（第３表参照）となつて出力
される。このＦ＝１の擬似リニア情報Ｆはアキユムレー
タ４においてタイミングノマルスＰｄの発生毎に１，２
，３・・・・・・と順次累算さべその累算値ｑ・１（ｑ
−１，２，３・・・・・・）はクロツクパルスＣｐが゛
１゛のタイミングでレジスタ４３に格納される。この結
果、アキユムレータ４のレジスタ４３からはＦ＝１の擬
似リニア情報ＦがタイミングパルスＰｄの発生毎に順次
増加する累算値ＱＦが得られる。すなわち、この場合の
累算値ＱＦは２１３・τ（４０９６・τ）の周期で、［
１」づつ変化するものとなり、時間設定情報Ｔで示され
る値「０ｄＢ」 をリニア化した値に対応する速度で時
間変化する時間関数波形ＱＦとなる。

次に、例えば時間設定情報Ｔとして７２ｄＢが設定され
た場合（Ｔ６〜Ｔ，が「１１００００」の場合）の動作
について説明する。

この場合、ＴＰＧ３のセレクタ３２は７２ｄＢの時間設
定情報Ｔに対応して最小の周期２１・τのパルス信号Ｐ
１をセレクト出力する（第４表参照）。すると、微分回
路３３はこのパルス信号Ｐ，の立上りを微分し、クロツ
クパルスＣｐと同一パルス幅で、かつ周期が２１・τの
タイミングパルスＰｄを出力する。方、ＬＬＣｌは時間
設定情報Ｔの下位２ビツトＴｌ，Ｔ２で示される０ｄＢ
の値をリニア情報Ｆに変換し、Ｆ−１のリニア情報Ｆと
して出力する。このＦ＝１のリニア情報Ｆはアキユムレ
ータ４において周期２１・τのタイミングパルスＰｄの
発生毎に順次累算され、この結果、アキユムレータ４か
らはＦ＝２の擬似リニア情報Ｆが周期２１・τのタイミ
ングパルスＰｄの発生毎に順次増加する累算値ＱＦが得
られる。すなわち、この場合の累算値ＱＦは２１・τ（
２・τ）の周期で、「１」づつ変化するものとなり時間
設定情報Ｔで示される値［７２ｄＢ」をリニア化した値
に対応する速度で時間変化する時間関数波形ＱＦとなる
。従つて、この実施例においては、時間設定情報Ｔの下
位２ビツトＴｌ，Ｔ２で表わされるデシベル値に対応す
るリニア情報Ｆの累算値ＱＦを、２１・τ〜２１３・τ
の変化速度で変化させることができる。

つまり、時間関数波形ＱＦの時間変化する上での速度を
わずか６ビツトの設定情報によつて１゜τ〜４０９６・
τの範囲で設定することができる。また、デシベル表示
された（対数化された）時間設定情報Ｔを自然数（リニ
ア値）に変換する手段として、時間設定情報Ｔをそのま
ま単に自然数に変換する大規模な対数・自然数変換器を
用いていないため、時間設宝情報Ｔをデシベル化（対数
化）しても回路構成を簡易化できる利点がある。また、
アキユムレータ４から出力される時間関数波形としての
累算値ＱＦは、その変化ステツプ幅を時間設定情報Ｔの
下位２ビツトＴｌ，Ｔ２で、またその変化速度を上位４
ビツトＴ３〜Ｔ６で独立して設定できるため、これらを
適宜組合せ、電子楽器等のエンベロープ波形発生器とし
て応用すれば、変化に豊んだエンベロープ波形を発生さ
せることができる。なお、この実施例において、時間設
定情報の重み付けが６ｄＢ以上に相当するビツトの数は
４ビツトとしたが、さらに多数のビツト数であつてもよ
いことはもちろんであり、このビツト数に応じてＴＰＧ
３のバイナリイカウンタ３１等の構成も変更されるもの
である。

Ｄ．この発明による時間関数波形発生器をエンベロープ
波形発生器に適用した場合の実施例（１）構成説明 第４図はこの発明を適用したエンベロープ波形発生器が
用いられる電子楽器の構成図を示すものであり、複音演
奏を可能としたもので１６の発音チヤンネルを有し、最
大で１６種類の楽音を同時に発音できるようにしたもの
である。

同図において、１２は所定周期τｍのマスタクロツクφ
を出力するクロツク発振器、５は鍵盤部のキースイツチ
回路、６はキーアサイナ、７は音色設定器、８は楽音信
号発生回路、９はエンベロープ波形発生器、１０は加算
器、１１はサウンドシステムである。キーアサイナ６は
、鍵盤部の各鍵に対応したキースイツチのオン・オフ動
作を検出し、押下鍵に対応する鍵情報ＫＤを１６の発音
チヤンネルのいずれかのチヤンネルに割当て、各チヤン
ネルに割当てた鍵情報ＫＤを各チヤンネル時間に同期し
て０ （マスタクロツクφに従つて）時分割的に出力す
る。

この場合、鍵情報ＫＤは、上鍵盤、下鍵盤およびペダル
鍵盤の区別を示す２ビツトの鍵盤フードＫＢＣと、オク
ターブ音域を示す３ビツトのコードと、各オクターブ内
における音名を示す４ビツトのコードとから構成される
。また、キーアサイナ６は、押下鍵に対応する楽音が割
当てられた発音チヤンネルにおいて発音開始されるべき
ことを示すアタツクパルスＡＰおよび各発音チヤンネル
に発音割当てされた押下鍵が離鍵され、これにより発音
中の楽音が減衰状態となるべきことを示すデイケイスタ
ート信号ＤＳを出力すると共に、さらに全発音チヤンネ
ルが１循環する毎に第１６チヤンネル時間に同期したチ
ヤンネル同期信号ＳＹｌ６を出力する。

従つて、このようにしてキーアサイナ６から各チヤンネ
ル時間に同期して鍵情報ＫＤが時分割的に出力されると
、楽音信号発生回路８はこの鍵情報ＫＤに基づき押下鍵
音高に対応する周波数で、かつ音色設定器７から出力さ
れる音色設定信号ＴＳにより設定される音色の楽音信号
／１０ｇＧを発生する。

この場合、音色設定信号ＴＳは３ビツトからなり、この
３ビツトの組合せで計８種類（ＴＳｌ〜ＴＳ８）の音色
が設定できる。そして、このようにして楽音信号発生回
路８から出力される楽音信号１１０ｇＧは加算器１０に
おいてエンベロープ波形発生器９から出力されるエンベ
ロープ波形信号ＥＷと加算さべこれによつて振幅エンベ
ロープが付与さベサウンドシステム１１においてリニア
の楽音信号に変換された後楽音として発音される。この
場合、エンベロープ波形発生器９には、キーアサイナ６
から時分割的に出力される鍵情報ＫＤのうち鍵盤コード
ＫＢＣおよびアタツクパルスＡＰｌデイケイスタート信
号ＤＳ，チヤネル同期信号ＳＹｌ６と、音色設定器１か
ら出力される音色設定信号ＴＳが入力され、これによつ
て各発音チヤンネルにおいてエンベロープ波形信号ＥＷ
が発生される。次に、このような構成による電子楽器エ
ンベロープ波形発生器９の詳細構成図を第５図に示して
詳細に説明する。

第５図はこの発明による時間関数波形発生器を上述した
構成の電子楽器のエンベロープ波形発生器として適用し
た場合の構成図であつて、このエンベロープ波形発生器
９は第６図ａに示すように８ビツトで表現されるエンベ
ロープ波形信号ＥＷを出力するもので、該信号ＥＷは８
ビツトの全てが１０゛のとき最大振幅値（アタツクレベ
ルＡＬに相当）を表わし、「１１１１１０００］のとき
最小振幅値（フアイナルレベルＦＬに相当）を表わすよ
うに構成されている。

第５図において、９０は第６図ａに示すエンベロープ波
形信号ＥＷのサステインレベルＳＬを指定するためのサ
ステインレベル設定情報ＳＤを出力するサステインレベ
ル設定情報メモリ（以下、ＳＤメモリと略記する）、９
１はエンベロープ波形信号ＥＷのアタツクタイムＡＴを
指定するためのアタツクタイム設定情報ＴＡを出力する
アタツクタイム設定情報メモリ（以下、ＴＡメモリと略
記する）、９２は工ンベロープ波形信号ＥＷの第１デイ
ケイタイム１ＤＴを指定するための第１デイケイタイム
設定情報ＴＤｌを出力する第１デイケイタイム設定情報
メモリ（以下、ＴＤｌメモリと略記する）、９３はエン
ベロープ波形信号ＥＷの第２デイケイタイム２ＤＴを指
定するための第２デイケイタイム設定情報ＴＤ２を出力
する第２デイケイタイム設定情報メモリ（以下、ＴＤ２
メモリと略記する）であつて、これらのＳＤメモリ９０
、ＴＡメモリ９１、ＴＤｌメモリ９２，ＴＤ２メモリ９
３は音色設定信号ＴＳおよび鍵盤コードＫＢＣによつて
アドレスされる。この場合、これらのメモリ９０〜９３
は、音色設定信号ＴＳによる音色ＴＳｌ〜ＴＳ８に対応
して８つのメモリプロツクを有し、さらにこの各メモリ
プロツクには鍵盤コードＫＢＣによる上鍵盤、下鍵盤、
ペダル鍵盤に対応して３種類の情報がそれぞれ記憶され
ている。すなわち、ＳＤメモリ９０の各メモリプロツク
には音色設定信号ＴＳに対応し、かつ鍵盤コードＫＢＣ
に対応した３種類のサステインレベル設定情報ＳＤが記
憶され、ＴＡメモリ９１，ＴＤ１メモリ９２，ＴＤ２メ
モリ９３の各メモリプロツクには音色設定信号ＴＳに対
応し、かつ鍵盤コードＫＢＣに対応した３種類のアタツ
クタイム設定情報ＴＡｌ第１デイケイタイム設定情報Ｔ
Ｄｌ、第２デイケイタイム設定情報ＴＤ２がそれぞれデ
シベル化されて記憶されている。従つて、これらのメモ
リ９０〜９３を音色設定信号ＴＳおよび鍵盤コードＫＢ
Ｃでアドレスすると、ＳＤメモリ９０からは音色設定信
号ＴＳおよび鍵盤コードＫＢＣに対応したサステインレ
ベル設定情報ＳＤが読み出され、ＴＡメモリ９１，ＴＤ
１メモリ９２，ＴＤ２メモリ９３からは音色設定信号Ｔ
Ｓおよび鍵盤コードＫＢＣに対応し、かつデシベル表現
されたアタツクタイム設定情報ＴＡｌ第１デイケイタイ
ム設定情報ＴＤｌ、第２デイケイタイム設定情報ＴＤ２
がそれぞれ読み出される。この場合、サステインレベル
設定情報ＳＤは５ビツト構成である。また、アタツクタ
イム設定情報ＴＡｌ第１デイケイタイム設定情報ＴＤｌ
、第２デイケイタイム設定情報ＴＤ２は、それぞれ６ビ
ツト構成で、その各ビツトの重み付けは先の第２図にお
ける実施例と同様、ＭＳＢが４８ｄＢ１その次位ビツト
が２４ｄＢで、以下１２ｄＢ，６ｄＢ，３ｄＢ，１．５
ｄＢとなつている。また、９４はキーアサイナ６から各
発音チヤンネル毎にアタツクパルスＡＰが送出された以
降において、このエンベロープ波形発生器９から第６図
ａに示すようなアタツクエンベロープＡ−ＥＮＶｌ第１
デイケイエンベロープ１Ｄ−ＥＮＶｌサステインエンベ
ロープＳ・ＥＮＶｌ第２デイケイエンベロープ２Ｄ−Ｅ
ＮＶを順序よく発生させるための制御を行うエンベロー
プコントローラ（以下、ＥＶＣと略記する）であつて、
発生すべき上記各エンベロープのモードを指定する２ビ
ツトのエンベロープモード信号ＰＭＤｌ，ＰＭＤＯおよ
び各エンベロープモードにおいて後述するアキユムレー
タ９９の累算動作を制御するためのカウントイネーブル
信号ＣＥを出力する。このＥＶＣ９４はその詳細回路を
特に詳述しないが、次の論理式を満足する機能を備えて
いる。ここで、上記論理式において、ＭＤＯ，ＭＤｌは
シフトレジスタ９５から出力される信号であり、各発音
チヤンネルにおいて現在発生しつつあるエンベロープ波
形のエンベロープモードを示す現在モード信号である。

つまり、ＥＶＣ９４から出力されるエンベロープモード
信号ＰＭＤｌ，ＰＭＤＯは、発音チヤンネル数に対応し
た１６ステージ（各ステージ：２ビツト）のシフトレジ
スタ９５に入力さヘクロツクパルスφの発生毎に順次シ
フトされる。そして、１６クロツク周期後にその最終ス
テージ（第１６ステージ）から当該発音チヤンネルの現
在モード信号ＭＤｌ，ＭＤＯとして出力される。そして
、この現在モード信号ＭＤｌ，ＭＤＯは、この２ビツト
で次の第５表に示すように、アタツクエンベロープモー
ド、第１デイケイエンベロープモード サステインエン
ベロープモード、第２デイケイエンベロープモードを表
わしている。ノ また、上記論理式において、ＤＳはキーアサイナ６から
出力される当該発音チヤンネル発音が減衰状態に移行す
べきことを示すデイケイスタート信号であり、ＡＥＱＢ
は後述する比較器１０３から出力される比較出力信号の
１つであり、各エンベロープモードの終了を示すエンベ
ロープモード終了信号である。

なお、このＥＶＣ９４の動作については後で詳しく説明
する。次に、９６はＴＡメモリ９１，ＴＤ１メモリ９２
，ＴＤ２メモリ９３からそれぞれ出力されるアタツクタ
イム設定情報ＴＡｌ第１デイケイタイム設定情報ＴＤｌ
、第２デイケイタイム設定情報ＴＤ２を前述のシフトレ
ジスタ９５から出力される現在モード信号ＭＤｌ，ＭＤ
Ｏの組合せ（第５表参照）に基づいて各チヤンネル毎に
セレクトし、エンベロープタイム設定情報Ｌとして出力
するセレタタ、９７はセレクタ９６から出力されるエン
ベロープタイム設定情報Ｌの上位４ビツトで示されるデ
シベル値をリニア化したリニア値に対応する周期のタイ
ミングパルスＰｄを出力するタイミングパルス発生回路
（ＴＰＧ）であつて、キーアサイナ６から出力されるチ
ヤンネル同期信号ＳＹｌ６をカウントしてその出力から
２１・τ８，２２・τＳ，２３″τ８゜”゜゜゜゜２１
３０τｓ（τｓ：チヤンネル同期信号ＳＹｌ６の周期）
の合計１３種類のパルス信号Ｐ１（２１・τ８に対応）
〜Ｐｌ３（２１３・τ３に対応）を出力する１３ビツト
のバイナリイカウンタ９７１と、バイナリイカウンタ９
７１から出力されるパルス信号Ｐ１〜Ｐｌ３のうちエン
ベロープタイム設定情報Ｌの上位４ビツトの組合せで指
定された１つをセレクトして出力するセレクタ９７２と
、セレクタ９ｒ２からセレタト出力されたパルス信号（
Ｐ１〜Ｐｌ３のうち１つ）を入力し、各発音チヤンネル
に対応してクロツクパルスφの発生毎に順次シフトする
１ビツト・１６ステージのシフトレジスタ９７３と、シ
フトレジスタ９７３の最終ステージ（第１６ステージ）
の出力を反転した信号とセレクタ９７２からセレクト出
力されるパルス信号との論理積をとり、その出力をタイ
ミングパルスＰｄとして出力するアンドゲート９７４と
、排他オア９７４から出力されるタイミングパルスＰｄ
をＥＶＣ９４からカウントイネーブル信号ＣＥが出力さ
れたときのみ通過させるアンドゲート９７５とを備え、
シフトレジスタ９７３と排他オア９７４とは各発音チヤ
ンネル毎にエンベロープタイム設定情報Ｌの上位４ビツ
トで指定された周期のパルス信号（Ｐ１〜Ｐｌ３のうち
１つ）の立上りを微分する微分回路を構成している。

この場合、セレクタ９６から出力されるエンベロープタ
イム設定情報Ｌの土位４ビツトの重み付けと、バイナリ
イカウンタ９７１から出力されるパルス信号Ｐ１〜Ｐｌ
３の対応関係は前述した第２図の実施例と異なり、次の
第６表に示すように、エンベロープタイム設定情報Ｌが
大きい値のとき長い周期のパルス信号がセレクタ９ｒ２
によつてセレクト出力されるようにしている。次に９８
はエンベロープタイム設定情報Ｌの下位２ビツトで示さ
れるデシベル値をリニア情報Ｆに変換する擬似リニア情
報変換回路（ＬＬＣ）であつて、この場合、発生するエ
ンベロープ波形信号ＥＷの振幅値の最高振幅値（アタツ
クレベルＡＬ）を第６図ａに示すように全て１０′”の
８ビツト信号で表わすようにし、最小振幅値（フアイナ
ルレベルＦＬ）を６１１１１１０００２゛で表わすよう
にしているため、下位２ビツトをインバータ９８１，９
８２で反転してリニア情報Ｆを作つている。

さらに、アタツクエンベロープＡ・ＥＮＶは、最小振幅
値（フアイナルレベルＦＬ）０１１１１１０００”゜か
ら最大振幅値（アタツクレベルＡＬ）４０００００００
０′゛に向つて漸次移行するカーブとなつており、第１
デイケイエンベロープ１Ｄ−ＥＮＶおよび第２デイケイ
エンベロープ２Ｄ−ＥＮＶのカーブの変化と異なるもの
となつている。このため、アタツクエンベロープＡ−Ｅ
ＮＶの発生時には後述するアキユムレータ９９に、初期
値として１１ビツトの全ビツトが゛１”となる情報をセ
ツトし、この初期値からリニア情報Ｆを順次減算させる
ようにしている。この減算のための制御は、後述する比
較器１０３から出力される減算指令信号ＡＧＴＢＣＯ゜
゛）をインバータ９８３で反転し、この反転した減算指
令信号ＡＧＴＢＣｌ″゛）を排他オア９８４〜９８６か
らなるリニア情報Ｆの補数回路の補数制御信号とするこ
とによつて行つている。次に、９９は各発音チヤンネル
毎にＬＬＣ９８から出力されるリニア情報Ｆ（アタツク
エンベロープモードにおいてはその補数′Ｆ）をＴＰＧ
９ｒから出力されるタイミングパルスＰｄの発生毎に１
願次累算し、その累算値ＱＦ（１１ビツト）のうち上位
８ビツトを各エンベロープモードにおける工ンベロープ
振幅情報ＱＦ′として出力するアキユムレータであつて
、１１ビツトの加算器９９０と、タイミングパルスＰｄ
が６Ｆ”のとき加算器９９０の加算値出力（ＱＦ＋Ｆ）
をセレクト出力するセレクタ９９１と、アタツクパルス
ＡＰ（゛１”）によつて後述するシフトレジスタ９９３
に対し全ピット１″となる情報を初期値としてセツトす
るための１１ビツト・並列のオアゲートからなるオア回
路９９２と、オア回路９９２の出力を入力し、クロツク
パルスφのタイミングで１願次シフトする１１ビツト・
１６ステージのシフトレジスタ９９３とを備え、シフト
レジスタ９９３の累算値ＱＦのうち上位から８ビツトの
累算値がエンベロープ振幅情報ＱＦ／として出力される
。

１００はＳＤメモリ９０から出力される５ビツトのサス
テインレベル設定情報ＳＤを現在モード信号ＭＤｌが゛
ビのとき、すなわち第１デイケイエンベロープモードに
なつたとき、（第５表参照）その目標振幅情報Ａとして
後述の比較器１０３に与えるための５ビツト・並列のア
ンドゲートからなるアンド回路、１０１は現在モード信
号ＭＤｌおよびＭＤＯが両者とも６Ｆ゛となり、アンド
ゲート１０２の出力が″ｒ゛となつたとき、すなわち、
サステインエンベロープモードとなつたとき（第５表参
照）、比較器１０３に与える５ビツトの目標振幅情報Ａ
を全で１゛とするための５ビツト・並列のオアゲートか
らなるオア回路であつて、このオア回路１０１の各オア
ゲートの一方にはアンド回路１００の出力が入力されて
いる。

１０３はアキユムレータ９９のシフトレジスタ９９３か
ら出力される累算値ＱＦのうち上位から８ビツトのエベ
ロープ振幅情報ＱＦ′を現在振幅情報ＢとしてＢ側比較
入力とし、オア回路１０１から出力される目標振幅情報
ＡをＡ側比較入力とする比較器であつて、目標振幅情報
Ａ一現在振幅情報Ｂとなると、その一致出力（Ａ−Ｂ）
をエンベロープモード終了信号ＡＥＱＢとして出力し、
また目標振幅情報Ａ＞現在振幅情報Ｂとなると、その比
較出力（Ａ＞Ｂ）を減算指令信号ＡＧＴＢとして出力す
る。

このエンベロープモード終了信号ＡＥＱＢおよび減算指
令信号ＡＧＴＢは前述したように、ＥＶＣ９４およびＬ
ＬＣ９８にそれぞれ供給される。なお、この比較器１０
３では、オア回路１０１からＡ側比較入力に入力される
目標振幅情報Ａが５ビツトであり、Ｂ側比較入力に入力
される現在振幅情報Ｂが８ビツトであるため、そのビツ
ト数を整合するためにＡ側比較入力の下位３ビツトに常
時゛０″を与えるようにしている。次に、１０４はアタ
ツクエンベロープモードにおいてアキユムレータ９９か
ら出力されるエンベフロープ振幅情報ＱＦ′を第７図ａ
に示すようなカーブのエンベロープ振幅情報ＱＦａに変
換するためのアタツクカーブコンバータ（以下、ＡＣＣ
と略記する）であつて、第７図ｂに示すようなエンベロ
ープカーブの．振幅値を各アドレスに記憶したメモリで
構成さへエンベロープ振幅情報ＱＦ′によつてアドレス
される。

１０５は現在モード信号ＭＤｌが゛１″のときＡ側人力
に入力されているアキユムレータ９９からのエンベロー
プ振幅情報ＱＦ′をセレクトし、ＭＤｌ力げＯ＃のとき
にはＢ側入力に入力されているＡＣＣｌＯ４からのエン
ベロープ振幅情報ＱＦａをセレクトし、そのセレクト出
力をエンベロープ波形信号ＥＷとして出力するセレクタ
であつて、このセレクタ１０５から出力されるエンベロ
ープ波形信号ＥＷは第４図に示した電子楽器の加算器１
０に入力され、対数表現された楽音信号１０ｇＧと加算
される。

（２）この実施例の動作説明 まず、ＥＶＣ９４の動作について論理式（１），（２）
，（３）および第６図に示すタイムチヤートを用いて説
明すると、以下の通りである。

まず、ある発音チヤンネル時間において、キーアサイナ
６からエンベロープ波形信号ＥＷの発生開始を指示する
アタツクパルスＡＰが入力されない状態においては、シ
フトレジスタ９５から当該チヤンネル時間に出力される
現在モード信号ＭＤｌおよびＭＤＯは双方とも゛１”と
なつている。また、比較器１０３から出力されるエンベ
ロープモード終了信号ＡＥＱＢは、それ以前のエンベロ
ープ波形信号ＥＷの第２デイケイエンベロープ２Ｄ−Ｅ
ＮＶの発生が終了しているため、ＡＥＱＢ−゛１”とな
つている。このため、論理式（１）のＭＤｌ・ＡＰ＝゛
１゛となり、これによつてエンベロープモード信号ＰＭ
ＤｌはＰＭＤｌ−゛１゜゛となる。また、論理式（２）
のＭＤＯ・てＢＴ−ＡＥＱＢおよびＭＤｌ・ＡＥＱＢは
、ＭＤＯ・ＭＤｌ・ＡＥＱＢ＝″１”ＭＤｌ・ＡＥＱＢ
＝０Ｆ” となり、これによつてエンベロープモード信号ＰＭＤＯ
も１１”となる。

これらのエンベロープモード信号ＰＭＤｌ，ＰＭＤＯは
両者とも当該チヤンネル時間においてシフトレジスタ９
５に入力される。その後、このシフトレジスタ９５にお
いてクロツタパルスφの発生毎に順次シフトされ、１６
クロツク周期後の当該チヤンネル時間になると現在モー
ド信号ＭＤｌ，ＭＤＯとなつてＥＶＣ９４に帰還される
。そして、ＥＶＣ９４は再び上記論理式に基づいた動作
を行い、当該チヤンネル時間においてアタツクパルスＡ
Ｐがキーアサイナ６から入力されなければ、再び″Ｆ゛
のエンベロープモード信号ＰＭＤｌ，ＰＭＤＯを出力す
る。従つて、シフトレジスタ９５の各ステージには１６
の各発音チヤンネルの各々に対するエンベロープモード
が言硼意されているものと考えることができる。このよ
うな状態で、あるチヤンネル時間にアタツクパルスＡＰ
（１Ｆ゛）が入力されると、論理式（１）のＮ予が“０
”となり、これによつてＭＤｌ・Ｘ予は″０″となり、
エンベロープモード信号ＰＭＤｌはＰＭＤｌ＝６０″と
なる。また、論理式（２）においては、ＡＰが６１８と
なることによつてエンベロープモード信号ＰＭＤＯはＰ
ＭＤＯ＝６ビとなる。つまり、エンベロープモード信号
ＰＭＤＯは０１”の状態から変化しない。この゛０１と
なつたエンベロープモード信号ＰＭＤｌおよび゛１゜゛
のエンベロープモード信号ＰＭＤＯはシフトレジスタ９
５に入力さべこれによつてシフトレジスタ９５から当該
チヤンネル時間に出力される現在モード信号ＭＤｌ，Ｍ
ＤＯはＭＤｌ−６０る，ＭＤ０＝″１”となる（第６図
ｆ参照）。このＭＤｌ＝″０−ＭＤＯ＝１１”の状態（
人先の第５表で示したようにアタツクエンベロープモー
ドを示している。

このようにして、ある発音チヤンネルにおいてアタツク
エンベロープのモードが指定されると、当該チヤンネル
時間に比較器１０３にアダンクエンベロープＡ−ＥＮＶ
の目標振幅値（アタツクレベルＡＬ）が与えられるため
、比較器１０３から出力されるエンベロープモード終了
信号ＡＥＱＢは第６図ｅに示すように”０１となる。こ
の結果、論理式（３）のＡＥＱＢ−ＭＤｌ力げ１′”と
なり、これによつてカウントイネーブル信号ＣＥが“１
１となり（第６図ｈ参照）、当該発音チヤンネルにおけ
るアタツクエンベロープＡ・ＥＮＶの発生が開始される
。

その後、アタツクエンベロープの振幅値が目標振幅情報
Ａに到達すると、すなわちアタツクレベルＡＬになると
、比較器１０３からエンベロープモード終了信号ＡＥＱ
ＢＣｌ゛）う≦出力される。

すると、この時現在モード信号ＭＤｌ＝００゛となつて
いるため、上記論理式（１）のＭＤｌ・ＡＥＱＢが”１
゛となり、エンベロープモード信号ＰＭＤｌは″１７と
なり、シフトレジスタ９５に入力される。一方、論理式
（２）においては、この時ＭＤｌ＝１０１（ＭＤｌ＝″
１１），ＭＤＯ＝゛１１となつているため、ＭＤｌ・Ａ
ＥＱＢおよびＭＤＯ・ＭＤｌは″０１となり、またＡＥ
ＱＢが″Ｆ゛になつたことによりＭＤＯ・ＭＤｌ・ＡＥ
ＱＢＩ）６０”となる。このため、エンベロープモード
信号ＰＭＤＯはＰＭＤＯ＝１０５”となつてシフトレジ
スタ９５に入力される。これによつてシフトレジスタ９
５から出力される当該発音チヤンネルの現在モード信号
ＭＤｌ，ＭＤＯは、ＭＤｌ＝″１″，ＭＤＯ＝゛０゛（
第６図Ｆ，ｇ参照）となり、第１デイケイエンベロープ
モードを示すものとなる。一方、論理式（３）のカウン
トイネーブル信号ＣＥは、エンベロープモード終了信号
ＡＥＱＢが“１″゛ となることによつてＣＥ＝００゛
となるが、その直後に第１デイケイエンベロープモード
に移行することによつて第１デイケイエンベロープ１Ｄ
−ＥＮＶの目標振幅情報Ａ（サステインレベルＳＬ）が
比較器１０３に与えられるため、ＡＥＱＢ＝６ビとなり
、結局論理式（３）のＡＥＱＢ・（ＭＤｌ−ＭＤＯ）＝
６１”となつて再びこのカウントイネーブル信号ＣＥは
″Ｆ゛となる。これによつて、当該発音チヤンネルにお
ける第１デイケイエンベロープ１Ｄ・ＥＮＶの発生が開
始される。その後、第１デイケイエンベロープの振幅値
が日標振幅情報Ａに到達すると、すなわちサステインレ
ベルＳＬに到達すると、比較器１０３から再びエンベロ
ープモード終了信号ＡＥＱＢ（゛１”）が出力される。
これによつて、論理式（２）のＭＤｌ・ＡＥＱＢ−６１
″となり、この結果、エンベロープモード信号ＰＭＤＯ
は８Ｆ゛となる。また、これに伴つてシフトレジスタ９
５から出力される現在モード信号ＭＤＯば１”となる。
一方、エンベロープモード信号ＰＭＤｌは、この時ＭＤ
ｌ・Ｎ予が゛ビとなつているため、ＰＭＤｌ＝″１″を
保持する。これによつて現在モード信号ＭＤｌも゛１”
を保持する。この結果、当該発音チヤンネルのエンベロ
ープモードは、サステインエンベロープモードとなる。
また、論理式（３）においてはＡＥＱＢが１０”となる
ため、カウントイネーブル信号ＣＥは６０”となる。一
方、エンベロープモードがサステインモードとなること
により、第２デイケイエンベロープ２Ｄ−ＥＮＶの目標
振幅情報Ａ（フアイナルレベルＦＬ）が比較器１０３に
新たに与えられる。このため、比較器１０３から出力さ
れるエンベロープモード終了信号ＡＥＱＢは６０″とな
るが、この場合ＭＤｌ＝″１−ＭＤＯ＝１Ｆ゛であり、
またデイケイスタート信号ＤＳは６０１であるから論理
式（３）は成立せずカウントイネーブル信号ＣＥは″０
５゛に保持される。したがつて、振幅値の変化しないサ
ステインエンベロープＳ−ＥＮＶが形成される。次に、
当該発音チヤンネルにおける押下鍵が離鍵されると、キ
ーアサイナ６からデイケイスタート信号ＤＳ（６１゛）
が出力される。

このため、論理式（３ρＭＤｌ・ＭＤＯ・ＤＳ＝１ｒ゛
となり、カウントイネーブル信号ＣＥが″１”となる。
これによつて、当該発音チヤンネルにおいて第２デイケ
イエンベロープ２Ｄ−ＥＮＶの発生が開始される。その
後、第２デイケイエンベロープの振幅値が目標振幅情報
Ａに到達すると、すなわちフアイナルレベルＦＬになる
と三たび比較器１０３からエンベロープモード終了信号
ＡＥＱＢ（“１゛）が出力される。これによつて、論理
式（３）のＡＥＱＢ・（ＭＤｌ・ＭＤＯ・ＤＳ）＝８０
１となつてカウントイネーブル信号ＣＥは６０″となる
。以上のようにして１つの発音チヤンネルにおけるエン
ベロープ波形の発生制御が行なわれ、再度アタツクパル
スＡＰが入力されると同様な動作を行う。なお、第６図
のタイムチヤートにおいて、同図ｄに示す信号ＡＧＴＢ
については後で説明する。なお、論理司２）において、
アタツクパルスＡＰがＡＰ＝″１″となつたときにもＰ
ＭＤＯ＝６Ｆ゛とするようにしているのは、何等かの原
因によつてＰＭＤＯが６０１状態のままになり、アタツ
クパルスＡＰが入力されたときエンペロープ波形信号Ｅ
Ｗの発生が開始されなくなるのを防ぐためである。次に
、このエンベロープ波形発生器９の全体の動作について
説明する。

まず、キーアサイナ６から時分割的に出力される鍵情報
ＫＤのうち、鍵盤コードＫＢＣと、音色設定器７から出
力される音色設定信号ＴＳはエンベロープ波形発生器９
のＳＤメモリ９０，ＴＡメモリ９１，ＴＤ１メモリ９２
，ＴＤ２メモリ９３にアドレス信号として入力され、こ
れによつてこれらのメモリ９０〜９３からは各発音チヤ
ンネルに割当てられた鍵盤コードＫＢＣおよび音色設定
信号ＴＳに対応したサステインレベル設定情報ＳＤｌア
タツクタイム設定情報ＴＡｌ第１デイケイタイム設定情
報ＴＤｌ、第２デイケイタイム設定情報ＴＤ２が各チヤ
ンネル時間に同期して時分割的に読み出される。

一方、キーアサイナ６からは各発音チヤンネルのアタツ
クパルスＡＰが時分割的に出力され、また第１６チヤン
ネル時間に同期してチヤンネル同期信号ＳＹｌ６が出力
さへ前者のアタツクパルスＡＰはＦＶＣ９４に入力され
、後者のチヤンネル同期信号ＳＹｌ６はＴＰＧ９７に入
力される。

すると、ＥＶＣ９４はアタツクパルスＡＰの入力により
、上述の論理式（１），（２），（３）に基づくエンベ
ロープモード信号ＰＭＤｌ，ＰＭＤＯおよびカウントイ
メーブル信号ＣＥを各チヤンネル時間に同期して出力す
る。一方、ＴＰＧ９ｒのバイナリイカウンタ９ｒ１はチ
ヤンネル同期信号ＳＹｌ６をカウントし、その出力から
２１・τｓ〜２１３●τｓの周期をもつパルス信号Ｐ１
〜Ｐｌ３を常時並列的に出力する。

今、ここで説明を簡単にするためにある１つの発音チヤ
ンネルに割当てられた押下鍵に対応してエンベロープ波
形信号ＥＷを発生させる場合について説明すると、以下
の通りである。今ある発音チヤンネルのアタツクパルス
ＡＰが入力されると、このアタツクパルスＡＰによつて
オア回路９９２から１１ビツトの全ビツトが６Ｆ゛とな
る情報が出力され、この情報が初期値としてシフトレジ
スタ９９３にセツトされる。

また、ＥＶＣ９４はアタツクパルスＡＰが入力されると
、前述した論理式（１），（２）に基づき２ビツトのエ
ンベロープモード信号ＰＭＤｌ，ＰＭＤＯをＰＭＤｌ＝
゛０−ＰＭＤＯ−１１１として出力する。このエンベロ
ープモード信号ＰＭＤｌ，ＰＭＤＯはク頭ンクパルスφ
のタイミングでシフトレジスタ９５にセツトされ、シフ
トレジスタ９５からＭＤｌ＝“Ｏ゛，ＭＤＯ＝゛１゛の
現在モード信号として出力される。つまり、２ビツトの
現在モード信号ＭＤｌ，ＭＤＯはアタツクエンベロープ
モードを示すものとなる。エンベロープモードがアタツ
クエンベロープモードとなることによつてセレクタ９６
はＴＡメモリ９１から出力されるアタツクタイム設定情
報ＴＡをセレクト出力する。このアタツクタイム設定情
報ＴＡの上位４ビツトはＴＰＧ９７のセレクタ９ｒ２に
入力され、これによつてセレクタ９７２はバイナリイカ
ウンタ９７１から出力されているパルス信号Ｐ１〜Ｐｌ
３のうちアタツクタイム設定情報ＴＡの上位４ビツトの
組合せで指定されたパルス信号をセレクト出力する。こ
の時、アタツクタイム設定情報ＴＡが６３ｄＢ（ＴＡ：
「１０１０１０」 ）を示すものであるとすると、セ
レクタ９７２は周期が２１１・τｓのパルス信号Ｐｌｌ
をセレクトして出力する。このセレタタ９７２からセレ
クト出力されたパルス信号Ｐｌ，はシフトレジスタ９ｒ
３およびアンドゲート９７４からなる微分回路において
その立上りが微分さヘクロツクパルスφと同一パルス幅
で、かつ２１１・τｓの周期のタイミングパルスＰｄと
して出力される。一方、現在モード信号ＭＤｌがＭＤｌ
＝″０Ｐとなることにより、アンド回路１００において
はサステインレベル情報ＳＤの出力が禁止されるため、
比較器１０３のＡ側比較入力に入力される目標振幅情報
Ａは″０１となる。

これによつて、比較器１０３から出力されるエンベロー
プモード終了信号ＡＥＱＢは４０″となり、論理式（３
）に基づいてＥＶＣ９４はカウントイネーブル信号ＣＥ
を出力する。すると、ＴＰＧ９ｒのアンドゲート９７５
がカウントイネーブル信号ＣＥによつて開となり、その
出力から６０ｄＢ（ＴＡの土位４ビツト）をリニアに変
換した値に相当する２１１・τｓ周期のタイミングパル
スＰｄを送出し始め、アキユムレータ９９のシフトレジ
スタ９９３にセツトされた初期値（１１ビツトが全で１
゜゛）からＬＬＣ９８から出力されるアタツクタイム設
定情報ＴＡの下位２ビツトで示されるデシベル値（３ｄ
Ｂ）をリニア情報に変換したリニア情報Ｆ（１．５）を
順次累算する。この場合、比較器１０３から出力される
減算指令信号ＡＧＴＢ（第６図ｄ参照）は６０゛となつ
ているため、リニア情報Ｆは、補数化したリニア情報１
としてＬＬＣ９８から出力される。従つて、アキユムレ
ータ９９においては、シフトレジスタ９９３にアタツク
パルスＡＰによつてセツトされた初期値（１１ビツトが
全て８ビ）からリニア情報ＦがタイミングパルスＰｄの
発生毎に順次減算されていることになる。このようにし
て、アキユムレータ９９にセツトされた初期値はタイミ
ングパルスＰｄの発生毎にリニア情報Ｆが減算される結
果、その累算値ＱＦ、すなわちエンベロープ振幅情報Ｑ
Ｆ′は２１１・τｓ周期でアタツクレベルＡＬ（ＡＬ：
００００００００）に向つて順次変化するものとなり、
これにより第６図ａに示すアタツクエンベロープＡ−Ｅ
ＮＶが形成される。そして、アキユムレータ９９から出
力されるエンベロープ振幅情報ＱＦ′の全ビツト（累算
値ＱＦのうち上位から８ビツト）が８０”となると、比
較器１０３からエンベロープモード終了信号ＡＥＱＢ（
６Ｆ”）が出力される。エンベロープモード終了信号Ａ
ＥＱＢが６Ｆ゛となることによつてＥＶＣ９４はカウン
トイネーブル信号ＣＥ（゛１”）の送出を停止し、新た
にＰＭＤｌ一゛１”，ＰＭＤＯ＝゛ｏ１のエンベロープ
モード信号ＰＭＤｌ，ＰＭＤＯを出力する。このエンベ
ロープモード信号ＰＭＤｌ，ＰＭＤＯはシフトレジスタ
９５に入力されてクロツクパルスφの発生毎にシフトさ
れた後、その最終ステージからＭＤｌ−゛１゛，ＭＤＯ
＝４０”の第１デイケイェンベロープモードを示す現在
モード信号ＭＤｌ，ＭＤＯとして出力される。現在モー
ド信号ＭＤｌが６１゛となることによつてアンド回路１
００はＳＤメモリ９０から出力されているサステインレ
ベル設定情報ＳＤを通過させ、オア回路１０１を経由し
て比較器１０３のＡ側比較入力に第１デイケイエンベロ
ープモードの目標振幅情報Ａとして入力する。すると、
この時比較器１０３においては、Ｂ側比較入力に８ビツ
トが全て″Ｏ゛のエンベロープ振幅情報ＱＦ′が入力さ
れているため、比較器１０３から出力されるエンベロー
プモード終了信号ＡＥＱＢは１０゛となるとともに、減
算指令信号ＡＧＴＢは１１″となる。

この結果、ＥＶＣ９４は論理式（３）に基づき再びカウ
ントイネーブル信号ＣＥを出力する。この時、セレクタ
９６は現在モード信号ＭＤｌ，ＭＤＯがＭＤｌ＝″Ｆ”
，ＭＤＯ＝゛ｏ”であるため、ＴＤｌメモリ９２から出
力される第１デイケイタイム設定情報ＴＤｌをセレク卜
出力し、該セレクト出力をＴＰＧ９７に供給する。今、
仮りに第１デイケイタイム設定情報ＴＤｌが４８ｄＢ（
ＴＤｌ：「１０００００」）を示すものであるとすると
、ＴＰＧ９７は周期が２９・τｓで、かつクロツクパル
スφと同一パルス幅のタイミングパルスＰｄを出力する
。一方、第１デイケイタイム設定情報ＴＤｌの下位２ビ
ツトで示されるデシベル値（０ｄＢ）はＬＬＣ９８にお
いて対応するリニア情報Ｆ（１）に変換されてアキユム
レータ９９の加算器９９０に入力される。この場合、Ｌ
ＬＣ９８から出力されるリニア情報Ｆはアタツクエンベ
ロープモードの時と異なり、減算指令信号ＡＧＴＢが１
１１となつているために補数化されず、そのままアキユ
ムレータ９９に入力される。従つて、第１デイケイエン
ベロープモードにおいては、アキユムレータ９９は擬似
リニア情報Ｆを２９・τｓ周期で順次加算するものとな
る。この結果、アキユムレータ９９から出力されるエン
ベロープ振幅情報ＱＦ′は２９・τｓの周期でアタツク
レベルＡＬからサステインレベルＳＬ（サステインレベ
ル設定情報ＳＤの値に向つて）順次変化するものとなり
、これにより第６図ａに示す第１デイケイエンベロープ
１Ｄ−ＥＮＶが形成される。そして、エンベロープ振幅
情報ＱＦ／がサステインレベル設定情報ＳＤと一致する
と、比較器１０３はエンベロープモード終了信号ＡＥＱ
Ｂ（１１”）を出力する。エンベロープモード終了信号
ＡＥＱＢが６１”となることにより、ＥＶＣ９４はカウ
ントイネーブル信号ＣＥ（゛１”）の送出を停止し、新
たにＰＭＤｌ一６１゜”，ＰＭＤＯ＝１Ｆ”のエンベロ
ープモード信号ＰＭＤｌ，ＰＭＤＯを出力する。このエ
ンベロープモード信号ＰＭＤｌ，ＰＭＤＯはシフトレジ
スタ９５に入力されてクロツクパルスφの発生後にシフ
トされた後、その最終ステージからＭＤｌ−゛１−ＭＤ
Ｏ＝″１″の現在モード信号ＭＤｌ，ＭＤＯとして出力
される。現在モード信号ＭＤｌ，ＭＤＯが両者とも１１
゛となることによつてアンドゲート１０２の出力が８Ｆ
゛となり、これによりオア回路１０１は比較器１０３の
Ａ側比較入力に第２デイケイエンベロープモードにおけ
る目標振幅情報Ａ（フアイナルレベルＦＬ）として３ｆ
１１１１１０００″の情報を入力する。すると、この時
比較器１０３においては、Ｂ側比較入力にサステインレ
ベル設定情報ＳＤと同じ値のエンベロープ振幅情報ＱＦ
′が入力されているため、比較器１０３から出力される
エンベロープモード終了信号ＡＥＱＢは“０゛となり、
また減算指令信号ＡＧＴＢは０１゛となる。 この場合
、エンベロープモード終了信号ＡＥＱＢが“Ｏ゛となつ
ても上述したように現在モード信号ＭＤｌ，ＭＤＯが両
者とも６Ｆ゛となつているのでカウントイネーブル信号
ＣＥばＯ゛状態を保持し（論理式（３））、ＴＰＧ９７
のアンドゲート９７５は不動作となつている。従つてタ
イミングパルスＰｄはアキユムレータ９９に入力されず
、セレクタ９９１はそのＡ側入力、すなわちシフトレジ
スタ９９３から出力される累算値ＱＦをセレクト出力し
続ける。この結果、アキユムレータ９９から出力される
エンベロープ振幅情報ＱＦ″は変化せずサステインレベ
ル設定情報ＳＤの値に保持される。この状態は当該チヤ
ンネル時間においてキーアサイナ６からデイケイスター
ト信号ＤＳが出力されるまで続き、これにより第６図ａ
に示すサステインエンベロープＳ−ＥＮＶが形成される
。そして、キーアサイナ６からデイケイスタート信号Ｄ
Ｓ（゛１゛）が出力されると、ＥＶＣ９４は三たびカウ
ントイネーブル信号ＣＥＣ゛１゛）を出力する。この時
、セレクタ９６は現在モード信号ＭＤｌ，ＭＤＯが両者
とも８Ｆ゛であるため、ＴＤ２メモリ９３から出力され
る第２デイケイタイム設定情報ＴＤ２をセレクト出力し
、該セレクト出力をＴＰＧ９７に供給する。ここで、第
２デイケイタイム設定情報ＴＤ２が１２ｄＢ（ＴＤ２：
「００１０００」）を示すものであるとすると、ＴＰＧ
９７は周期が２３・τｓで、かつクロツクパルスφと同
一パルス幅のタイミングパルスＰｄを出力する。一方、
第２デイケイタイム設定情報ＴＤ２の下位２ビツトで示
されるデシベル値（０ｄＢ）はＬＬＣ９８において対応
するリニア情報Ｆ（１）に変換されてアキユムレータ９
９の加算器９９０に入力される。すると、アキユムレー
タ９９は擬似リニア情報Ｆ（２）を２３・τｓ周期のタ
イミングパルスＰｄの発生毎に順次加算する。この結果
、アキユムレータ９９から出力されるエンベロープ振幅
情報ＱＦ′は２３・τｓの周期でサステインレベルＳＬ
（情報ＳＤの値）からフアイナルレベルＦＬに向つて１
願次変化するものとなり、第６図ａに示す第２デイケイ
エンベロープ２Ｄ−ＥＮＶが形成される。そして、エン
ベロープ振幅情報ＱＦ′がフアイナルレベルＦＬ（ＦＬ
：６１１１１１０００”）となると、比較器１０３はエ
ンベロープモード終了信号ＡＥＱＢ（゛１”）を出力す
る。この時、同時に減算指令信号ＡＧＴＢは１０１とな
る。エンベロープモード終了信号ＡＥＱＢが６Ｆ”とな
ることによつてＥＶＣ９４はカウントイネーブル信号Ｃ
Ｅ（“１Ｅ）の送出を停止する。これは、当該発音チヤ
ンネルにおいてアタツクパルスＡＰが再び発生されるま
でである。以上のようにしてアキユムレータ９９から出
力される各エンベロープモードにおけるエンベロープ振
幅情報ＱＦ′はＡＣＣｌＯ４にアドレス信号として、ま
たセレクタ１０５のＡ側入力に入力される。そして、ア
タツクエンベロープモードにおけるエンベロープ振幅情
報ＱＦ′はＡＣＣｌＯ４において第ｒ図ａに示したよう
なエンベロープ振幅情報ＱＦａに変換さへセレクタ１０
５を介してエンベロープ波形信号ＥＷとして出力される
。また、サステインエンベロープモード、第１デイケイ
エンベロープモード、第２デイケイエンベロープモード
におけるエンベロープ振幅情報ＱＦ′は現在モード信号
ＭＤｌが゛１゛のとき、セレクタ１０５を介してエンベ
ロープ波形信号ＥＷとして出力される。そして、このエ
ンベロープ波形信号ＥＷは加算器１０（第４図）におい
て対数表現された楽音信号Ｇと加算されてサウンドシス
テム１１に供給される。ここで、対数表現された楽音信
号１０ｇＧと自然数のエンベロープ波形信号ＥＷとを加
算処理して、振幅エンベロープを付与するようにしてい
るが、これは最終的にサウンドシステム１１から発音さ
れる楽音の自然性を増すためである。つまり、加算器１
０の加算値Σは、Σ＝１０ｇＧ＋ＥＷ 一１０ｇＧ＋１０ｇＣｅｘｐ−ＥＷ〕 となり、この加算値Σは自然数に変換すると、Σ＝ＧＸ
ｅＥＷとなる。

これは、エンベロープ波形信号ＥＷが第８図ａで示した
ように直線状に変化するものであつても、実際には第８
図ｂで示すように指数的に変化するエンベロープ波形信
号ＥＷと楽音信号Ｇとを乗算することと等価になり、自
然性のある楽音を得ることができる。また、エンベロー
プ波形信号ＥＷが少数ビツトであつても、大きな振幅値
を表わすことができる。以上の説明から明らかなように
、この実施例においては、エンベロープ波形信号ＥＷが
時間変化する上での変化幅をわずか６ビツトの時間設定
情報によつて１・τｓ〜４０９６・τｓの範囲で設定で
きるため、振幅エンベロープの変化態様を極めて豊富な
ものとでき、変化に富んだ自由な楽音を得ることができ
る。

なお、この実施例においては電子楽器における楽音信号
発生回路を１６発音チヤンネルを有するものとしている
が、楽音信号発生回路が例えば１音を１６個の倍音（高
調波）で合成する方式のものである場合、チヤンネル割
当信号ＳＹｌ６をＳＹ２５６（１６音×１６倍音）とし
、シフトレジスタ９５，９ｒ３，９９３を２５６ステー
ジとし、さらにＳＤメモリ９０，ＴＡメモリ９１，ＴＤ
１メモリ９２，ＴＤ２メモリ９３にアドレス信号として
各倍音の次数を示す信号を追加するようにすればよい。

Ｅ．この発明の効果 以上説明したようにこの発明による時間関数波形発生器
は、時間関数波形の時間に関する時間設定情報をデシベ
ル表現した複数ビツトのデイジタル情報として設定する
情報設定手段と、上記時間設定情報における複数ビツト
を所定のビツトを基準にして上位ビツトと下位ビツトに
区分するビツト区分手段と、上記下位ビツトで表現され
るデシベル値をリニア値に変換する変換手段と、上記上
位ビツトで表現されるデシベル値をリニア値に変換した
値に対応する周期のタイミングパルスを発生するパルス
発生手段と、上記変換手段から出力されるリニア値を上
記パルス発生手段から発生されるタイミングパルスの発
生周期で累算する累算手段とを設け、この累算手段の累
算値を上記時間設定情報に対応した速度で時間変化する
時間関数波形として出力するようにしたものである。

このため、時間関数波形の値が時間変化する上での速度
を少数ビツトで極めて大きな範囲で設定できる。また、
大規模な対数・自然数変換器を用いていないため回路構
成が極めて簡易化され、電子楽器等のエンベロープ波形
発生器として適用すれば、極めて変化に富んだエンベロ
ープ波形信号を発生でき、この結果、変化に富んだ楽音
を発生させることができる。

【図面の簡単な説明】

第１図はこの発明の原理を説明するための波形図、第２
図はこの発明による時間関数波形発生器の一実施例を示
す構成図、第３図は第２図の時間関数波形発生器の動作
を説明するためのタイムチヤート、第４図はこの発明を
電子楽器のエンベロープ波形発生器として適用する場合
の電子楽器全体の一例を示す構成図、第５図は第４図の
電子楽器において、この発明をエンベロープ波形発生器
として適用した場合のエンベロープ波形発生器の一例を
示す構成図、第６図ないし第８図は第５図のエンベロー
プ波形発生器の動作を説明するための各部波形図である
。 １・・・・・・リニア情報変換回路（ＬＬＣ）、３・・
・・・・タイミングパルス発生回路（ＴＰＧ）、４・・
・・・・アキユムレータ、３１・・・・・・バイナリイ
カウンタ、３２・・・・・・セレクタ、３３・・・・・
・微分回路。

Claims (1)

1. 【特許請求の範囲】 １ 時間設定情報に対応した速度で時間変化する時間関
   数波形を発生する時間関数波形発生器において、上記時
   間設定情報をデシベル表現した複数ビットのディジタル
   情報として設定する情報設定手段と、上記時間設定情報
   における複数ビットを所定のビットを基準にして上位ビ
   ットと下位ビットに区分するビット区分手段と、上記下
   位ビットで表現されるデシベル値をリニア値に変換する
   変換手段と、上記上位ビットで表現されるデシベル値を
   リニア値に変換した値に対応する周期のタイミングパル
   スを発生するパルス発生手段と、上記変換手段から出力
   されるリニア値を上記パルス発生手段から発生されるタ
   イミングパルスの発生周期で累算する累算手段とを備え
   、この累算手段の累算値を上記時間設定情報に対応した
   速度で時間変化する時間関数波形として出力することを
   特徴とする時間関数波形発生器。 ２ 前記ビット区分手段は、前記時間設定情報のうち重
   み付けが６ｄＢ未満のビットを下位ビット、６ｄＢ以上
   のビットを上位ビットとして区分することを特徴とする
   特許請求の範囲第１項記載の時間関数発生器。 ３ 前記パルス発生手段は、フリーランしているバイナ
   リイカウンタと、このバイナリイカウンタの複数のカウ
   ント出力のうち前記上位ビットで表現されるデシベル値
   に対応した周期のカウント出力をセレクトして出力する
   セレクタと、このセレクタの出力を微分し前記タイミン
   グパルスとして出力する微分回路とから構成したことを
   特徴とする特許請求の範囲第１項または第２項記載の時
   間関数波形発生器。 ４ 前記変換手段は、前記下位ビットにおける最上位ビ
   ットの更に上位ビットに“１”を付加することにより、
   該下位ビットで表現されるデシベル値をリニア値に変換
   するように構成したことを特徴とする特許請求の範囲第
   １項または第２項記載の時間関数波形発生器。