JPS5850595A - 効果付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は効果付加装置に関し、特にディジタルメモリ
おＬびディジタル演算回路を用いて電子楽器等から発生
されるディジタル楽音盾号に対しビブラート効果あるい
は残響効果など所望の複数の効果を簡単に付加し得るよ
うにした効果付加装置に関するものである。

従来、電子楽器等から発生される楽音信号に対してビブ
ラート、コーラス、アンサンプル（シーツオニツク・コ
ークス）、残響効果等の効果を付加する効果付加装置か
ある。ところが、このような効果付加装置において同一
の楽音信号に対して複数の効果全付加する場合、各効果
に対応しＣＭ立した効果付加回路を設けている丸め、規
模が大きくなるという欠点を有していた。

また、この場合の効果の付加はＢＢＤ　（Ｂｕａｋ＠ｔ
Ｂｒｉｇａｄ＠Ｄａｖｉｅｅ　）やＣＣＤ　（Ｃｈａｒ
ｇｅ　ＣｏｕｐｌｅｄＤｅｙｉｃｅ　）などのアナログ
遅延素子を用いて行なうものが多いため、効果特性の変
更が困ぶであるとともに、？Ｉられる効果音の８７Ｎ比
が悪いという欠点を有していた。まえ、電音信号がディ
ノタル信号化されている電子楽器に応用するためには、
ディジタル楽音信号をＤＡ変換器によりアナログ信号に
一旦変換した後効未付加装置に入力しなければならない
ため、カットオフが急峻なフィルタが必要となり、さら
にこのフィルタのために回路の集積化が困難となり、規
模が大きくなってしまう欠点を有していた。

この発明は上述し九欠点に鑑みなされ丸もので。

その目的はＳ／／Ｎ比が良く、かつ効果特性の変災が容
易で、さらに複数の効果管小規模構成で付加し得るよう
にした効果付加装置を提供することにある。

この丸めにこの発明は、所望の複数の効果の付加ｉディ
ンタル演算処理に工って時分割的に行なうようにし、こ
の場合のディジタル演算処理内容は各効果に対応したパ
ライータおよび制御データにニジ自由に決定できるよう
にしたものである。

以下、図［１ｌｉｔ用いてこの発明を詳１１ＫＩ！明す
る。

まず、この発明におい１ビブラート、′コーラスなどの
変調効果を付加するに当っては、ディジタルメモリとデ
ィジタル演算回路とによって所望の変調効果に対応した
ディジタルフィルタを制御プログラムの指示に２り構簗
し、ディジタル符号化された楽音信号をこのディジタル
フィルタに入力する。そして、ディジタルフィルタ内の
乗算係数を変化させることに工り出力信号周波数を変化
させることかできることを利用し、上記ディ２タルフイ
ルタの内部の乗算係数を、所望の変調効果に対応して時
間的に変化させるものである。

一方、残響効果を付加するに当っては、ディジタルメモ
リとディジタル演算回路とに１って所望の残響効果の特
性に対応した残響音形成回路を制御プログラムの指示に
１夛構築し、ディジタル符号化され九楽音信号をこの残
響音形成回路に入力する。この場合、例えばビブラート
効果と残響効果との組合せの１うに、ａ数の効果を付加
するに当っては入力ディジタル楽音信号の各サンプリン
グ周期内においてゲインタルフィルタと残響音形成回路
とを時分割で構鍋して複数の効果を時分割処］で付加す
るものである。

説明の便宜上、ディジタルフィルタによって所望の変調
効果を付加する場合の基本構成と、ディジタルメモリを
利用した残響音形成回路に工って所望の残響効果を付加
する場合の基本構成を先に説明する。

第１図は所望の変調効果を付加するデイジタルフイ〜り
の基本構成を示す回毎あって、全帯域過通型のディジタ
ルフィルタＤＦと変調用係数発生器ＭＣＧとから構成さ
れている。ディジタルフィルタＤＩＦには、加算器＾ｌ
およびＡ２．′乗算器Ｍｔお工びＭ２　、ディジタル楽
音信号のサンプリンタ周期Ｔｏに等しい遅延時間を有す
る遅延素子ＤＩ。

とが設けられている。

入力ディジタル楽音信号の振幅データＸ（す（ｔは各サ
ンプリング周期に対応したタイムスロットの番号０，１
，２・・ｅ・・を表わす。）を加算入力（→とする加−
器Ａｌの出力データは、遅延素子ＯＬの遷延入力お工び
乗算器Ｍｌの乗算入力に供給されている。また、遅延素
子ＯＬの出力データは加算器Ａ２の加算入力（＋）に供
給されると共に、乗算器Ｍ２において変調用係数Ｈが乗
算されて加算器Ａ１の減算入力（＝）に帰還されている
。さらに、乗算器Ｍｌの乗算入力に供給された加算器Ａ
ｌの出力データは、乗算器Ｍ１において変調用係数Ｈが
乗算されて加算器Ａ２の加算入力（→に供給されている
。そして、加算器Ａ２の出方データ祉、変調用係数発生
器ＭＣＧから発生された変調用係数Ｈの時間的変化に関
連して位相（周波数）変調された。すなわち変調幼果の
付与された振幅データＸ（１）として出力されるように
構成されている。この場合、遅延素子ＤＬはディジタル
メモリにｉ＊成される。また、変調用係数Ｈはｒ−１（
Ｈ（ｔ」の値に設定される。

この１う々構成において、加算器Ａｌの出力データをｙ
　（ｔ）とすると、各部の出力データは次の１つに表わ
すことがで色る。

頓　遅延素子Ｌ）Ｌの出力データ　−ｙ（ｔ−１）伽）
乗算器、ｖ２の出力ｆ−ｐ　　　＝Ｈ−ｙ（ｔ−１）（
・）　乗算器Ｍｌの出力データ　　＝Ｈ＠　ｙ　（ｔ）
（ｄ）　　加算器Ａ２の出力デーｐ　　＝ｔ（ａｙ（ｔ
）ａｙ（ｔ−１）この場合、加算器Ａ１の出力データ１
（ｔ）はｙ　（ｔ）＝　ｘ　（ｔ）−Ｈ−ｙ　（ｔ　−
１）となるため、加算器入２の出力データＸ　（ｔ）は
最終的には次の工うに表わすことができる。。

Ｘ（ｔ）＝Ｈ＠　３Ｆ（ｔ）＋７　（ｔ−１）＝Ｈ（ｘ
（ｔ）−Ｈａｙ（ｔ−ｔ））ａｙ　　（ｔ−ｔ）＝Ｆｌ
＠ｘ（ｔ）ａｙ　（ｔ　　１）（１−Ｈ’）　　・”・
（１）°ところで、上記第（１）式で示される出力デー
タを送出する第１図の回路の伝達関数Ｆ（Ｚ）μ、とな
る。従って、周波数特性Ｆ（・ｊｏ）は１、、、、、、
、、、　　　・・・・・（３）となる。ここｆＪ振幅デ
ータｘ　（ｔ）として、ｘ　（ｔ）＝＝ｏｔｍ　（ωｏ
ｔ）を加えたとすると、加算ａＡｆｉの出力データＸ　
（ｔ）は、 ｘ（ｔ）＝　ＩＦ（”　　’）Ｉ　”（ωｎ　ｔ＋１）
　：ｅ　＊　ａ　＃　＊　（４）となる。但し、 ・・・・・（５） である。

一方％　ＩＦ（ｅｊ″０）ｌ＝１であるから、出方デー
タｘ　（ｔ）は Ｘ（ｔ）＝ｍ（ωｒ）ｔ＋＃）　　　　　　　　　ｅａ
ｓｅｓ（５）となる。ここで、Ｈ＝ＫＱ・、進ωｍｔと
すると、すなわち係数Ｈを正弦波信号ＫＱ弓−ωｒｎｔ
に従って時間的に変化させると、出力信号Ｘ　（ｔ）は
Ｘ（ｔ）＝＝槙（ω６ｔ−）−＃（ｔ）　）　　　　　
　　＊　ｅ・−＊　（７）となる。そして、入力データ
ｘ　（ｔ）と出力データーＸ（１）の周波数ｆｚ、ｆｘ
Ｋ注目すると。

ｆ、−ω６　　　　　　　　　　　　　・・・１（８）
ｒｘｚ＊６＋（＃（ｔ）−＃　（ｔ−１））　　　＊ｅ
ｓ＠ｅ（９）となシ、係数Ｈにより位相変調された出力
データｘ　（ｔ）を得ることができる。

９２図（＆）は、係数Ｈを０．９３−ωｍｔとし、４４
０ｆｆｚの楽音データｘ　（ｔ）を入力した場合の出力
データＸ（１）の周波数変化を示す図であり、第２図（
１４は２２０Ｈｚの振幅データｘ　（ｔ）を入力し九場
合の出力データＸ（１）の周波数変化を示す図である。

これらの図から明らかなように、時間的に変化する係数
Ｈによ多位相変調された振幅データＸ　（ｔ）を得るこ
、とができるＯ 第３図は係数ＨをＨ＝０　、　Ｈ＞０　、　Ｈ−＜Ｏと
した場合に、入力データｘ　（ｔ）の任意の周波数に対
する出力データＸ　（ｔ）の位相ずれの特性を示す図で
あって、この図においては遅延素子ＯＬの遅延時間を１
”ＴＯ＋２”Ｔｏ、３＠ＴＯとした場合の３つの条４の
特性が示されている。なお、第３図においてｆ、　は振
幅データｘ　（ｔ）のサンプリレ゛グ周波数である。

ところで、変調用係数Ｈ′ｔ−発生する変調用係数発生
器ＭＣＧｉｊ、第４図（ａ）または第４図（ｂ）に示す
ように構成□することができる。すなわち、第４図（１
）に示すように、複数の変調効果それぞれに対応して所
定の変調波形ＭＷｇ　（ｇ　；変調効果の種類）ｔ−記
憶した変調波形メモリーＣＭを設け、さらに、効果指定
スイッチＳＷから出力される変調効果の種類を示す信号
ｇによりクロック発生器ＣＧから信号ｇに対応した周波
数ｆｇのクロックパルスφｇを発生させる。そして、こ
のクロックパルスφｇをカウンタＣＴＲにカウントさせ
、該カウンタＣＴＲから信号ｇに対応した変化連層のメ
モリアト°レス信号ＡＤＲｇを発′生させ、この信号Ａ
ＤＲｇを変１ＩｔＩＬ形メモＩＪｃＭの下位アドレス信
号として供給すると共に、信号ｇ゛を変調波形メモリＣ
Ｍの上位アドレス信号（変調波形の種類をｊｌ定する信
号）として供給する。これにより、スイッチＳＷで指定
した変調効果に対応して時間的に変化する変調波形ＭＷ
ｇを変調用係数Ｈｇとして発生させることができる。

また、第４図ｉｂ）に示すように、第４図（＆）のクロ
ック発振器ＣＧとカウンタ０丁Ｒとから成る部分を周波
数ナンバメモリＦＮＭとアキエムレータ五ＣＣにより構
成することができる。すなわち、各ｆｌｉ効果の周波数
會嘆定する周波数ナンバνｇ−（１！ｋｆＥデータ）ｔ
−記憶した周波数ナンＩ（メモリＦＮＭｔ−設け。

該メモリハ侃からスイッチｓＷにより指定され九変調効
果の種類に対応したＪＩＩＩＩｌ数ナンバＦｇを読ｆｆ
１ｔ、、該ナンバＦｇをアキエムレータ＾ＣＣに供給す
る。そして、この周波数ナンバＦａｔアキュムレータＡ
ＣＣにおいてクロツクノシルスによって所定速度で累算
し、ナンバＦｇＫ対応した繰返し周期の累算値ｑ”Ｆｇ
（ｑ＝ｉｌ・・・−）を形成し、該累算値ｑ＊Ｆｇｔ変
調波形メモＩＪＣＭの下位アト。

レス信号として供給する。これにより、スイッチＳＶで
指定した変調効果に対ろして時間的に変化する変調波形
式ｇｔ変変調波波形メモＪＣＭから変調用係数Ｈｇとし
て発生させることがで色る。この場合、基準のｉｌｌ波
形をメモリから発生させ、この変調波形に変調効果の種
類に対応した係数ｈｇ會乗じたものを変調用係数１１ｇ
としてもよい。

なお、第１図に示した構成では、デインタルフイ′ルタ
ＤＦを１次の全帯域通過型フィルタによって構成してい
るが、さらに高次の全帯埴通通型フィルタであっても良
い。また、第５図（Ｐ、）に示すローパス７（ルタ（又
はバイパスフィルタ）、　第５図（ｂ）に示す櫛型フィ
ルタ、第５図（Ｃ）に示すフチイス型フィルタ、第５図
（ｄ）に示す直接形ＦＩＲフィルタなどのディフタルフ
ィルタの乗算器Ｍの係数を変化させても第１図の場合と
同様な変調効果を得ること力１できる。

ディジタルメモリを用いた遅延回路の基本構成ディジタ
ルメモリに対し入力ディジタル楽音信号の各サンプリン
グタイムにおける振幅データＸ（ｔ）　を時間経過に従
って順次記憶させるようにした場合時刻（ｔ−ｉ）で記
憶し九振幅データｘ（ｔ−１）を１時間経過した時刻ｔ
で読出すには、サンプリング時刻がｔのときのアドレス
情報＾ＤＲ（ｔ）に対し。

１時間の間に変化したアト°レス間隔ツムＯＲを欠のＩ
Ｉａ一式または第Ｑ１式て示す如く加算または減算し、
時刻（ｔ−１）におまるアドレス情報＾ＤＲ（ｔ−１）
を求め、このアト°レス情報＾ＤＲ（ｔ−１）をディジ
タルメモリのアドレス入力に与えれば喪い。

Ａ［）Ｒ（ｔ−１）＝＾ＤＲ（ｔ）＋ｊＡＤＲ・・・・
・（ＩＩ入ＤＲ（ｔ　−１）　＝ＡＤＲ／ｌ）−ΔＡｔ
）’Ｒ・・自・・αｌこれによって、時刻（１−１）で
記憶された振幅データｘ（ｔ−１）を １　”　ｊＡＤＲＸ　ＴＯ＊　＊　ａ　＠　１１　Ｑｍ
で表わされる１時間遅れて読出すことがで診る。

すなわち、所望の遅延時間１に対応するアト°レス間隔
ΔＡＤＲを遅延時間情報として与えれば１時刻（１−１
）で記１された振幅データｘ（ｔ−１）を１時間遅れて
読出すことかで咎る。この場合、上記８１０１式によっ
て時刻（ｔ−１，）におけるアト°レス情報ＡＤＲ（ｔ
−１）を求めるものは、振幅データＸ（りを時間経過に
伴って高位アト°レスから低位アト°レスへ向けて１ｍ
１次記憶させる場合に適用される。また、第α塾式によ
るものは、振幅データＸ（りを低位アト°レスから高位
アドレスへ向けて順次記憶させる場合に適用される。

従って、この発明で使用されゐ遅延回路Ｆｉ、振幅デー
タｘ　（ｔ）を順次記憶するディジタルメモリＤＭと、
上記第Ｉ式または第ｆｉυ式で示される読出し用のアド
レス情報Ａ［）Ｒ（ｔ−１）を形成するアドレス情報発
生回路ＡＧと、上記アト°レス間隔ΔＡＤＲを遅延時間
情報ＤＬＤとして発生するディレィレングスデータメモ
ＩＪ　ＤＤＭとが基本的に設けられる。

第６図はこのような考え方に基づく遅延回路の一例金示
すブロック図であって、ゲイジタルメモＩＪ　ＤＭ　、
アドレス情報発生回路ＡＧ　、ティレイレングスデータ
メモリＤＤＭ、乗算器Ｍｔ−備えている。

ディジタルメモリＤＭは、第８図のタイムチャートに示
すように、入力ディジタル楽音信号の各サンプリングタ
イムにおける振幅データｘ　（ｔ）をｒＯＪ〜「９」の
各アドレスに高位アドレス「９」側から低位アト°レス
「０」に向けて職に記憶するものであり、例えばＲＡＭ
　（ランダムアクセスメモリ）やシフトレジスタにより
構成される。

このディジタルメモリＤＭにおける振幅データｘ　（ｔ
）の書込みアト９レスおよび読出しアト°レスの指定は
、アドレス情報発生回路ＡＧＫよって行なわれる。すな
わち、アト°レス情′ｌ１発生回路ムＧはアドレスカウ
ンタＡＣと加算器＾Ｄと＊＊見、サンプリング時刻の更
新に伴って値が更新される書込みアドレス情＠　ＡＤＲ
（ｔ）　、入ＯＲ（ｔ＋１　）　、　ＡＤＨ（ｔ＋２）
。

・・・・・ＡＤＨ（ｔ＋ｔ　）を形成すると共Ｋ、前述
の第０１式で表わされる読出しアドレス情報１ＡＤＲ（
ｔ−１）ｔ−形成し、これらをディジタルメモリＤＭ（
７）７ドレス情報ＤＭ＠ＡＤＲとして出力する。すなわ
ち、アトレスカウンタムＣは振幅データＸ（りのサンプ
リング周期Ｔｏに同期し九周藺Ｔｏのクロックパルスφ
をカウント（ダウンカウント）シ。

そのカウント値を現在のサンプリング時刻ｔにおける振
幅データｘ　（ｔ）の書込みアト°レス情報ＡＤＲ（ｔ
）として出力し、この情報ＡＤＲ（ｔ）ｔ−加算器入り
に供、′ 給する。一方、ディレィレングスデータメモリＤＤＭは
所望の遅延時間１に対応する時間情報０ＬＤ（）＾ＤＲ
２Ｉ／Ｔｏ）ｔ−加算器＾Ｄの他の加算入力に供給する
。すると、加算器ＡＤＦｉ、！１６咳サンプリング時刻
Ｂｃシいて、まず前述の第αω式で表わされる演算を行
な匹その演算値を１時間前の振幅データｘ（ｔ−１）の
読出しアト°レス情報ＡＩ）Ｒ（ｔ−１）として出力し
、続いてアト°レスカウンタＡＣの出力情報ムＤｌ’Ｌ
（ｔ）ｔ−そのまま現在時刻ｔにおけるａｍデータｘ　
（ｔ）の書込みアト°レス情報＾ＤＲ（ｔ）として出力
する。

−これによって、ディジタルメモリＤＭからは、時刻ｔ
において、１時間前の時刻（ｔ−ｉ）で記憶させ九振幅
データｘ（ｔ−１）が読出されると共に、現在時刻ｔに
おける振幅データｘ　（ｔ）がアドレス情＠　ＡＤＲ（
ｔ）で指定されるアト°レスに記憶される。

このようにしてディジタルメモリＤＭから１時間遅れて
読出された振幅データｘ（ｔ−１）は、乗算器Ｍにおい
て振幅レベル制御用の係数Ｋが乗算されてレベル制御、
される。そして、レベル制御され九振幅データに＠ｘ（
ｔ−１）は図示しないＤム変換器によ少アナログ信号に
変換される。このような動作は各サンプリング時刻毎に
行なわれる。この結果、入力楽音よ＃）ｉ￥Ｉ閣遅れた
残響音を発生させることかで色る。この場合％　１つの
サンプリング時間において異なる＊＊の遅延時間情報Ｄ
ＬＤｔ時分割でＩｌ１次与えれば、同系サンプリング時
間内に遅延時間の異なる複数の残ｉ音に関する情報＼ を取〉出すことができる。仁の第６図に示す遅延回路は
１周囲の壁などの反射体への距離の差によって振幅レベ
ルや遅延時間がランダムに異なる複雑な残響特性の初期
反射音を形成するために利用される。

第７図は遅延回路の他の例を示すブロック図てあって、
この例の遅延回路はアドレス情報発生回路ＡＣのアト°
レスカウンタＡＣをプリセット型のダウンカウンタで構
成する。そしてアト０レスカウンタＡＣに対して所望の
遅延時間ｌに対応する遅延時間情報ＤＬＤをプリセット
してこのプリセット値（［）ＬＤ）からダウンカウント
動作させることにより、咳アト°レスカウンタＡＣから
出力されるアドレス情報ＡＤＲ（ｔ）　、　ＡＤＲ（ｔ
＋１　）　、・・・・・ムＤＲ（ｔ＋１　）の纏り返し
周期が遅延時間情＠　ＤＬＤにより指定され為遅延時間
と一致するようにし、現在時刻ｔにおける振幅データｘ
　（ｔ）に記憶されるべ色アドレスから１時間前に記憶
させた振幅データｘ（ｔ−ｔ）ｔ−読出すようｋしたも
のである。

換言すれば、ディジタルメモＩＪＤＭが第７図の如＜１
０１１Ｉで構成される場合には、アドレス情報の蛾大値
が「１０」となるため、最大でｔｏ＠’ｒｏ時間連れた
振幅データＸ（ｔ−１０）　を読出すことが可能である
が、所望の遅延時間１を例えば６・ＴＯとする場合、ア
ドレスカウンタＡＣの、出力情報ＤＭ　−ＡＤＨを５．
４，３，２，１．０，５．・・・・・Ｏの繰シ返しとし
、ディジタルメモリＤＭにおいて部用するアト°レス、
の範囲を所望の遅延時間１（ｌ＝６・Ｔｏ　）に対応し
て縮小し、現在時刻ｔにおける振幅データｘ　（ｔ）を
書込もうとデるアドレスを、ちょうど１時間前の振幅デ
ータｘ（ｔ−１）’ｌ書込んだアト°レスに一致させ、
現在時刻ｔにおける振幅データＸ（ｔ）ｔ−書込むべ色
アドレスから１時間前に書込んだ振幅データＸ（ｔ−１
）を読出すようにしたものである。このために、この第
７図の遅延回路では、アドレスカランタムＣの出力情報
ＤＭ。

＾［）ＲがｒＯＪから「９」に変化したことを検出し、
この検出信号によりティレイレングスデータメモ゛すＤ
ＤＭから出力されている時間情報ＤＬ＋）をアト０レス
カウンタＡＣにプリセットする最大値検出回路Ｍ）ＣＤ
が設けられている。

一方、この第７゛図の遅延回路は、現在時刻ｔにおける
振幅データｘ　（ｔ）をそのままディジタルメモｌｊＤ
Ｍに書込まず、１時間前の振幅データｘ（を−１）を所
定割合いで最遠し、その峰還値１ｃ−ｘ（を−１）と現
在時刻ｔにおける振幅データｘ　（ｔ）との加算値を書
込むようＫしたものである。このために、ディジタルメ
モリＤＭから読出された１時間前の振幅データｘ（ｔ−
ｉ）に係数Ｋを乗算してディジタルメモ゛すＤＭのデー
タ入力＠Ｉ／Ｃ＃ｌＲする゛乗算−Ｍと１乗算器Ｍの出
力データＫｅｘ（ｔ−１）と現在時刻ｔの振幅データＸ
（りとを加算し、その加算値ｒ　ｘ　（ｔ）＋　Ｋ−ｘ
　（ｔ−１）　ＪをディジタルメモリＤＭのデータ入力
に供給する加算器ＡＤとが設けられている。

従って、このように構成された遅延回路においては、所
・１の遅延時間ｔｔ−６−’ｒ、）とする場合、アドレ
スカウンタＡＣには該カウンタＡＣの出力情報ＤＭ−Ａ
ＤＨが「０」から最大値（この例では「９」）に変化し
た時点で。

ＤＬＤ　＝　６−１　＝　５ で表わされる遅延時間情報ＤＬＤがプリセットされる。

これによって、アト０レスカウンタＡＣはサンプリング
時刻の進行に伴って（サンプリング周期’ｒｏ毎に）５
，４，３．２．１，０，５．−−−−−　０という具合
に変化するアドレス情報ＤＭｓＡＤＲ″ｆ：ｔＩｋり返
し出力するようになる。そして、各サンプリング時刻に
おいては、アドレス情報ＤＭ・＾ＤＲで指定されるアド
レスに記憶されている１時間前の振幅データｘ（ｔ−１
）がまず読出され、続匹てこの読出しアドレスと同一ア
ト°レスに対し１時間前の振幅データｘ（ｔ−１）と現
在時刻ｔの振幅データｘ　（ｔ）とを所定割合いで加算
したデータ「ｘ　（ｔ）十に・ｘ（ｔ−ｉ）」が書込ま
れる。

従って、このように構成した遅延回路では、現在のサン
プリング時ｉｔｕ＆ける振幅データｘ（ｔ）の書込みア
ドレスと鴬時間前の振幅データ宜（１−１）の貌出しア
ドレスとが同一で、かつ１時間前の振幅データｘ（ｔ−
１）が場違されているため。

振幅レベルや遅延時間が規則的に変化する残響音に関す
るデータを取り出すことができる。従って。

この実ｔＩａ列では、第７図に示す遅延回路は規則的残
響特性の残響音を発生する九めに用いられている。

なお、振幅データに係数Ｋを乗算していくと。

最終的に得られる残響音に関するデータは元の振幅デー
タよりレベルが大難（なってしまうため、実際にはこの
残響音に関するデータは減衰器を通゛して残響音の出力
部に導かれる。

この場合、係数Ｋをｒ−１＜Ｋ＜ＯＪとするようにすれ
ば、減衰器を必要としない。

−次に、第９図に示す残響音形成回路の機能ブロック図
上用いて残響音の形成部１ｉを説明する。

残響音の形成過程 まず、第９図の実権例における残響音の形成過程は、振
幅レベルおよび遅延時間がランダムに変化する初期反射
音を形成する過程と、この初期反射音に続＜、ｍ幅しベ
ル訃よび遅延時間が規則的に変化する残響音を形成する
過程とに大別される。

そして、ここではこれらの初期反射音および残響音は互
いに独立した遅延回路系列で形成するように構成されて
いる。

第９図において、サンプリング周期Ｔｏの入力ディジタ
ル楽音信号の振幅データｘ　（ｔ）は第１の遅延回路系
列である初期反射音形成部１に供給される。

初期反射音形成部１は、第６図に示した遅延回路を利用
したもので、２０４８　＠の記憶アドレスを有するメモ
ＩＪＤＯと、現在のサンプリング時刻ｔにおいて上記メ
モリＤＱから読出した互いに遅延時間の異なる１ｍ時間
（ｍ＝１〜１０　）　１ｊＪＩの１０種類の振幅データ
ｘ　（ｔ−１１）、　ｘ　（ｔ−１２）　、　ｅａｓｅ
Ｘ（ｔ　　１ｘｏ）に対して任意の振幅レベル制御用係
数Ｋｍ（ｍ＝１〜１０）ｔ”乗算する乗算器Ｍ　ｌ　〜
ＭＩ　Ｏと、これら乗算器Ｘｔ〜醒１Ｇの乗算値出力に
１す（ｔ−１ｔ）ｔＫｚ”Ｘ（ｔ−１２）、ｓｓ＊＊＠
ＩＣＨ）ａｘ（ｔ−ｉｌｏ）の総和 を現在時刻ｔにおける・初期反射音の瞬時、値ＥＣｄ（
ｔ）として出力する加算器ＳＵＭＩとから構成されてい
るＯ なお、加算器ＳＵＭ１は、上記１和 まで一時記憶するレジスタＲＯＪ−内蔵している。

このような構成の初期反射音形成部１において。

現在時刻ｔの振幅データｘ　（ｔ）は、メモリＤＯの２
０４８飴の記憶アドレスのうち現在時刻ｔに対応したア
ドレスに畳込まれる。次に、加算器ＳＵＭ　ｌ内のレジ
スタＲＱには前回のサンプリング時刻（ｔ−１）におけ
る総和 のレジスタＲＯの内容かリセットされる。次に、１、時
間前の１０種類の振幅データｚ（ｔ−ｉｔ）〜ｘ（ｔ−
１１ｏ）のうち、遅延時間１１の振幅データｘ（ｔ−１
１）をメモリＤＯから読出すため、遅延時間ｉ１に対応
するメモリＤＯのアドレスが指定され、該アドレスから
１１時間前にサンプリングした振幅データｘ（ｔ　　１
１）が続出される。この場合、１１時間前の振幅データ
ｘ（ｔ−１１）を読出すためのアト°レスは前述した第
０１式によって求められる。

゛このようにして読出された遅延時間１１の振幅データ
ｘ（ｔ　　ｉｌ）は、乗算器Ｍ１に入力されこの乗算器
Ｍ１において遅延時間１１の第１反射音ＥＣＨ１に対応
する振幅レベル制御用の係数に１と乗算される。そして
、その乗算値に１命ｘ（ｔ　　ｊｌ）は加算器ＳＵＭ　
１に入力され、レジスタＲＯの現在値と加算きれ、その
加算値はレジスタＲＯに再び記憶される。この場合、レ
ジスタＲＯの内容は、現在時刻ｔの振幅データｘ　（ｔ
）の書込みの［後にリセットされているため、この時レ
ジスタＲＯに書込まれる内容はデータに１ａｘ（ｔ　　
１１）となる。

このようにして％遅延時間１１の振幅データＸ（ｔ−１
１）の！９！吊し処】およびレベル制御処理が終了する
と、すなわち第１反射音ＥＣＨＩ　Ｋ関する処理が終了
すると１次に遅延時間１ｇの第１反射音ＥＣｋ４２　Ｋ
　ｍする振幅テ＝りｘ（ｔｉｚ）の読出処理およびレベ
ル制ｍ処理か馬五反射音Ｅ口Ｈ１の形成ｔ８１と同様に
して行なわれる。この結果、加算器５ＵｂｌＩ　ｌ内の
レジスタＲＯＫは、第１反射音ＥＣＨＩＫＩＱ−１テー
タＫｔ＊ｘ（ｔ−４ｔ）と第１反射音ＥＣＨ！に関する
データに２・里（ｔ　　ｉｚ）との加算値ｒＫ１・ｘ　
（ｔ−１１）十に２・ｘ（ｔ−１ｔ）　Ｊが記憶される
。

このような処ｉｉ！第３反射音ＥＣＩ（３〜第１０反射
音ＥＣＨ１ｏについても同様に行なわれる。この結果、
レジスタＢＯには第１反射音ＥＣＭｌ−第１０反射ｆ　
ＥＣ１ｈ　ｏ　ｒて関する振幅データに１＠ｘ（ｔ　　
１１）１ｍ）は第１反射音ＥＣＨ１〜第１０反射音ＥＣ
ＨＩＱからなる初期反射音の瞬時値ＥＣＨ（ｔ）として
スイッチ回路ＳＷを介して出力される。

スイッチ回路ｓｗ　Ｆｉ、次の第１表に示すように、１
サンプリング周ｇ；ｌｊ’ｒＱ内の初期反射音の形成処
理時間Ｔ＆においてはレジスタＲＯの出力を選択出力し
、初期反射音の形成処理後の時ＦＩＪＩＴｂにおいては
第２の遅延回路系列の出力を選択出力するものである。

第１表 このスイッチ回路８Ｖによって選択出力されるデータＥ
ＣＨ（ｔ）は、図示しないＤＡ変換器においてアナログ
信号に変換された後スピーカに加えられ、入力楽音に対
する初期反射音として発音される。

従って、第１反射音ＥＣｆｉ１〜第１Ｏ反射音ＥＣＨＩ
Ｑの遅延時間ｉ。および振幅レベル制御用の係数に＋ｎ
をそれぞれ異ならせることによシ、第１０図に示すよう
に振幅レベルおよび遅延時間がランダムに変化する初期
反射音を得ることができる。

こ仁で、入カデイジタル秦音信号のサンプリング周期Ｔ
ｏを０．０４ｍｍ（２ＳＩＣＨｍ）とした場合、現在時
刻ｔの振幅データｘ＜ｔ’ｏ書込みアト°レスＡｂａ（
ｔ）よシ例えば１６２６￥！＆噛れたアドレスに記憶さ
れている振幅データ１１　（ｔ−１６２６”）を続出し
た場合。

その遅延時間ｉは ｌ−１６２６Ｘ　Ｏ，０４ｙ　６５ｍｍとなシ、入力楽
音よシ約６５ｍ！違れた初期反射音ＥＣＨｍを発生させ
ることかで無る。

一方、振幅データ、　（１）は、初期反射音発生後の残
響音ｉ形成する第２の遅延回路系列にも供給される。

この第２の遅延回路系列は、振幅データ！（１）１３　
ＲＩＳＩＩ遅らせてバント°パスフィルタＢＰＦに供給
する遅延用のメモリ０１０と、このメモリＤＩＯから供
給される遅延時間ｊの振幅データＸ（ｔ−Ｊ）の所定周
波数帯域成分のみを通過させるローパスフィルタＬＰｉ
ＦおよびバイパスフィルタＨＰＦとから成ろディジタル
型のパント°パスフィルタＩＩＰＦト、ＩＣバント０パ
スフィルタＢＰＦｔ−通過したデータｘ（ｔ−ｊ）に基
づき遅延時間間隔の粗い残響音データＲＶＤを形成する
櫛型フィルタ構成の第１残響音形成部２と、前記残響音
データＲｖｏｒｃｓづき遅延時間間隔が密な残響音デー
タＲＶＤ”を形成するオールパスフィルタ構成の第２残
響音形成部３とから構２成されている。

このような構成において、現在時刻ｔにおける振幅デー
タｘ　（ｔ）は、メモリ０１０における２０４８　ｋの
記憶アドレスのうち現在時刻ｔに対応したアト。

レスＡＤＲ（ｔ）に書込まれる。次に、メモリＤＩＯに
記憶した振幅データｘ　（ｔ）のうち、゛ｊ時間前のデ
ータＸ（ｔ−ｊ）を読出す九め、遅延時間ｊに対応する
メモリ０１０のアドレスが指定され、該アドレスから１
時間前にサンプリングした振幅データｘ（ｔ−ｊ）が読
出される。この場合、１時間前の振幅データｘ（ｔ−ｊ
）ｔ−読出すためのアト°レスは、初期反射音の形成の
場合と同様に、前述した第０１式によって求められる。

そして、ここでの遅延時間ｊは第１０反耐量Ｅｅｌ（Ｉ
ＱＶＣ関する遅延時間ｔｌｏよシやや大金＜（ｊ＞ｉｌ
ｏ＞設定されている。

このようにしてメモリ０１０から読出され九遅延時間ｊ
の振幅データｘ（ｔ−Ｊ）はローパスフィルタＬＰＦの
乗算器Ｍｌｌに入力され、ここにおいて所定の係数Ｋｌ
ｌと乗算される。そして、その乗算値に１１＠ｘ（ｔ−
ｊ）はレジスタＲＩＫ一時記憶される。

次に、１６の記憶アドレスを胃するメモリＳＤＯから１
サンプリング時間（！・Ｔｏ）前に書込まれ九振幅゛デ
ータｘ（ｔ−ｊ−ｔ）が読出され、このデータＸ（ｔ−
Ｊ−１）に所定の係数に１２が乗算器Ｍ１２において乗
算される。次に、乗算器Ｍ１２の乗算値出力に１２・ｘ
（ｔ　−ｊ−１）とレジスタＲ１に一時記憶されている
１５間前の振幅データＫｌ　１−　ｘ　（ｔ−ｊ　）と
が７１１］　ｎ　サｈ、その加算値ｒ　Ｋ１２”　ｘ　
（ｔ−ｊ　−１）＋に１１・Ｘ（ｔ−ｊ）Ｊは再びレジ
スタＲ１に一時記憶されると共に、レジスタＲ２にも一
時記憶される。次に、現在時Ｉｔより１中ツブリング時
間（１・Ｔｏ）前に書込−まれた振福データｘ（ｔ−ｊ
−１）がメモリＳＤＯから再び続出され、このデータＸ
（ｔ−ｊ−１）に所定の係数に１３が乗算器Ｍ１３にお
匹て乗算される。そして、この乗算値に１３Ｘ（ｔ　−
ｊ−１）はレジスタＲ２に一時記憶されている値ｒＫ１
２・ｘ（ｔ−ｊ　−１）十に１１・Ｘ（ｔ−Ｊ）Ｊと加
痺され、その加算値 に１ｚ’ｘ（ｔ　−５−１）−）−に１ｔ１１ｘ（ｔ−
ｊ）＋Ｋｔ３・ｘ（ｔ　ｊ−１）はレジスタＲ２に再び
一時記憶される。次に、レジスタＲ１に一時記憶されて
いる値「Ｋ１２・ｘ（ｔ−ｊ　−１）＋に１　ｓ・ｚ（
ｔ　　ｊ　）Ｊ　ｔ−次の丈スプリング周期（ｔ＋ｉ）
で使用するため、この値ｒ　Ｋ１２・ｘ　（を−１１）
＋に１１・Ｘ（ｔ　　ｊ）ＪがメモリＳＤＯに書込まれ
る。

このような動作が各サンプリング周期、Ｔｏ毎に行なわ
れることにより、ローノくスフイルタＬＰＦのレジスタ
Ｒ２からは所定帯域の高周波成分を除去した１時間前の
振（塩データＸ（ｔ−ｊ）が出力され、この振幅データ
Ｘ（ｔ−ｊ）はノ１イパスフィルタ）ＩＰＦ’に送られ
る。

すると、バイパスフィルタＨＰＦでは、ローパスフィル
タＬＰＦの場合と同様にして１時間前の振１嘔テータＸ
（ｔ−ｊ）から所定帯域の低周波成分の除去が行なわれ
る。

−ｊ＆わち、ｕ−パスフィルタＬＰＦのレジスタＲ２の
出力データｘ（ｔ−ｊ）は乗算器Ｍ１４に入力され、こ
の乗算器Ｍ１４において所定の係数に１４と乗算される
。そして、その乗算値に１４・ｘ　（ｔ−ｊ　）はレジ
スタＲ３に一時記憶される。次に、１語の記憶アト・レ
スｔ−宵するメモリＳＤＩから１サンプリング時間（ｌ
−Ｔｏ）前に書込まれた振幅データＸ　（ｔ−ｊ−１）
が続出され、このデータｘ（ｔ　−ｊ−１）に所定の係
数に１５が乗算器［１５にお匹て乗算される。次に。

乗算器Ｍ１５から得られ九乗算値に、Ｓ＠　Ｘ　（ｔ　
−ｊ　−１）はレジスタＲ３に一時記憶されている１時
間前の振幅データに１４・ｘ（ｔ−ｊ）と加算され、そ
の加算値ｒ　Ｋ１４＠Ｘ（ｔ−ｊ）＋Ｋｔｓ・Ｘ（ｔ　
−ｊ−１）ＪはレジスタＲ３に一時記憶されると共に、
し２スタＲ４にも一時記憶される。次に、現在時刻ｔよ
ｊ９１ナンプリング時間（ｌ−ＴＯ）前に書込まれた振
幅データｘ（ｔ−ｊ−１）がメモリＳＤＩから再び続出
され、この続出データｘ（ｔ−ｊ−１）に所定の係数に
１６が乗算器Ｍ１６において乗算される。そして、この
乗算値に１６　・ｘ　（ｔ−ｊ　−１）はレジスタＲ４
に一時記憶されてｂる値ｒ　Ｋ１４　・ｘ（ｔ−ｊ　）
＋に１ｓ　ａｘ（ｔ　−ｊ−１）Ｊと加算され、その加
算値 Ｋｌ　ｇ＊ｘ（ｔ−ｊ−１）−＋−Ｋｌ　４＊ｘ（ｔ−
ｊ　）＋に１５ｅｘ（ｔ　−ｊ　−１）はレジスタＲ４
に一時記憶される。次に、し：２スタＲ３に一時記憶さ
れている値ｒＫ１４・Ｘ（ｔ−ｊ）十に１５・ｘ（ｔ−
ｊ　　ｌ）Ｊを次のサンプリング周期（ｔ＋ｉ）で使用
するため、この１直ｒ　Ｋｓｎ・ｘ（ｔ−ｊ）＋に１ｈ
＠ｘ　（ｔ−ｊ　−１）　Ｊ＃ｆメモリＳ［）ｌに書込
まれる。

このような動作がサンプリング周ＫＡＴｏ毎に行なわれ
ることにより、バイパスフィルタＨＰＦのレジスタＲ４
からは所定帯域の低周波成分を除去した１時間前の振襦
データＸ（ｔ−Ｊ）が出方される。

ナオ、ローパスフィルタＬＰＦのレジスタＲ１は。

該レジスタの内容をメモリ８ＤＯｌｌｔ込んだ後は次の
サンプリング周期まで使用しないので、バイパスフィル
タａｐｌｆ１のレジスタＲ３と共用することができる。

このようにして、バンドパスフィルタＢＰＦにおいて所
定帯域の低周波成分および高周波成分の除去された１時
間前の振幅データＸ（ｔ＝Ｊ）は第１残響音形成部“２
に入力される。

第１残響音形成部２は、遅延時間の異なる櫛型フィルタ
構成の遅延回路２＾、２Ｂ、２Ｃが並列゛に設けられて
いる。３個の遅延回路２Ａ、２Ｂ−，２Ｃを並列に設け
ているのは、櫛型フィルタ構成の遅延回路の周波数特性
が単独の場合には第１１図の記号Ａ、Ｂ、Ｃで示す如く
波状と彦ってしまうのでこれを平坦化するためである。

すなわち、遅延時間の異なる３個の遅延回路２Ａ、２Ｂ
、２Ｃを並列に設けることにより、全体としての周波数
特性を第１１図の記号りで示すように平坦化することか
で話る。

この場合、平坦化の度合いは遅延回路の並列接続数を増
加するほど良くなる。

この実施例では、遅延回路２Ａの遅延時間が最も長く、
次に遅延回路２Ｂの遅延時間が長く、遅延回路２Ｃの遅
延時間が蟻も短く設定されている。

そして、各遅延回路２Ａ、２ＢＩ２０は遅延時間の設定
が異なるのみで、その構成は全て同一である。

従って、図においては、回路２Ｂおよび２Ｃについては
乗算器、レジスタ、メモリの香号を示すのみで、遅延回
路２Ａのみを詳細に図示している。

このような構成の第１残響音形成部２において、バンド
パスフィルタＢＰＦを通過した１時間前の編幅データＸ
（ｔ−ｊ）には、まず乗算器Ｍ１７において振幅レベル
制御用の係数に１７力’乗算される。そして、その乗算
値に１７・ｘ（ｔ−ｊ）は乗算器Ｍ１７内のレジスタＲ
５に一時記憶される。次に、２０４８　＠の記憶アドレ
スを有するメモーリＤ１にα１時間的に書込まれた振幅
データｘ（ｔ−ａｔ）を読出すため、遅延時間α１に対
応するメモＩＪＤＩのアト°レスが指定される。これに
よって、メモリＤＩからα１時間前の振幅データｘ（ｔ
−α１）が読出される。

そして、この振幅データｘ（ｔ−α１）は加算器ＳＵＭ
２に供給され、この加算器ＳＵＭ　２において池のメモ
リＤ２．Ｄ３の出力データおよび遅延回路２Ｂ。

２ＣのメモリＤ４〜Ｄ６．Ｄ７〜Ｄ９の出力データと加
痺され、該加算器ＳＵＭＺ内のレジスタＲ１１に一時記
憶される。この場合、メモＩＪＤＩ〜Ｄ９の読出し動作
はメモＩＪＤＩからＤ９まで順に時分割で行なわれるよ
うになっており、メモリＤ１の読出し動作時に１１他の
メモリＤ２〜０９からはデータが出力されていないっこ
のため、加算器８ＵｌｖｌＺ内のレジスタＲ１１への書
込み内容は、メモリＤＩから読出されたデータｘ（ｔ−
α１）となる。

一方、メモＩＪＤＩから続出された振幅データＸ（を−
α１）ａ乗算器ＭｌＢにおいて振幅レベル制御用の係数
ＸＩＳが乗算された後メモリＩ）ｌの入力側に倦遺され
る。そして、この乗算値Ｋ１１ｌ・ｘ（ｔ−αｌ）は現
在時８ｔにおいてレジスタＲ５に一時記憶され九データ
に１？・Ｘ（ｔ−ｊ）と加算され、その加算値 Ｋｒｔ＠ｘ（ｔ−ｊ）＋ＫＩｇ−ｚ（ｔ−４１）はレジ
スタＲ６に一時記憶はれる。次に、レジスタＲ６に紀−
ｊｌすれた振幅データｒ　Ｋ１１−ｘ（ｔ−ｊ）＋に１
８・ｘ（ｔ−α１）Ｊは、α１時間前の振幅データＸ（
ｔ−α１）−Ｓ記憶されて゛いたアト°レスと同一アト
°レスＫｌ込まれる。こめ後、レジスタＲ６の内容はリ
セットされる。レジスタＲ６の内容をリセットするの番
１、このレノスタＲ５＝ｉ久の段階でメモリＤ２の系統
の処理に兼用しているためである。

このようにしてメモリＤ１の系統の処理が終了すると、
矢に少モリＤ２の系統の処】が同様にして行なわれる。

すなわち、２０４８［Ｉのアト°レスを有するメモリＤ
２にα２時間前に書込まれた振幅データｘ（ｔ−α２）
１に！！ｌ！出すため、遅延時間α２に対応するメモＩ
ＪＤ２のアドレスが指定される。これによって、メモリ
Ｄ２からα２時間前にサンプリングした振幅データｘ（
ｔ−α２）が読出される。そして・　この振幅データｘ
（ｔ−α２）は加算器８ＵＭ２においてレジスタＲ１１
の内容（メモＩＪＤＩから読出された内容）ｘ（ｔ−α
ｌ）と加算され、その加算値ｒ　ｘ（ｔ−α１）十ｘ（
ｔ−αり」はレジスタＲ１１に一時記憶される。

一方、メモ１ＩＤ２から続出された振幅データＸ（ｔ−
（１２）は乗算器Ｍ１９において振幅レベル制御用の係
数Ｋｌ＠が乗算された後、メモ１ＪＤ２の入力側に帰還
される。そして、その乗算値に１ｒｘ（を−α２）はレ
ジスタＲ５に一時記憶されている値に１７・ｘ（ｔ−ｊ
）と加算され、その加算値ｒ　Ｋｌ　ｙ・ｚ（、ｔ　−
ｊ　）−１−に１ｓｓｘ（ｔ−α２）」　は−ジスタＲ
６に一時記憶される。このレジスタ８６に記憶されたデ
ータｒ　Ｋ１７”ｘ（ｔ−ｊ）＋に１ｇｅｘ（ｚ−（１
ｍ）Ｊは、α２時間前のデータｘ（ｔ−α２）が記憶さ
れていたアドレスと同一アト°レスに記憶される。この
後、レジスタＲ６の内容はリセットされる。

次に、メモ１ＪＤ３の系統の処理がメモリＤ２の系統の
処理と同様にして行なわれる。

従って、メモＩＪＤ１〜Ｄ３の系統の処理管終了した段
階では、メモ１ＪＤ３の系統の遅延時間をα３トスると
、レジスタＲ１１に記憶され為内容は。

ｘ（ｔ−αｘ）＋ｘ（ｔ−αり＋ｘ（ｔ−α３）となシ
、またメモリＤ３に記憶きれる内容はに１７ｓｘ（ｔ−
ｊ　）十に２ｏａｘ（ｉ−ａｓ）となる。

このような処＠は遅延回路２Ｂ、２０においても同様に
行なわれる。

従って、遅延回路２ＢにおけるメモＩＪＤ４ｅＤ５゜Ｄ
６の各系統の遅延時間をそれぞれα４．（！５．α・と
し、また遅延回路２Ｃにおけるメモリ０７．０１Ｏ９の
各系統のＩＩ！延時開時間れぞれα７．６８８ｍとする
と、遅Ｗ＆回路２Ａ〜２Ｃの全ての処理を終了し九段階
におけるレジスタａｌｌの内容は、＝　ｘ　（ｔ−αｘ
）＋ｘ（ｔ−α２）＋ｘ（ｔ−α３）＋ｘ（ｔ−α４）
＋ｘ（ｔ−α５）＋ｘ（ｔ−α６）＋ｘ　（を−α７）
＋ｘ（ｔ−６ｇ）＋ｘ（ｔ−α９）となる。この結果、
初期反射音に続色、第１２図に示すように遅延時間間隔
が粗く、そして振幅レベルおよび遅延時間が規則的に変
化する残響音が得られる。なお、第１２図においては、
時間関係が複雑になるため、遅延ｍ路２Ａについてのみ
の残響音を図示している。

以上のようにして形成された遅延時間間隔の粗い残響音
データＲＶＤ’は、第２残響音形成部３に入力される。

第２残響音形成部３は、周波数特性か平坦なオールパス
型フィルタ構成の遅延回路３４．３Ｂ、３Ｃか電列に設
けられている。

３個の遅延回路３Ａ、３１１．３Ｃを［判に設けている
のは、第１残響音形成部２において得られた残響音デー
タＲＶＤ　’よシ密な遅延時間間隔の残響音データＲＶ
Ｄ　２を形成するためである。従って、この第２残響音
形成部３におけ為各遷延回路３Ａ。

ａａ＊ｉｃの遅延時間は、第１！ＩＩ響音形成部２にお
ける各遅延回路２＾ｅ２Ｂ、２Ｃの遅延時間よシも短く
設定される。そして、各遅延回路３Ａ、３Ｂ、３Ｃは遅
延時間の設定が異なるのみでその構成は全て同じである
。従って、図においては、遅延回路３Ｂ。

３Ｃについては乗算器、レジスタ、メモリの番号を示す
のみで、遅延回路３＾についてのみ詳１ｌｌＩ＃ｌ成を
示している。

まず、第１残響音形成部２から出力される残響音データ
ＲＶＤ　’は遅延回路３ＡのレジスタＲ１２に供給され
るが、このデータＲＶＤ　　ヲレジＸ　Ｉ　Ｒ１２に記
憶させる前に、まず５１２＠Ｏ記憶アト°レスを有する
メモリＭＤＯにβ１時間前に書込まれたデータＲＶＤ’
　（ｔ−β１）を読出すため、遅延時間１１時間に対応
するメモリＭＤＯのアドレスが指定される。

これによって、メモリＭＤＯからβ１時間前に書込まれ
たデニタＲＶＤ”（ｔ−β１）が読出される。次に。

このデータＲｖｏ’（ｔ−βｌ）には乗算器Ｍ３０にお
いて、振幅レベル制御用の係数に３．が乗算され、その
乗Ｎ’ｆｌｉ　Ｋａｏ・ＲＶＤｌ（を−βｔ）ｄメモｌ
ＪＭＤＯｏ入力側に・帰還される。そして、次にこの帰
還データに３０＠ＲＶＤ’　（ｔ−βｌ）と第１残響音
形成部２から現在時刻ｔにおいて供給されるデータＲＶ
Ｄ　　（ｔ）とが加算され、そｏ加ｘ値ｒ　ＲＶＤ’　
（ｔ）＋　Ｒ３０−ＲＶＤｌ（を−β１）」はレジスタ
Ｒ１２に一時記憶される０次に、遅延時間β１に対応す
るメモリＭＤＯのアドレスが再び指定され、メモリＭＤ
Ｏからβ１時間前に書込まれたデータＲＶＤ’（ｔ−β
１）が再び読出され、その続出しデータＲｖｏ’（ｔ−
βｌ）がレジスタＲ１３に一時記憶される。次に、レジ
スタＲ１２に一時記憶されたデーＩＩ　ｒ　ＲＶＤ’　
（ｔ）＋に３ｏ　−ＲＶＤ’　（を−β１）」と振幅レ
ベル制御用の定数に２９とが乗算器Ｍ２９において乗算
される。そしてＪその乗算値 に２ｇ・（ＲＶＤ’　（ｔ）＋に３０＠ＲＶ’Ｄ’　（
ｔ−β１　）　）祉レジスタ３１３に一時記憶されてい
る値Ｒ１／Ｄ（ｔ−β１）と加算され、その加算値 ＲＶＤ’（ｔ−β１　）＋に２ｅ　管（ＲｖＤ’　（ｔ
）＋に３Ｇ−ＲＶＤ”　（ｔ−１１１））はレジスタＲ
１３に一時記憶される。次に、レジスタＲ１２′に一時
記憶されているデータｒ　ＲＶＤ（ｔ）刊３０・ＲＶＤ
’（ｔ−β１）Ｊを現在時刻ｔよりβ１時間遅れたサン
プリング時刻（ｔ＋βｌ）において使用するため、該チ
ー　ｆｉ　ｒ　ＲＮ’Ｄ’　（ｔ）＋に３ｏ４ＶＤ’　
（ｔ−β１）」はβ１時間前のデータＲＶＤ’（ｔ−β
ｌ）が記憶されていたアト°レスと同一アト°レスに書
込まれる二このようにして遅延回路３Ａによる処理が終
了すると、レジス４Ｒ１３に記憶されたデータＲＶＤ’
　（ｔ−β１　）＋に２ｓ・（ＲＶＤ”（ｔ）＋Ｋｓｏ
−Ｒｖｏ’（ｔ　β１）−）は遅延回路３Ｂに送られ、
この遅延回路３Ｂにおいて回路３Ａの場合と同様の処Ｊ
ｌ＃行なわれる。

ここで、遅延回路３Ａ、３Ｂ、３Ｃの出力データをＲＶ
Ｄ”、　ＲＶＤ”、　ＲＶＤ”で表わし、回路３Ｂの遅
延時間をβ２９回路３Ｃの遅延時間をβ３　とすると。

回路３Ａ、３Ｂ、３ＣのレジスタＲ１３、Ｒ１５、Ｒ１
７の出力データは次の第０式〜第（１９式によって表わ
される。

ＲＶＤ”　　＝　ＲＶＤ’　（ｔ　　／ｌ　）＋に２ｇ
ｏ　（ＲＶＤ’　（ｔ）＋に３０働ｆｔＶＤ’（ｔ−７
１））　　　　　　　−−−−−０３ＲＶＤ”　＝　Ｒ
ＶＤ”（ｔ−β２　）−）Ｒ３１−（ＲＶＤ２’　（ｔ
）＋に３２’ＲＶＤ”（ｔ　β２））　　　＠　ａ　＊
　＊　ａ　ａ４ＲＶＤ”　＝　ＲＶＤ”（ｔ−β３）＋
に３３＊（ＲＶＤ２Ｂ（ｔ）−１−に３４　ＲＶＤ”（
ｔ−／ａ　）ｌ　　　＠　１１　ｍ　１１　＠　［９そ
して、遅延回路３Ｃの出力データＲＶＤ　　は初期反射
音に続く残響音を発生させるためのデータとしてスイッ
チ回路ＳＷを経由して出力される。

ここで、各遅延回路３Ａ、３Ｂ、３Ｃの遅延時間を、β
１　〉β２〉β３ の関係に設定した場合、第１３図に示すように遅延時間
間隔の密な残響音を形成することかで自る。

すなわち、遅延回路３Ａは第１残響音形成部２で形成さ
れた遅延時間間隔の粗い残響音データＲＶＤ”に基づ舞
、第１残響音形成部２の遅延時間間隔よりも短い時間間
隔βｌで第１の残響音データＲＶＤ”を形成し、遅延回
路３Ｂは回路３＾の遅延時間間隔βｌよりもさらに短い
時間間隔β２で第２の残響音データＲＶＤ　　を形成す
る。このため、遅延回路３Ａ〜３Ｃにおける残響音の形
成処理が進行するに伴って遅延時間間隔の密な残響音か
形成されるようになる、 なお、遅延回路３Ａ、３Ｂ、３０におけるレジスタＲ１
２、８１４、Ｒ１６は、自己の回路に関する処理が終了
した後は次のサンプリング周期まで使用しないので、時
分割的に共用することかで詮る。

なお、第９図の実幡例ではバンドパスフィルタＢＰＦを
設けているが、これは必要に応じて省略するようにして
も良い。また、第１４図の機能ブロック図に示すように
、メモリ０１０の出力データをバイパスフィルタＨＰＦ
　、バンドパスフィルタＢＰＦ　。

ローパスフィルタＬＰＦにより３系列の周波数帯域に分
け、第１残響音形成部２において各周波数帯域別に異な
る残響音を形成するようにしてもよい。

これは、制御プログラムの内容を変更するのみで容易に
実現できる。

次に、任意の購造のテイジタルフィルタおよび残響音形
成回路を構築し、所望の％性の変調効果および残響効果
を実現するための効果付加装置Ｏ具体的構成について説
明する。

効果付加装置の具体的構成 第１５図はこの発明による効果付加装置の具体的構成の
一例を示すブロック図であって、大別すると、記憶部１
０．パラメータ発生部２Ｇ、了ドレス情報発生部３０．
演算部４０とから構成されている。

記憶部１０は、１ｆｆ１分のアト°レスを遅延時間Ｔ。

Ｋ対応させて任意の遅延時間１・Ｔｏ（１＝１．２・・
・・・）の遅延素子を実現するためのものであり、デー
タメモリ１０Ｇとラッチ１０１とから構成されている。

データメモリ１００においては％複数のメモリブロック
を利用して、第１６図に示すように、ｌ珀（１６ビツト
）のメモリＳＯＯ〜Ｓ［）１５と、５１２１＆（１ｍは
１６ビツト）のメモリＭＤＯ〜Ｍ′Ｄ１５と、２０４８
ｔＩＩ（１＃！ｉｆ　６ピノ））のメモリＤＯ〜Ｄ１５
が設け５．れている。そして、このメモリＳＤＯ〜５Ｄ
１５　、　ＭＤＯ〜、ＶＤ１５　、　Ｄｏ　〜Ｄ１５　
Ｋ記ｔｌｔへＩ　ｆ−タは演算部４０から与えられ、デ
ータの記憶ア　　　　゛ト°レスおよび読出しアト°レ
スはアドレスｍ＊発生部３０から出力されるアト°レス
情報ＤＷ１・ＡｏＲｒｃｉつて指定され、また各メモリ
ＳＱＯ〜［）１５から読出されたデータはラッチ１０１
を介して演算部４０に供給される構成になっている。

パラメータ発生部２０は、所望の特性の変調効果を実現
するための係数Ｉｎｎ　（！ｌ　：変調効果の種類を指
示６　ｍ　：係数Ｈの番号を指示）を出力すると共に、
所望の特性の残響効果を実現する九めの係数Ｋｓｍ（ｎ
：残響特性の種類を指示、ｍ：係数にの番号を指示）お
よび遅延時間情９１ＤＬＤ”（ハ）（１ｎ：残響特性の
種類を指示＆　ｍ　：　ＤＯ〜０１５　、　ＭＤＯ〜Ｍ
Ｄ１５のメモリを指示）を出力するものであシ、変調係
数メモ！７２００　、残響係数メモＩＪ　２０１　、デ
ィレィレングスデータメモリ２０２とを備えている。

変調係数メモリ２０Ｇは、変調効果選択回路６０におい
て選択可能な８種類の変調効果に対応して８個のメモリ
ブロックを有し、各メモリブロックには所定の変調効果
を実現する丸めに必要な一組の係数）Ｉｎｎが予め記憶
されている。そして、変調効果選択回路６０から選択さ
れた変調効果の種類（１Ｂ）を示す３ビツト構成の変調
効果選択回路ＭＥ３がアドレス信号として供給され、か
つ係数Ｈｎｍの番号←）を指示するアト０レス情報ＡＤ
Ｈ（Ｈｍ）がアト０レス情報発生部３０から供給される
と、情報厖Ｓで指定されるメモリブロックにおける情報
ＡＤＲ（ｕｆｒｌ）で指定されるアドレスに記憶されて
いる係数Ｈｎｍが読出されて演算部４０に加えられる。

残響係数メモリ２０１も、上述の変調係数メモリ２０Ｇ
と同様に構成されるもので、残響効果選択回路７０にお
いて選択可能な残響特性が異なる８種類の残響効果に対
応して８個のメモリブロックを有し、各メモリブロック
には所定の残響効果を実現するために必要な一組の係数
Ｋｎｍが予め記憶されている。そして、残響効果選択回
路７０から選択され九残響効果の種類（ｎ）を示す３ビ
ツト構成の残響効果選択回路ＲεＳかアドレス信号とし
て供給され、かつ係数Ｋｍｍの番号（ロ）を指示するア
ト°レス情報ＡＤＨ［Ｋｍ］がアドレス情報発生部３０
から供給されると、情報ＲＥ８で指定されるメモリブロ
ックのうち情報ＡＤＲ［：Ｋｍ〕で指定されるアドレス
に紀憶されている係数Ｋａｍが続出され、演算部４０に
加えられる。

ディレィレングスデータメモリ２０１Ｆｉ、　ａｔ　７
図に示すよ？ＩＣ，データ遍延用のメモリＤＯ〜Ｄ１５
゜Ｍ［）Ｏ−ＭＤ１５それぞれに対応したメモリ、ブロ
ックＭＢ（ＤＯ）　〜ＭＢ（ＤＩ５）　、ＭＢ（ＭＤＯ
）　〜ＭＢ（ＭＤ１５）を備え、この各メモリブロック
ＭＢ（ＤＱ）〜ＭＢ（ＭＤ１５）はそれぞれ上述し九８
１ｉ１［の残響効果に対応して８つの記憶アト°レス「
０」〜「７」を有し。

各メモリブロックＭＢ（ＤＯ）〜ＭＢ（ＭＤ１５）の各
記憶アト°レスｒＯＪ〜「７」にはそれぞれ異なる遅延
時Ｍｔ［ＤＬＤｎｌ’−ｒｉ、　ｔナワチ、ＤＬＤ’（
ＤＯＩ　〜ＯＬＤ”（ＤＯ）　、　ＤＬＤｌ（ＤＩ）〜
ＤＬＤ’［ＤＩ］、・・＠　＠　＠　ＤＬＤ’（０１５
）〜ＤＬＤ’（０１５）　、　ＤＬＩ）’（ＭＤＯ）〜
ＤＩ、Ｄ”（ＭＤＯ）　。

・・−・・ＤＬＤ’（ＭＤ１５）〜ＤＩ、Ｄ’［”ＭＤ
１５’）が予め記憶されて込る。そして、残響効果選択
回路ＴＯから選択された残響効果の種類（ツを示す残響
効果選択情報ａｇｓが下位アドレス情報として供給され
、さラニメ４１Ｊ　Ｍｌ）０−　ＶｉＤ１５　、　ＤＯ
〜０１５のメモリ番号ｒｏ−１５」を指定する４ビツト
構成のメモリ番号情報ＤＬａ（ａ：０−１５）およびメ
モリの種別１’−Ｄ。

ＭＯ，８１）Ｊ　ｔ−ｆｆ１定する２ビツト構成のメモ
リ種別情報ｏｔ、ｂ　（ｂ　ｓ　Ｄ、ＭＯ，８Ｄ）が上
位アドレス情報としてアドレス情ＩＩ発生部３０から供
給されると、情１１ＤＬａおよびＤＬｂで指定されるメ
モリブロック（ＭＢ（ＤＯ）〜ＭＢ（ＭＤ１５）のうち
１つ）のうち、情報ＲＥＳでｉｉ！定されるアドレス（
「０」〜「７」のうち１つ）に記憶されている遅延時間
情１ｉＤＬＤ”［ｄが続出され、残響音の遅延時間関係
を規定テる情報としてアドレス情報発生部３０へ供給さ
れる。

なお、メモｖ　ｓｏｏ〜８１）１５については、遅延時
間が固定（ｌｅＴｏ）であるため、このメモリ８ＤＯ〜
８０１５に対する遅延時間情報は必要としない。

？ＸＫ、アドレス情報発生部３０は、パラメータ発生部
２０から出力される遅砥時間情報ＤＬＤＪｒｑｌ＋回路
６０から出力される変調効果選択情報Ｍｇ８および回路
７０から出力される残響効果選択情報ＲＥＳと、制御プ
ログラムの１ステツプの周期を定めるマスタクロックパ
ルスφ。とに基づ＠、ｆ−タメモリ１０Ｇに対するアド
レス情報ＤＭ＠ＡＤＲｔ−発生すると共に、各部回路の
動ｒｐｔ−制御する各種の制御信号′を発生するもので
あ如、プログラムメモリ３００．プログラムカウンタ３
０１．プログラムデコードメモリ３０２．制御信号出力
レジスタ３０３゜セレクタ３０４．アドレスカウンタ３
０５　、、ランチ３０６、減算回路３０７．最大値検出
回路３０８．アト。

レス情報出力回路３０９と會備えている。

プログラムメモリ３０Ｇには、８１１類の変調効果音お
よび８種類の残響音を形成可能なように、計１６８１類
の制御プログラムが予め記憶されており。

どの種類の制御プログラムを出力すべ話かは変調効果選
択情報ＭＥＳおよび残響効果選択情報ＲｇＳによって指
定される。そして、指定された制御プログラムの内容は
マスタクロックツくルスφ。をカウントスルプログラム
カウンタ３０１の出力情報ＰＣによって１ステツプ毎に
１１ｉ！Ｌ次読出される。

そして、各ステップの制御プログラムは、メモリ番号情
ｔａＤＬ凰、メモリ種別情報ＤＬ、ｂ　、レジスタ番号
情報ＲＧｅ、係数読出し用のアドレス情報ＡＤＲ［Ｋ＋
ｎ］および＾Ｌ）Ｒ［：Ｈｍ］　、メモリＤｏのオフセ
ットアト０レス情報ＯＦ−＾ＤＲｒｙ＋と、演算制御や
メモリ。

ラッチの書込み制御を行なうための複数ピットからなる
オペレーションコードＯＰＣとを含み、＃者の情報ＤＬ
ａ−・・・・　Ｏ？−＾ＤＲｍ　Ｆｉ制御信号出力レジ
スタ３（１３を介してそのまま出力され、後者のオペレ
ーションコー）”　ＯＰＣハブログラムデコードメモリ
３０２において演算制御信号ＣＴＬ　、セレクト制御信
号８Ｌ１−８Ｌ３　、書込み制御信号ＷＲＩ　〜ＷＲ４
，。

ラッチ制御信”号Ｌｌ−Ｌ５．制御パルスＧＰＩ　、　
ＧＰ２にデコードされた後制御信号出力レジスタ３０３
から出力される。

一方、アドレスカウンタ３０５は第１８図に示すように
遅延用のメモリＤθ〜０１５　、　ＭＤＯ〜ＭＤ１５の
それぞれに対応したアドレスカウンタＡＣ（ＤＱ　）〜
ＡＣ（０１５）、入Ｃ（鼠００）〜ＡＣ（ＭＤ１５）を
備えている。このアドレスカウンタ３０５における各カ
ウンタ　ＡＣ（Ｄｏ）〜Ａ’ｌ：（ＤＩ５）、ＡＣ（＋
４１）Ｏ）〜ＡＣ（ＭＤ１５）は、メモリ番号情報ＤＬ
ａおよびメモリ種別情報ＤＬｂによって選択的に動作状
態と烙れる。情報ＤＬ息およびＤＬｂによって動作状態
となつ九アドレスカウンタＡＣ（→（ｍ　：　ＤＯ〜Ｄ
１５　＊　ＭＤＯ〜ＭＤ１５）のカウント出力情報ＡＤ
ＲＩＪｆＬ！はラッチ３０Ｂを介してアドレス情報出力
回路３０９へ供給されると共に。

減算回路３０７へ供給される。この場合、アドレスカラ
ンｐＡＣ（ホ）の串力情＠Ａ［）Ｒ−はメモリＤＯ〜Ｄ
１５１ＭＤＯ〜ＭＤ１５のうちメモリＤｏ〜０１５が加
絽飴のアドレス長となってｉるため、２０４ｇ＠までの
アドレス範囲量指定で舞るように１１ビツトで構成され
ている。なお、アドレスカウンタ３０５はＲ扇により構
成される〇 減算回路３０１は、ラッチ３０６を介して入力されたア
ドレスカウンタＡＣ−の出力内容ＡＤＲ−からｒｌＪを
減じ、その減算値ｒ　ＡＤＦＬ圓−１」を次のサンシリ
ング周期（ｔ＋１）において使用するためセレクタ３０
４の入側入力に帰還する。同時に、最大値検出回路３０
８に供給する。最大値検出回路３０８は第７図の検出回
路ゆ■に相当するものであり、メモリ番号情報ＤＬａお
よびメモリ種別情報ＤＬｂにょシ指定されたアドレスカ
ウンタＡＣに）の出力情報ｋｌ）Ｒ−から「ｌ」を減じ
た情報ｒ　ＡＤＲｈｌ−Ｉ　Ｊが最大値（全ビットが”
ｌ”）に達したことを検出すると、セレクタ３０４に対
しＢ側入力を選択させるセレクト制御信号ＳＬＢを出力
する。セレクタ３０４においては、に＠入力に減算回路
３０７の出力情報「ＡＤＨ−一１」が入力され、Ｂ＠大
入力ディレィレングスデータメモリ２０１の出力情報Ｄ
ＬＤ　ｆｌ−力１人力され、その出力はアドレスカウン
タ３０５のデータ入力に供給キれて情報ＤＬａ　、　Ｄ
Ｌｂによシ指定されるアドレスカウンタ＾Ｃ←）に対し
て書込み制御信号ＷＲ３によシ書込まれる（プリセット
される）構成となっている。従って、情報ＤＬａ　、　
’ＤＬｂにより指定されたアドレスカウンタＡＣ（ホ）
において１最大値検出回路３０８からセレクト制御信号
ＳＬＢが発生されていない条件では、１サンプリング周
期毎に現在値ＡＤＨ血から「１」を減じた値ｒ　ＡＤＲ
ｌｐｊ−Ｉ　Ｊが書込まれることになシ、その出力情報
ＡＤＨ日は時間経過とと−に「０」の方向へ減少する。

ところが、値ｒ　ＡＤＲ←）−１」か−最大値になると
、最大値検出回路３０８からセレクト制御信号ＳＬＢが
発生されるため、アドレスカウンタＡＣ６１１）にはセ
レクタ３０４を介して遅延時間情報ＤＬＤ”−が入力さ
れ、書込まれる。従って、アドレスカウンタＡＣに）の
内容は、セレクト制御信号５Ｌ１１の発生によシｒＤＬ
Ｄ”−」になった後、サンプリング時刻の経過とともに
「０」の方向へ順次便化するものとなる。。すなわチ、
セレクタ３０４．アドレスカウンタ３０５．ラッチ３０
１．減算回路３０７．最大値検出回路３０８とから成る
部分では、情報ＤＬａ　、　ＤＬｂで指定されるアドレ
スカウンタＡＣ（ホ）にかいて遅延時間情報ＯＬＤ”に
）に対応する遅延時間に等しい周期で一巡するアドレス
情報４ＯＲ［ｎｉｌが形成され為。

このアドレス情報ＡＤＲ（ｙｄ−アドレス情報出力回路
３０９へ供給される。

アドレス情報出力回路３０９は、メモりＳＤＯ〜５Ｄ１
５　、メモリＤＯ〜Ｄ１５．メモリＭＤＯ〜ＭＤ１５に
対する情報の読出しおよび書込みのためのアト°レス情
報を出力するものである。このアドレス情報出力回＠　
３Ｇ９は、例えばメモＩＪＤＯから１ｍ時間遅れた情報
を読出して初期反射音ＥＣＨ（ｔ）を形成する場合には
、メモリＤｏに関するアドレス情報（ｏｏ）と第１反射
音ＥＣＩ（ｌ〜第ｉｏ反射音１１ｉ：ＣＨＩＱの各遅延
時間１ｇに対応する１１ビツトのオフセットアト°レス
情報ＯＦ　＠ＡＤＲｍ　（−ＯＦ　’　ＡＤＲ１〜ＯＦ
　・＾ＤＲＩＯ：制御信号出力レジスタ３０３から出力
される）との加算値を下位アドレス情報とし、その上位
にメモリ番号情報ＤＬａおよびメモリ種別情報ＤＬｂを
付加し、この１組の情報をアドレス情報ＤＶ−ＡＤＲと
して出力する。また、現在時刻でサンプリングした振幅
データＸ（ｔ）’ｔメモリＤＯに書込む場合、メモリＤ
Ｏに対応するアドレスカウンタＡＣ（ＤＯ）の出力情報
＾ｐＲ（００〕を下位アートレス情報とし、その上位に
メモリＤＯを指定する情報ＤＬａ　（＝ＤＬｏ）および
ＤＬｂ　（＝　ＤＬ、））を付加し、この１岨の情報を
アト°レス情報Ｄ・■・ＡＤＲとして出力する。また、
メモＩＪ　５ＤＯ−８Ｄ１５　　に対して振幅データの
書込みおよび続出しを行なう場合、下位アドレス情報の
全ビットを０”とし％七の上位にメモリＳＤＯ〜５Ｄ１
５を指定する情報ＤＬａ　（＝　ＤＬＯ〜ＤＬ１５）お
よびＤＬｂ　（＝　ＤＬｓ　Ｄ　）を付加してアドレス
情報ＤＭ−ＡＤＲとして出力する。また、残響音ＲＶ［
）’　、　ＲＶＤ２ｔ−形成する喘＆ｌＣハ、メ％１Ｊ
ｌ）ｌ〜０１５　、　ＭＤＯ−ＭＤ１５の七れぞれに対
応するアドレスカラｙ　ｆｉ　ＡＣ（Ｄｉ　）〜ＡＣ（
０１ｇ）　、　ＡＣ（ＭＤＯ）〜＾Ｃ（ＭＤ１５）の各
出力情報＾Ｄｆｔ［Ｄ１’ｌ〜入ＤＲ（０１５］。

ＡＤＲい（ＤＯ）〜＾ＤＲ（ＭＤＩＪ５）を下位アドレ
ス情報とし、七の上位に情報ＤＬａおよびＤＬＩ）を付
加し、これら１＠の情報をアドレス情報ＤＭ、ＡＤＲと
して出力する。この場合、情報ＤＬｓおよびＤＬｂの下
位に情報ＡＤＲω十ＯＦ　−ＡＤＲｍ　　を付加すべき
時には制御信号出力レジスタ３０３からＩＩＩ　ＩＩパ
ルスＧＰＩが出力される。また、情報ＤＬａおよびＤＬ
ｂの下位に付加する下位アドレス情報の全ピットを′Ｏ
”にすべき時には、制御信号出力レジスタ３０３から制
御パルスＧＥ’２が出力される。

なお、アドレス情報出力回路３０Ｓは、情報ＤＬａおよ
びＤＬｂを一時記憶するレジスタを内部に備えている。

次に、演算部４０は、メモリＤＯ〜Ｄ１５９ＭＤｏ〜Ｍ
Ｄ１５　、５ＤＯ−８Ｄ１５に記憶させるデータおよび
、各メモリから読出したデータの振幅レベル制御を行な
うもので、セレクタ４０１，４０５，４０８　　、演算
部１８４０２、テンポラリレジスタ４０３およびラッチ
４０４　、４０７　、４０８を備えている。

セレクタ４０１は、Ａ側入力にセレクタ４０６を介して
ディジタル楽音信号の振幅データｘ　（ｔ）および第１
の効果の付与され九振幅データＸ（ｔ）が選択的に入力
され、Ｂ側入力に記憶部１０からの読出しデータＭＲＤ
が入力され、Ｃ１１入力にラッチ４０４を介シてテンポ
ラリレジスタ４０３の出力データＲＧＤが入力されてお
り、これらの入力データｘ（ｔ）、Ｘ（ｔ）　、　ＭＲ
Ｄ　、　ＲＧＤは制御信号出力レジスタ３０３から出力
されるセレクト制御信号ＳＬＩ　（２ビツト構成）によ
っていずれか１つが選択され、演算回路４０２の演算入
力（３）に供給され七いる。

演算回路４０２は、演算入力（Ａ）にセレクタ４０５お
よびラッチ４０１を介して係数Ｈｎｍ″！ｌたはＫｎｍ
が選択的に入力され、演算入力（Ｂ）にラッチ４０４を
介してテンポラリレジスタ４０３の出力データＲＧＤが
入力され、演算入力（イ）にセレクタ４０１の選択出力
データ（ｘ　（ｔ）　、　Ｘ　（ｔ）　、　ＭＲＤ　、
　ＲＧＤ　）が入力され、制御信号出力レジスタ３０３
から出力される演算制御信号ＣＴＬ（３ビツトＷＩ収）
Ｋよシ、 （イ）−（Ａ）・閃＋Φ） （イ）″＝凶＋（Ｂ） （７）＝凶 （１）＝（Ｂ） （７）＝（０） の演算を実行し、その眞′ＩＩ＃憧（イ）をテンポラリ
レジスタ４０３．記憶部１０．出力レジスタ５００に供
給する構成になっている。

テンポラリレジスタ４０３は、ディジタルフィルタの処
理過程あるいは初期反射音１０Ｈ（ｔ）　、残響音ＲＶ
Ｄ’　、　ＲＶＤ”の形成過程における演算回路４０２
の演算値（７）を一時記憶し、その記憶内容をレジスタ
出力データＲＧＤとしてセレクタ４０１のＣ側入力およ
び演算回路４０２の演算入力（Ｂ）に１還するもので、
例えば５ビツト構成のレジスタ指定情ｆｌＲＧｏ　（ｃ
　ａＯ〜３１）により指定される３２個のレジスタＲＯ
〜Ｒ３１を有し、入力データは情報ＲＧａに１より指定
されたレジスタ（ＲＯ〜Ｒ３１）に対し書込み制御信号
Ｗａｔの制御によって書込まれる。

なお、セレクタ４０５は制御信号出力レジスタ３０３か
ら出力されるセレクト制御信号８１，２が”１”の時に
変調係数メモＩＪ２００から読出された肇調効実用の係
数Ｈｎｍを選択してラッチ４１３７に供給し。

信号８Ｌ２が１０″の時には残響係数メモリ２０１から
続出された残響効実用の係数Ｋｎｍを選択してラッチ４
０１に供給する。また、セレクタ４０６は制御信号出力
レジスタ３０３から出力されるセレクト制御信号ＳＬ３
が１１”の時に振幅データｘ　（ｔ）を選択してセレク
タ４０１に供給し、信号８Ｌ３力Ｉ″Ｏ”の時には第１
の効果の付加された振幅データＸ　（ｔ）を選択してセ
レクタ４０１に供給する。

ここで、第１の効果が付加された振幅データＸ（１）と
は、入カデイジタル楽音徊号に対してすてにビプフート
効果などの変調効果を第１図で説明した処理（フィルタ
係数の変調）により付加した・ものを指し、このデータ
Ｘ　（ｔ）は出力レジスタ５００から帰還されたもので
ある。これは、変調効果を付加した振幅データＸ　（ｔ
）に対し、さらに残響幼果などの第２の効果を重畳して
付加する場合に用いられる。

次に、出力レジスタ５０ｏは、演算回路４０２の演算値
（７）として得られ九を鉤劫果に関するデータＸ（１）
あるいは残響音に関するデータＥＣＨ（す、　ＲＶＤ（
ｔ）を書込み制御信号ＷＲ２によって取込み１．、。攻
込みデータを滅責器５０１を介して出力する。

次に、この構成の動作を説明する。なお、ここでは、デ
ィジタル楽音信号の１サンプリング周期内においてまず
変調効果を付加し１次にこの変調効果に加えてさらに残
響効果を時分割的に駅次付加する場合について説明する
。この場合％変調効果を付加するためのディジタルフィ
ルタは第１図の構造のものが指定され、残響効果を付加
する丸めの残響音形成回路は第９図の構造のものが指定
されたものとする。そして、第１図における遅延素子Ｄ
Ｌとしてはメモり５ｏｔｓを利用し、また第１図に訃け
る加算＠Ａｌの加算結果はテンポラリレジスタ４０３内
のレジスタ番号「３０」のレジスタＲ３０に一時記憶さ
れ、加算器Ａ２の加算結果はレジスタ番号「３１」のレ
ジスタＲ３，に一時記憶されるものとする。さらに、第
１図における乗算１ｉＭｔの乗算係数はｒｉｉＨＢ＊乗
算器Ｍ２乗算器体２はｒ−Ｈｎ２Ｊとする。なお、第１
図の加算器＾１は内入力とも加算入力（ホ）であるとす
る。

まず、現在時刻ｔの入力ディジタル楽音信号の振幅デー
タｘ（ｔ）、１サンプリング時間（ＴＯ）前の振幅デー
タｙ（ｔ−１）＋変調用係数−Ｈｎ２とにより、 ｙ　（ｔ）＝　ｘ　（ｔ）　　　Ｈｎｚ・ｙ（ｔ−１）
を演算し、この演算値ｙ（りをレジスタＲ３Ｑに一時記
憶させるため、次のステップ（１）〜（６）が実行され
る。

（１）　　初めに、変調係数メモリ２００に対して係数
ｒＨｎｚＪを貌出すためのアドレス情報ＡＤＲ（Ｈｍ〕
−ＡＤＲ（ｌ（２）が制御信号出力レジスタ３０３から
与えられ、係数ｒ’（ｎｚＪが続出される。この時、′
ｌ”のセレクト制御信号ＳＬ２および２ツテ制御信号Ｌ
４が制御信号出力レジスタ３０３から出力され、メモ！
７２００から読出された係数ｒ−Ｈ！１２Ｊはセレクタ
４０５を介してラッチ４０７にラッチされた後、演算回
路４０２の演算人力■に供給され、！ｌ０（２）　　次
に、データメモリ１００ｆｌメモリ８ｐ１５から１０時
間前の振幅データｙ（ｉ−ｔ）を読出すため、制御信号
出力レジスタ３０３からメモリ種別情報ＤＬｂ　”　Ｄ
Ｌ８Ｄ　＠メモリ番号情報ＤＬａ　ａ　ＤＬｌ　Ｂ　、
制御パルスＧＰ２が出力される。これによシ、情報ＤＬ
、、。

ＤＬｌ５を上位とし、その下位を全て６０″とする、す
なわちメモリ８Ｄ１５　を指示するアドレス情報タＡＤ
Ｒがアト°レス情報出力回路３０９から出力されてデー
タメモリ１００に与えられ、メモリ５Ｄ１５に記憶され
ている１０時間前の振幅データｙ（ｔ−１）が続出され
る。また、この時、ラッチ制御信号Ｌ２が制御信号出力
レジスタ３０３から出力され、メモ’）　５Ｄ１５から
続出きれた振幅データｙ（ｔ−１）はラッチ１０１にラ
ッチされる。

なお、振幅データｙ（ｔ−１）の１１″は、第１図の遅
延素子ＤＬの遅延時間がＴｏであるためである。

（３）次に、ラッチ１０１に一時記憶されている振幅デ
ータｙ（ｔ−１）とラッチ４０７に一時記憶されている
ｌＬａ　ｒ−Ｈｎｚ　Ｊとを乗算するため、セレクタ４
０１におけるＢｌ１選択入力を選択出力するためのセレ
クト制御信号８Ｌ１と、「■＝■・■」の演算を実行さ
せるための演算制御信号ＣＴＬが制御信号出力レジスタ
３０３から出力される。

これにより、セレクタ４０１は振幅データｙ（ｔ−１）
を演算回路４０２の演算入力■に供給する。

また、演算回路４０２は ■＝■・■＝−Ｈｎｚ１１ｙ（ｔｌ”）の演算を実行す
る。

（４）次に、演算回路４０２の演算値 ■＝−Ｈｎ２・ｙ（ｔ−１） をテンポ２リレジスタ４０３内のレジスタＲ３ｏに一時
記憶させるため、ｃ＝３０のレジスタ番号情報ＲＧａお
よび書込み制御信号ＷＲＩが制御信号出力レジスタ３０
３から出力される。これにょシ、演算回路４０２におい
て得られた演算値のはレジスタＲ３Ｑに一時記憶される
。

（５）　　次に、レジスタＲ３ｏの内容「−Ｈｎｚ・１
ｙ（ｔ−１）」と現在時刻（１）の振幅デーｐＫＣ４）
とを加算し、その加算値上レジスタＲ３−ｇに再記憶さ
せる。このため。

まずレジスタＲ３ｏの内容ｒ−Ｈｎ冨−Ｆ（ｔ−１）Ｊ
をラッチ４０４に転送するためにＣ諺３０のレジスタ番
号情報ＲＧｅおよびラッチ制御信号１，１−か制御信号
出力レジスｐ　３０３から出力される。その後、セレク
タ４０１のＡ儒セレクト入力を選択するセレクト制御信
号８Ｌｌと、セレクタ４０６の入側セレクト入力を選択
するセレクト制御信号ＳＬ３と、「■＝■＋■」の演算
を実行させるための演算制御信号ＣＴＬが制御信号出力
レジスタ３０３から出力される。

これにより、セレクタ４０１は振幅データｘ　（ｔ）を
演算回路４０２の演算人力■に供給する。また、演算回
路４０２は ■＝＠　＋　＠　−ｘ　（ｔ）−ＨＨｓ−ｙ　（ｔ−１
）の演算を実行する。

（６）次に、この演算値■をどジスタａＳＯに記憶させ
るため、前述のステップ（４）と同様にａ　＝　３０の
レジスタ番号情報ＲＧａおよび書込み制御信号ＷＲＩが
制御信号出力レジスタ３０３から出力される。これによ
り、レジスタＲ３Ｇには ｙ（ｔ）＝ｘ（ｔ）−Ｈｎｚ・ｙ（ｔ　　１）で示され
る演算値が記憶される。

また、この時上記演算値 ｙ（ｔ）”！（ｔ）Ｈｎｚ−ｙ（ｔ−１）を次のサンプ
リング時刻（１＋１）で使用する丸め。

前述のステップ（２）と同様にしてアドレス情報出力回
路３０９からメモリ５Ｄ１５を指示するアドレス情報Ｄ
Ｍ−五〇Ｒが出力されるとともに、制御信号出力レジス
タ３０３から書込み制御信号ＷＲ４が出力されて、該演
算値がデータメモリ１０Ｇのメモリ５Ｄ１５に書込まれ
る。

次に、ｒ　Ｘ（ｔ）＝Ｈｎｌｙ　（す＋ｙ（ｔ−１）Ｊ
　を演算し、この演算値Ｘ　（ｔ）　ｔ−テンポラリレ
ジスタ４０３内のレジスタＲ３，に一時記憶させ、この
ｖｋ咳演算値Ｘ　（ｔ）を出力レジスタ５００を介して
出力するために次のステップ（η〜（１４−１％実行さ
れる。

（７）　　初めに、ｒｙ（ｔ）・ｕｎｉＪの演算を実行
するため。

ｃ−３０のレジスタ番号情報ＲＧｃおよびラッチ制御信
号Ｌ１が制御信号出力レジスタ３０３から出力され、レ
ジスタＲ３ｏの内容ｒ　ｙ（ｔ）＝−ｘ（ｔ）−ｕｎｉ
　＊　ｙ（ｔ−１）Ｊが読出されてラッチ４０４に転送
されるとともに、またアドレス情＠　ＡＤＲ（Ｈｍ）　
−ＡＤＲ（Ｈｌ　）　。

セレクタ４０５の入側入力を選択するセレクト制御信号
８Ｌ２およびラッチ制御信号Ｌ４が制御信号出力レジス
タ３０３から出力されて、係数Ｈｎｔが変調係数メモリ
２００から読出されセレクタ４０５を介してラッチ４０
７にラッチされゐ。

（８）次に、セレクタ４０１のＣ儒入力を選択するため
のセレクト制御信号８Ｉ４と、「■＝■・■」の演算を
実行させるための演算制御信号ＣＴＬ　＃制御信号出力
レジスタ３０３から出力される。

これにより、セレクタ４０１はラッチ４０４の出力デー
タｙ　（ｔ）を選択して演算回路４０２の演算人力■に
供給する。また、演算回路４０２は ■３の・■＝Ｈａｌ＠ｙ　（ｔ） の演算を実行する。

（９）次に、この演算値■をレジスタ”５ＩＫ一時記憶
させる丸め、ｅ＝３１のレジスタ番号情報ＲＧ＠および
書込み制御信号Ｗａｔが制御信号出力レジスタ３０３か
ら出力される。これにより、演算回路４０２で得られた
演算値「■＝Ｈｎ１　・ｙ（ｔ）ＪはレジスタＲ３１に
記憶される。

ａ・　次に、レジスタＲ３１の内容ｒ　Ｈｎｘ　＠　ｙ
（ｔ）Ｊと１０時間前のデータｙ（を二ｌ）とを加算す
るため、前述のステップ（ηと同様にしてレジスタＲ３
ｔの内容ｒＨ１ｘ・ｙ　（ｔ）　Ｊが読出されてラッチ
４０４に転送された後、Ｂ側入力を選択するためのセレ
クト制御信号８Ｌ１と、「■＝■＋■」の演算を実行さ
せるための演算制御信号ＣＴＬが制御信号出力レジスタ
３Ｇ３から出力される。

これにより、セレクタ４０１は前述のステップ（２）に
おいてラッチ１０１にラッチされているデータｙ（ｔ−
１）を選択して演算回路４０２の演算入力■に供給する
。また、演算回路４０２は ■＝■＋■＝ｙ（ｔ−１）＋Ｈｎｌ−ｙ（ｔ）の演算を
実行する。この演算結果は前述のステップ（９）と同様
にしてレジスタＲ３１に記憶される。これにより、レジ
スタＲ３１には Ｘ（ｔ）＝　ｙ　（ｔ−１）ｉｎｌ＠ｙ（ｔ）で示され
るデータＸ　（ｔ）が記憶される。

Ｑｌｌ　　＆Ｋ、レジスタＲ３１の内容Ｘ＜ｔ）を出力
レジスタ５００を介して出力するため％噛ずレジスタＲ
３１の内容Ｘ（りが前述のステシブＣηと同機にしてラ
ッチ４０４に転送された俊、「■冨■」の演算を実行さ
せるための演算制御信号Ｃ’ＴＬが制御信号出力レジス
タ３０３から出力きれる。

これにより、演算回路４０２は ＠＝＠＝ｘ＜ｔ）＝ｙ　（ｔ−ｓ　）＋Ｈｎ１・ｙ（ｔ
）の演算を実行する。

ａ’ａ　　次に、制御信号出方レジスタ３０３かも書込
ミ制御哨号ＷＲ２が出力され、演算回路４０２の演算結
果（Ｄ力１出力レジスタ５００に記憶される。これによ
って、出力レジスタ５００は Ｘ（ｔ）＝＝　ｙ　（ｔ−１）　＋Ｈｎｔ　１１ｙ（ｔ
）で示される出力データを送出する。この場合、！（，
１１１＝Ｈユ２とすれば、前述の第（１）式と等しい出
力データｘｒｔ）が送出される。すなわち、変調効果の
付与でれたディノタル楽音信号（Ｘ　（ｔ）　）か送出
される。

αｌ　次に、出力レジスタ５ｏｏに記憶されているデー
タＸ　（ｔ）を後で説明する残響音形成において部用す
るため、制御信号出力レジスタ３０３からラッチ制御信
号Ｌ５か出力されて幀データＸ　（ｔ）ヵ１ラッチ４０
８にラッチされる。

この後１以上のような動作が各サンプリングタイムスロ
ット毎に行なわれる。

次に、以上のようにして変調効果の付加されたデータＸ
　（ｔ）に対して次のようにして残響効果が付加される
。

ａ、初期反射音の形成動作 初期反射音Ｂ’Ｈ（ｔ）ｔ−形成する場合。

（１）まず、現在時刻（りで変調効果の付加された楽音
の振幅データＸ　（ｔ）をデータメモリ１００のメモリ
ＤＯに書込むため、 ＳＬＩ　；　５ＥＩＪＣＴ（綽 ＳＬ３　；　ｓＥｔ、Ｅ’、ｒ’（ａ）ＣＴＬ　；■；
■ で示される内容のセレクト制御信号ＳＬ、ｌ　、　ＳＬ
３および演算制御信号ＣＴＬが制御信号出力レジスタ３
０３から出力される。これによって、セレクタ４０６は
ラッチ４０８に記憶されている変ｇ４効果の付与された
振幅データＸ　（ｔ）を選択しセレクタ４０１　′に介
して演算回路４０２の演算入力■に供給する。また、演
算回路４０２は、演算入力■に入力された振幅データＸ
　（ｔ）　ｔ−演算値■として出方する。

（２）次に、現在のサンプリング時刻（１）に対応した
メモリＤＯのアドレスヲ指定した上、このアドレスに演
算回路４０２の出力データＸ（りを書込むため、ＤＬａ
　　；　ＤＬ。

ＤＬｂ　；ＤＬｎ ＷＲ４；ｌ”（ＷＲＩ　ＴＥ　） Ｌ３　；′ｌ”（ＬＡＴＣＨ） で示される内容の信号ＤＬａ−Ｌ３が制御信号出方レジ
スタ３０３から出力される。

これによって、メモリＤＯに対応したアドレスカウンタ
ＡＣ（ＤＯ）の出力情報ＡＤＨ（Ｄｏ）が現在時刻（１
）の振幅データＸ（りを書込むための下位アト。

レス情報トしてラッチ３０６にラッチされる。そして、
このラッチされた下位アドレス情報ＡＤＨ（ＤＱ）は、
アト°レス情報出力回路３０９においてその上位にメモ
リ番号情報ＤＬａ　（−ＤＬＯ）　　およびメモリ種別
情報ＤＬｂ　（＝　ＯＬＤ　）が付加されてメモリＤｏ
に対する振幅データＸ（りの書込みアト°レス情＠ＤＭ
・＾ＤＲとして出力される。これにより、演算回路４０
２を介してデータメモリ１００のメモリＤＯのデータ入
力に与えられている現在時刻（１）の振幅データＸ（り
は書込み制御信号ＷＲ４によって現在時刻（１）に対応
したアト°レスに書込まれる。

（３）次に、各サンプリング時刻毎の初期反射音の合成
値を記憶するレジスタＲＯをクリアするため、ＲＧｅ；
ＲＱ ＣＴＬ　；（７）二〇 Ｗ旧；１　”　（ＷＩＴＩＣ） で示される内容の信号ＲＧｃ−ＷＲＩが制御信号出力レ
ジスタ３０３から出力される。

これによって、レジスタＲＯにはｒＯＪが書込まれる。

すなわち、レジスタＲＯはクリアされる。

（４）次に、第１反射音ＥＣＨ１を形成するため、ＯＦ
’５ＡＤＲｎ　；　ＯＦ’ＡＤＲＩＤＬｂ　　　：　Ｄ
Ｌｎ Ｇｉ”ｉ　　　　；−” Ｌ２　　　　；”ｌ”（Ｉ、ＡＴＣ）！　＞で示される
内容の信号ＯＦ＠ＡＤＲｍ〜Ｌｕｇ制御信号出力レジス
タ３０３から出力される。この場合、アドレス情報出力
回路３０９には前記ステツ、プａ　−（２）におけるメ
モリ番号情報ＤＬａ　（＝ＤＬｏ　）　零保持されてい
る。

これによって、アドレス情報出力回路３０９は、ラッチ
３０６にラッチされているアドレス情報ＡＤＲ〔ＤＯ〕
と遅延時間１１に対応したアドレス情報ＯＦ＠ＡＤＲ１
とを加算しその加算値を下位アドレス情報とし、メモリ
番号情報ＤＬｍ　（＝ｘｏＬ６　）　、メモリ種別情報
ａｔ、ｂ　（＝ｏＬｒｒ　）を上位アドレス情報とし、
メモリＤＯからｔ１時間前に書込んだ振幅データｘ（ｔ
−ｔｌ）を読出すためのアドレス情報り醒・ＡＤＨとし
て出力する。これにより、メモリＤＯから１、時間前の
振幅データｘ（ｔ−％ｔ）　　が読出され、この続出し
データｘ（ｔ−ｔｌ）はラッチ制御信号Ｌ２によってラ
ッチ１０１にラッチされる。

（５）次に、レジスタＲＯの現在値をラッチ４０４に転
送するため、 ＲＧｃ；ＲＱ １．１；”１”（ＬＡＴＣＨ） で示される内容の信号ＲＧ（＋、Ｌｌが制御信号出力レ
ジスタ３０３から出力される。これによって、レジスタ
ＲＯの現在値はラッチ４ａ４ｔ＜転送されて記憶される
。

（６）次に、１１１時間前振幅データＸ（ｔ−１１）に
振幅レベル制御用の係数Ｋｍ　ｌを乗算し、第１反射音
ＥＣＨ１に関する瞬゛時値Ｋｎｌ”Ｘ（ｔ　　Ｉｔ）を
得るため。

ＡＤＨ（Ｋｍｌ　；　Ａ＋）Ｒ（Ｋ４　）Ｌ４　　　　
：＠ｔ”（ＬＡＴＣＨ） ８Ｌ１　　　：　８ＥＬＥＣＴ（Ｂ） ８Ｌ２　　　；　ｓｇＬｃｃｖ（ａ） ＣＴＬ　　　；■・■＋■−■ で示される内容の信号ＡＤＨ（Ｋｍ）〜ＣＴＬが制御信
号出力レジスタ３０３から出力される。

これによって、係数メモリ２０１から第１反射音ＥＣＨ
Ｉに関する係数Ｋｎｌが読出されて演算回路４０２の演
算人力■に供給される。ま九、セレクタ４０１は、Ｂ個
入力にラッチ１０１から供給されている１１時間前の振
幅データＸ（ｔ−１３）を選択し、該データｘ（ｔ−’
ｔｌ）を演算回路４０２の演算人力■に供給する。壕だ
、演算回路４０２は ■＝■・■十■＝Ｋｎｌ　’Ｘ（ｔ−１１）＋（ＲＯ）
で示される演算を行なう。この場合、レジスタ８０の内
容は前述のステップ＆−（３）においてクリアされてい
るため、ここでは第１反射音ＥＣＨＩに関する瞬時値Ｋ
ｎ１・ｘ（ｔ−ｉｌ）が演算回路４０２の演算値■とし
て得られる。

（７）矢に、第１反射音ＥＣＨｔの瞬時値Ｋｎ１・Ｘ（
を−ｈ）をレジスタＲＯに転送して記憶させるため、Ｒ
Ｇｃ；ＲＯ ＷＲｌ；ｌ″ｌ”（ＷＲＩＴＥ） で示される内容の信号ＲＯ，ＷＲＩが制御信号出力レジ
スタ３０３から出力される″。

これによって、演算回路４０２の出力データの＝Ｋｎｌ
・Ｘ（ｔ−１１）がレジスタＲＯに書込まれる。

ここまでのステップを終了することにより、レジスタ１
１０には第１反射音ＥＣＨ１の瞬時値Ｋｎ、・Ｘ（を−
１１）が得られる。

（８）次に、第２反射音ＥＣＨ２〜第１０１！射音ＥＣ
ｆ（ｘＱＫ関する瞬時値Ｋｎ２−ｘ（ｔ−ｓｚ）　〜Ｋ
ｎｌＯ−ｘ（ｔ−ｉｌｏ）が前述のステップ息−（４）
〜＆−（７）と同様にして形成される。従って、第１０
反耐量ＥＣＨ１０に関するステップ、　−（ηの動作を
終了した段階では。

レジスタＲＯには第１反射音ＥＣＨＩ〜第１０反射音Ｅ
ＣＨＩＧの瞬時値の総和 ５００に対して書込み制御信号ＷＲ２によって書込まれ
、減衰器５０１に転送される。

ｂ、フィルタ動作 （１）まず、メモＩＪＤＩＯから５時間前の振幅データ
Ｘ（ｔ−ｊ）を読出すため、 ＤＬａ　　；　　ＤＬＩ（Ｉ ＤＩ、ｂ　；　ｏＩ、Ｄ Ｌ３　　　；　１″　（ＬＡＴＣ）Ｉ）Ｌ２；＠１”（
ＬＡＴＣＨ） で示される内容の信−＠ｐＬ、ｓ−１，７４が制御信号
出力レジスタ３０３から出力される。

これによって、メモリｆ）１０に対応したアト°しｘｉ
ｙつｙｐＡＣ（０１０）Ｏａｉ力情報ＡＤＲ［Ｄ１０］
が１時間的の振幅データＸ（＄−Ｊ）を読出すための下
位アドレス情報としてラッチ３０６にラッチされる。そ
して、このラッチされた下位アト−レス情報ＡＯＲ（０
１０）は、アドレス情報出力回路３０９においてその上
位にメモり番号情報ＤＬａ（＝ＯＬｔｏ）およびメモリ
種別情報ＤＩ、ｂ（よりＬｌ１）か付加されてデータメ
モリ１００のメモ９ＤＩＯＫ対して振幅データＸ（ｔ−
Ｊ）の読出しアト°レス情報ＤＭ＠ＡＤＲとして出力さ
れる。これによ）。

メモリＤＩＯから１時間前の振幅データＸ（ｔ−ｊ）が
読出され、この読出しデータＸ（ｔ−ｊ）轄ラッチ制御
信号Ｌ２によシラツチ１０１にラッチされる。

（２）次に、現在時Ｍ（ｔ）の振幅データＸ（りを振幅
データＸ（ｔ−ｊ）の読出しアト９レスと同一アドレス
に書込むため。

８Ｌ１　　；　８ＥＬＥＣＴ（Ａ） Ｓｂ２　　；　５ＥＬＥＣＴ（Ｂ） ＣＴＬ　　；（イ）＝閃 で示される内容の信号５ＬＩ−ＣＴＬが制御信号出力レ
ジスタ３０３から出力される。これによって、セレクタ
４０１は現在時刻（１）の振幅データＸ　（ｔ）を演算
回路４０２の演算人力■に供給する。また・演算回路４
０２は、演算人力■に入力された振幅データＸ　（ｔ）
を演算値■として出力する。

（３）欠に、振幅データＸ（ｔ）をメモリ０１０に書込
むため、 ＤＬａ　：　ＤＬＩＯ ＤＬｂ　、；　ＤＬ。

ＷＢ２　；’ｌ”　（ＷＲＩＴｇ） Ｌ３；１”（ＬＡＴＣＨ） で示される内容の信号ＤＬａ＝Ｌ３が制御信号出力レジ
スタ３０３から出力される。

これによって、メモリ０１０に対応したアト°レスカウ
ンタＡＣ（ＤＩＧ）の出力情報ＡＤＨ［：ＤＩＧ：ｌが
現在時刻（１）の振幅データＸ（りを書込むための下位
アト°レス情報としてラッチ３０６にラッチされる。

そして、このラッチされた下位アドレス情報ＡＤＨ〔Ｄ
１０〕は、アドレス情′＠出力回路３０１１においてそ
の上位にメモリ番号情１１０Ｌａ（ｘＤＬｔｏ）および
メモリ種別情＠　ＤＬｂ　（＝ＤＬＤ　）が付加されて
メ、そりＤＩＯに対する振襦データＸ（ｔ）の書込みア
ドレス情１１ＤＭ・ＡＤＨとして出力される。これによ
り、演算回路４０２を介してデータメモリ１００のメモ
リ０１０のデータ入力に与えられている現在時刻（１）
の振幅データＸ　（ｔ）は書込み制御信号ＷＲ４によっ
て現在時刻（１）に対応したアト°レスに書込まれる。

（４）次に、ローパスフィルタＬＰＦにおいて、レジス
タＲ１の内容、係数Ｋｎｉｘ＋ｊ時間前の振時間−タＸ
（ｔ−ｊ）によシ。

（Ｒ１）＋Ｋｎｘ１・Ｘ　（ｔ−ｊ　）を演算し、この
演算値をレジスタＲ１に再び記憶させるため％まず、 ＲＧａ　；　ＲＩ Ｌｌ；’ｉ”（ＬＡＴＣＨ） の内容て示される信号ＲＧ＠ｅ　Ｌ　ｌが制御信号出力
レジスタ３０３から出力され、レジスタＲ１の内容がラ
ッチ４０４に転送される。

（５）次に、Ｋｎｔｔ　−ｘ（ｔ−ｊ）の演算を行なう
ため。

ＡＤＨ［Ｋｍ］　；ムＤＲ（Ｋｔ　１　）Ｌ４　　　　
；”ｌ”（ＬＡＴＣＨ） ＳＬＩ　　　：　　５ＥＬＥＣＴ（Ｂ）ｓｔｚ　　　；
　　ｓｇｔｇｃｒ（ａ）ＣＴＬ　　　　　；　　■＝■
・■＋■で示される内容の信号ＡＤＨ（Ｋｍ）〜ＣＴＬ
が制御信号出力レジスタ３０３から出力される。

これによって、残響係数メモＵ２０１から係数Ｋｆｉｌ
ｌが読出されて演算回路４０２の演算人力■に供給され
る。また、セレクタ４０１は先のステップｂ−（１）で
ラッチ１０１にラッチされている振幅データＸ（ｔ−ｊ
）を選択し、演算回路４０２の演算入力（ト）に供給す
る。これによって、演算回路４０２は。

［Ｆ］＝■１■＋■ ＝　Ｋｆｉｉｌ　ａ　Ｘ　（ｔ−１）　＋Ｃｌ１ｌ　］
の演算を行なう。この場合、レジスタＲ１の内容は前回
のサンプリング時刻（ｔ−１）におけるフイルタ処理が
終了した段階でクリアされているため、このステップで
はＫｎｌｌ　ｍＫ（：％　＝ｊ）が演算値■として得ら
れる。

（６）次に、この演算値■ｅＫ、ｌｌ　−Ｘ（ｔ−ｊ）
をレジスタＲ１に記憶させるため、 ＲＧｏ　；　ＲＩ ＷＲＩ　；　＠ｔ”（ＷＲＩＴＥ） の内容で示される信号ＲＧｃ　、　ＷＲＩが制御信号出
力レジスタ３０３から出力される。

これによって、演算回路４０２の出力データＫｎｉｌ”
Ｘ（ｔ−ｊ）ＡＩレジスタＲ１に記憶される。

（７）次に、メモＩＪ　ＳＤＯから（ｊ−１）時間前の
振幅データＸ（ｔ−ｊ−１）ｔ−読出すため、ＤＬａ　
；　ＤＬｇ ＤＬｂ　；　ＤＬＩＤ ｏｐｚ　；１１″ ［１２；”ｌ”（Ｌ入ＴＣＨ） で示される内容の信号ＤＬａ〜Ｌ２が制御信号出力レジ
スタ３０３から出力される。すると、アト°レス情報出
力回路３０９は、下位アドレス情報の全ビットを１０″
にし、その上位にメモリ番号情１ｉＤＬａ（ＤＬｏ　）
　　およびメモリ種別情報ＤＬｂ　（＝ＤＬ＠り　）を
付加し、メモリ８ＤＯに対するアト°レス情報ＤＭ・Ａ
ＤＨとして出力する。これにより、メモリＳＤＯから（
ｊ−１）時間前の振幅データＸ（ｔ　−ｊ−１）か読出
され、ラッチ１０１にラッチされる。

（８）次に、レジスタＲ１の内容Ｋｆｉｌｌ　ａｘ（ｔ
−ｊ）ｌ係数Ｋｙｌ１２ｍラッチ１０１にラッチされて
いる振幅デー’ｊＸ（ｔ−ｊ−１）により Ｋｎ１２・Ｘ（ｔ　−ｊ−１）＋（Ｒ１）を演算し、こ
の演算値をレジスタＲ１に再び記憶させるため、まず ＲＧｃ　；　ＲＩ Ｌｌ；＠１”（ＬＡＴＣｆ（） で示される内容の信号ＲＧｃ　ｐ　Ｌｌが制御信号出力
レジスタ３０３から出力され、レジスタＲ１の内容Ｋｎ
ｌｔ　−Ｘ（ｔ−ｊ）がラッチ４０４に転送される。

（９）次に、　Ｋｎ１２−Ｘ（ｔ−ｊ−１）＋［Ｒ１）
Ｏ演算を行なうため。

八〇Ｒ（Ｋｍ）　；　ＡＤＲ（Ｋ１２）Ｌ４　　　　　
；　”ｌ”　　ｔ！、＾ＴｃＨ）ＳＬＩ　　　　　；　
　ｌＬｇｃＴ（８）ＳＬ２　　　　　；　　５ｆｉＬＥ
ＣＴ（Ｂ）ＣＴＬ　　　　；■＝■・■＋■ で示される内容の信号ＡＤＲＯ−）〜ＣＴム、がた１ｊ
御信号出力レジスタ３０３から出力される。

これによって、係数メモリ２０１から係数Ｋｎｌｌが続
出されて演算回路４０２の演算人力■に供給される。ま
た、セレクタ４０１はラッチ１０１にラッチされている
振幅データＸ（ｔ−Ｊ−１）を選択して演算回路４０２
の演算人力■に供給する。これによって、演算回路４０
２は ■＝［有］・■＋■ ＝Ｋｎ１ｚ−ｘ（ｔ−ｊ−１）＋Ｋｎｓ１＠Ｘ（ｔ−ｊ
）の演算値■を出力する。そして、この演算値［Ｆ］は
次のステップでレジスタＲ１およびＲ２に記憶される。

これにより、レジスタＲ１およびＲ２の内容は。

［１）＝［Ｒ２）＝Ｋｎ１２・ｘ（ｔ−ｊ−１）＋Ｋｎ
ｘｌ＠Ｘ（ｔ−ｊ　）となる。

一次に、レジスＪＲ２の内容、係数Ｋｒｎ１３　１１モ
リ８ＤＯに配憶されている（ｊ−１）時間前の振幅デー
タＸ（ｔ−ｊ−１’）により５Ｋ（１１３・ｘ（ｔ　−
３−ｉ）＋　（Ｒ２）の演算を行なうため、ｔず、レジ
スタＲ２の内容をラッチ４０４に転送するため、前述の
ステップｂ−（ｓ）と同様にしてレジスタＲ２の内容Ｋ
ｎ１２・Ｘ（ｔ　　ｊ　　ｌ）＋Ｋｎｔｔ・Ｘ（ｔ−ｊ
）がラッチ４０４へ転送される。

ａυ次に、係数Ｋｎ１３を続出してＫｎ１３・ｘ（ｔ−
ｊ−１）＋　［Ｒ２）の演算を行なうため、前述のステ
ップｂ−（９）と同様にして。

ＡＤＨ（Ｋｍ）　；　ＡＤＲ（Ｋ１３１Ｌ４　　　　；
＠１”（ＬＡＴＣＨ） ８Ｌｌ　　　　：　５ＩＬＥＣＴ（Ｂ）ＳＬ２　　　　
；　８ＥＬｇＣＴ（Ｂ）ＣＴＩ、　　　　；■＝■・■
＋■ で示される内容の信号ＡＤＨ（Ｋｍ）〜Ｃ’ＴＬが制御
信号出力レジス４３０３から出力される。

これにより、演算回路４０２は ［Ｆ］＝■・■＋■ ＝Ｋｎ１３　＠　Ｘ　（ｔ−ｊ　−１）＋　Ｋｎ１２　
＠　Ｘ　（ｔ−ｊ　　１　）　＋ＫＴ１１１　”Ｘ（Ｌ
−ｊ　）の演算値■を出力する。そして、この演算値の
は次のステップでレジスタＲ２に記憶され、このレジス
タＲ２を介してバイパスフィルタＨＰＦに供給される。

α）ローパスフィルタＬＰＦにおける最終ステップでは
、レジスタＲ１の内容をメモ！Ｊ　ＳＤＯに書込み、−
次のサンプリング時刻（ｔ＋１　）で使用するなめ、ま
ずレジスタＲ１の内容ｒ　Ｋｎ１２−　Ｘ　（ｔ−ｊ　
−１）＋’　Ｋ、１１　、ｘ（ｔ−ｊ）Ｊが前述のステ
ップｂ　−（８）と同様にしてラッチ４０４に転送され
た後、演算回路４０２に■＝■の演算萬を行なわせ、そ
の演算値「■＝Ｋｎｔ２・Ｘ（ｔ−ｊ−１）＋Ｋｎｌｔ
　・Ｘ（ｔ−ｊ）ＪがメモＩＪｓＤＯに書込まれる。こ
の書込み動作は、ＤＬａ　　；　　ＤＬ□ ＤＬｂ　；　ＤＬ、Ｄ ＧＰ２　；　”ｌ” ＷＲ４；　”ｌ”（ＷＲＩＴＥ） で示される内容の信号ＤＬ、〜ＷＲ４が制御信号出方レ
ジスタ３０３から出力されることによって行なわれる。

ローパスフィルタＬＰＦの動作が終了すると次にバイパ
スフィルタＨＰＦ’の動作が行なわれるが、このバイパ
スフィルタＨｐｒの動作については説明を省略する。

次に、遅延時間間隔の粗い残響音ＲＶＤ　”の形成動作
について説明する。

Ｃ０残響音ＲＶＤ’の形成動作 （１）’：ｆ、バイパスフィルタＨＰＦのレジスタＲ４
の記憶データＸ（ｔ−ｊ）に係数ＫｎｌＴ　を乗算し。

その乗算値Ｋｎ１７・Ｘ（ｔ−ｊ）をレジスタＲ５に記
憶させるため、 ＲＧｅ　　；　Ｒ４ Ｌｌ；＠ｌ”（ＬＡＴＣＨ） で示される内容の信号ＲＧｃ、Ｌｌが制御信号出力レジ
スタ３０３から出力され、レジスタＲ４の内容Ｘ（ｔ−
ｊ）がラッチ４０４に転送される、（２）次に−Ｋｎｌ
ｙ・Ｘ（ｔ　　Ｊ）を演算するため、ＡＤＨ（ｌ伽）　
；　ＡＤＲ（Ｋ１７）Ｌ４　　　　　：”ｌ”（ＬＡＴ
ＣＨ）ＳＬＩ　　　　　；　５ＥＩＪＣＴ（Ｃ）ＳＬ２
　　　　；　　５ＥＬＥＣＴ（Ｂ）ＣＴＬ　　　　；■
＝［有］φ■ で示される内容の信号ｉｏａ（ｓｃｍ）〜ＣＴＬ、が制
御信号出力レジスタ３０３から出力される。

これにより、演算回路４０２は ■＝■・■＝４．Ｂ７ｓＸ（ｉ−Ｊ） の演算値■を出力する。この演算値■は次のステップで
レジスタＲ５に記憶される。

（３）　＆　Ｋ、データメモリ１０ＧのメモリＤ１から
６１時間前の振幅データＸ（ｔ−Ｃ１）　ｔｉＩ！出し
、このデータＸ（を−Ｃ１）とレジスタＲ１１の現在値
とを加算し、その加算値を再びレジスタａｌｌに記憶さ
せるため、まず。

ＤＬａ　；　ＤＬＩ ＤＬｂ　；　ＤＬｎ Ｌ３　　；　”１”　（ＬＡＴＣＩ（）Ｌ２　；１”　
（ＬＡＴＣＨ） で示される内容の信号ＤＬａ　−Ｌ２２５ｊ制御信号出
力レジス４３０３から出力される。

これにより、メモリＤ１に対応したアト°レスカウンタ
ＡＣ（ＤＩ）の出力情報ＡＤＨＣ１）　ｌ　］か振幅デ
ータＸ（を−Ｃ１）を読出すための下位アドレス情報ト
してラッチ３０６にラッチされる。そして、この下位ア
ドレス情報＾ＤＲ（ＤＩ）はアト°レス情報出力回路３
０９においてその上位にメモリ番号情報ＤＬａおよびメ
モリ種別情報ＤＬｂ−７１付加されて、デ゛−タメモリ
１００に対してメモリＤＩのアドレス情報ＤＭ−ＡＤＲ
として出力される。これにより、メモリＯ１からα１時
間前の振幅データＸ（を−αｌ）が読出され、ラッチ１
０１にラッチされる。

（４）次に、この読出しデータＸ（を−Ｃ１）とレジス
タＲＩＬの現在値とを加算するため、レジスタＲ１１の
内容がラッチ４０４に転送されたｆ＆、８Ｌ１　；　ｓ
Ｅｔ、ＥｃＴ（ａ） ＳＴＬ　　；■＝■＋■ で示される内容の信号ＳＬＬ〜ＣＴＬが制御信号出力レ
ジスタ３０３から出力される。

これにより、演算回路４０２は ■＝■＋ＣＤ＝（Ｒ１１）＋Ｘ（ｔ−α１）で示される
演算値■を出力する。この場合、レジスタａｌｌの内容
は前回のサンプリング時刻（ｔ−１）における動作を終
了した段階でクリアされている。

このため、このステップ（４）における演算値■はＸ（
を−α１）となる。この後、演算値■はレジスタＲ１１
に転送されて記憶される。

（９次に、メモリＤＩから振幅データＸ（を−α１）を
読出し、これに係数Ｋｎ１８を乗算し、さらにその乗算
値ＫｎｌＢ・Ｘ（を−α１）とレジスタＲ５の内容ｒ　
Ｋｍ１７　＊Ｘ（ｔ　　ｊ）Ｊとの加算値をレジスタＲ
６に再び記憶させるため、まず前述のステップｃ　−（
１）と同様にしてレジスタＲ５の内容「Ｋｍ１７・Ｘ（
ｔ−ｊ）Ｊがラッチ４０４に転送される。

（６）次に、ラッチ１０１にラッチされている振幅デー
タＸ（ｔ−α１）、ラッチ４０４にラッチされているデ
ータｒＫｎ１７・Ｘ（ｔ−ｊ）Ｊ　、係数Ｋｎ１８とに
より。

（ｋ’）＝に、４ｓ　・Ｘ（を−α１　）十Ｋｎｕ　＊
　Ｘ　（ｔ−ｊ　）の演算を行なうため。

ムＤＲ（Ｋｍ）　　；　ＡＤＲ（Ｋｔｌ）Ｌ４　　　　
；＠１″（ＬＡＴＣＩ（）ｇＬｌ　　　　；　８′ＥＬ
ＫＣＴ（Ｂ）８Ｌ２　　　　；　５ｉｉｔ、ｇｅｔΦ）
ＣＴＬ　　　　：■＝［有］・■＋■ で示される内容の信号へ〇Ｒ（Ｋｍ　］〜ＣＴＬが制御
信号レジスタ３０３から出力される。

これによ〕、演算回路４０２は ■＋■・■＋■ ＝に、ｘｓ・Ｘ（ｔ−αｓ　）　＋Ｋｎ１７　、ｘ（ｔ
　　ｊ　）を出力する。ナして、この演算値■は次のス
テップでレジスタＲ６を介してメモリＤＩの現在時刻（
１）に対応したアト°レスに書込まれる。この後、レジ
スタＲ６はメモリＤ２の系統の処理を行なうためクリア
される。

（９次に、メモリＤ２〜Ｄ９の各系統に関する処理が前
述のステップ６−（３）〜ｅ−（６）と同様にして行な
われる。そして、メモリＤ１〜Ｄ９の各系統の処理を終
了すると、レジスタａｌｌには ＩＶＤ　（ｔ）＝　　Ｘ　　Ｘ（ｔ−ｘｒｎ）−１ で表わされる残響音ＦｔＶＤ’　Ｋｌｌする情ｌｌＩが
得られる。

次に、遷延時間間隔の＠７を残響音Ｒｖｏ”の形成動作
にってい説明する。

ｄ、　　＠警音ＲＶＤ　　１７）形成１作（１）まず、
メモ！Ｊ　ＭＤＯからβ１時間前の振幅データＲＶ［）
（ｔ−β１）　ｔｌ！ｆｆ１ｔ光Ｊ６、ＤＬａ　；　Ｄ
Ｌ□ ＤＬｂ　；　ＤＬＭＤ Ｌ３　　；　＠ｌ”　（ＬＡＴＣｆｌ）Ｌ２；“１’　
（Ｉ、ＡＴＣｆ（） で示される内容のラッチ制御信号ＤＬ＆〜Ｌ２が制御信
号出力レジスタ３０３かも出力される。これによ）、ア
ドレス情報出力回路３０９ＫＴｈいて前述のステップｅ
’−（３）と同様にしてメモリＭＤＯに対するアドレス
情報ＤＭ−ＡＤＨが形成され、メモリＭＤＱからβ１時
間前の振幅データＲＶＤ’（ｔ−β１）が読出される。

そして、コノデータＲＶＤ１（ｔ−β１）ハ９ツチ１０
１にラッチされる。

（２）次に、ラッチ１０１にラッチされた振幅データＲ
ＶＤ’　（ｔ−βｌ）　、　レジスタＲ１１１１ｊ７］
ｆ−ＩＦＬＶＤ’（ｔ）、係数Ｋ１１３０により。

−Ｋｒ、ｓｏ　＠ＲＶＤ　　（を−β１　）＋ＲＶＤ　
　（ｔ）を演算し、その演算値をレジスタＲ１２に記憶
させるなめ、ｆず、レジスタＲ１１（７）出力ｆ　−Ｉ
　ＲＶＤ’（ｔ）がラッチ４０４に転送された後、 ＡＤＲ［Ｋ＋１１］　；　ＡＤＲ（Ｋｍ０）Ｌ４　　　
　；”ｌ”（ＬＡＴＣＨ） ８Ｌ１　　　　；　８ＥＬＥＣＴ　（Ｂ）ＳＬ２　　　
　；　ＳＦ：ＬｆｌＣＴ　（８）ＣＴＬ　　　　；■＝
■・Φ＋■ で示される内容の信号ＡＯＲ（Ｋｍ）〜ＣＴＬ　＃制御
信号出力レジスタ３０３かも出力される。

これにより、演算回路４０２社 ■＝［有］・■＋■ ＝Ｋｎ３ｏｅＲＶＤ　　（ｔ−β１　）　十ＲＶＤ’　
（ｔ）の演算値■を出力する。そして、この演算値［Ｆ
］は次のス、テップにおいてレジスタＲ１２に記憶され
る。

０）次に、レジスタＲ１２の内容ｒ　Ｋｎ１ｏ＠ＲＶＤ
　（ｔ−、／ｌ）＋ＲＶＤ’（ｔ）」　　に係数Ｋｎ２
１を乗算する丸め、まずレジスタＲ１２の内容がラッテ
４０４に伝送された後、 ＡＤＨ［Ｋｍ］　；　ＡＤＲ（Ｋ２９）Ｌ４　　　　　
：”１″（ＬＡＴＣＨ）ＳＬＩ　　　　；　５ＥＬＥＣ
’ｒ　（Ｃ）８Ｌ２　　　　；　５ＥＬＥＣＴ　（Ｂ）
ＣＴＬ　　　　：力＝■・■ で示される内容の信号＾ＤＲ（Ｋｍ）〜ＣＴＬが制御信
号出力レジスタ３０３から出力される。

これによ！ｌ、演算回路４０２は ■＝■・■ ”Ｋｎｕ・（ＫｎｓｏｓＲｖｏ’　（ｔ−β１　）＋Ｒ
ＶＤ’（ｔ））で示される演算値■を出力する。この演
算値■は次のステップにおいてレジスタＲ１３に記憶さ
れる。

（４）次に、レジスタ真１３の内容とβ１時間前のチー
　ｆｉ　ＲＶＤ’　（ｔ−７１）（前述（ＤＸ？／プｄ
　−（１）Ｋオイてラッチ１０１にラッチされている）
とを加算し、その加算値をレジスタＲ１３Ｋ再び記憶さ
せる丸め、前述のステップｄ−（２）と同様にしてレジ
スタＲ１３の内容ｒ　Ｋｎ２１　＠　（Ｋｎ３０　＠Ｒ
ＶＤ’　（を−β１）＋ＲＶＤ”（ｔ）　）　Ｊがラッ
チ４０４に転送され九後、８Ｌ１　：　ｓｒ：ｔ、ｇｃ
ｒ　（ａ）ＣＴＬ　；■＝■＋■ で示される内容の信号ＳＬＩ〜ＣＴＬが制御信号出力レ
ジスタ３０３から出力される。これによシ、演算回路４
０２は ■＝■＋■ ：＝ｕｖＤ（ｔ−β１） ＋Ｋｎ２１１　ｅ　（１ｃｎ３ｏ　＠ＲＶＤ’　（を−
β１　）　＋ＲＶＤ　’　（ｔ））で示される演算値■
を出力する。この演算値［Ｆ］は次ノステップにおいて
レジスタＲ１３に記憶され、残響音情報ＲＶＤ　　とし
て出力される。

（５）次に、レジスタＲ１２の内容ｒ　ＫＨ３ｏ＊ＲＶ
Ｄ　　（を−β１　）＋ＲＶＤ　（す」をβ１時間遅れ
たサンプリング時刻（ｔ＋β１）で使用するため、レジ
スタＲ１２の内容がメモＩＪＭＯＱの現在時刻（１）に
対応したアドレスに書込まれる。

この後、β１時間間隔よシさらに密な残響音ＲＶＤ”　
、　Ｒ１／Ｄ　　が同様にして形成される。そして。

残響音ＲＶＤ　　の形成のためのステップｄ　−（５）
が終了すると、この残響音ＲＶＤＩｌｉＥｌｌするデー
タが前述のステップａ−（８）の場合と同機にして出力
レジスタ５００に書込まれ、滅貴１５０１に＠送される
。

これにより、変調効果に加えてさらに残響効果の付与さ
れ九ディジタル秦音信号が得られる。

なお、上記の説明では、ディジタル楽音信号の１サンプ
リング時間内にお−て、まず変調効果のための処理を行
ない、その後続いて残響効果のための処理を行なうよう
にした場合につ龜説明したが、この処理の順序は逆であ
ってもよい。ｔ＋、変調効果と残響効果の組合せに限ら
ず、異なる変調効果の組合せでもよい。

このようにこの発明は、制御プログラムの指示に基づい
て任意の効果回路をディジタルメモリおよびディジタル
演算回路によって構築するものであるため、同一回路を
時分割で使用することにより２各種の複数の効果を簡単
に付加することがで色る。例えば、入力楽音にビブラー
ト効果を付加した後、さらに残響効果を付加することが
極めて簡単に可能となる。あるいは、同一楽音に異なる
効果を並列的に付加することも可能となる。さらに・複
数系列の楽音に対しても同一回路で各系列毎にそれぞれ
異なる効果を付加することもで色るなど汎用性および経
済性という点で優れた利点がある。また、ディジタル符
号化された楽音信号を直接入力で色るため、電子楽器に
組合せて利用する場合でもＤ＆変換器やフィルタが不要
となり、集積化することかでき、構成を小規模化するこ
とができる。ま九、効果の特性を制御するパラメータを
制御プログラムの指示に従って自由に変えることができ
るため、演奏途中においても効果の特性を簡単に変える
ことかで咎、演奏上の操作性および演奏効果の点で優れ
た効果がある。

【図面の簡単な説明】

第１図はこの発明において使用するディジタルフィルタ
の基本構成を示す図、第２図は第１図に示した回路にお
いて乗算係数を変化させた場合の出力信号の周波数を化
管示す図、第３図は第１図の回路において入力信号周波
数の変化に対する出力信号の位相変化を示す図、第４図
は第１図における変調用係数発生器の一例を示す回路図
、第５図はこの発明に使用するディジタルフィルタの他
の例を示す図、第６図および第７＠嫁仁の発明において
使用する遅延回路の基本構成を゛示す図、第８図は第６
図の遅延回路の動作を説明する九めのタイムチャート、
第９図はこの発明にお−て使用する残響音形成回路の一
例を示す機能ブロック図、第１Ｏ図は第９図の実ｍ例に
おいて発生される初期反射音の特性図、第１１図は横型
フィルタ構成の遅延回路の１ｉｌｉｌ岐数特性を示す図
、第１２図および第１３図は第９図の実権ガにおいて発
生される残響音の特性図、第１４図は残響音形成回路の
他の例を示す機能ブロック図、第１５図はこの発明によ
る効果付加装置のＡ体例を示すブロック図、第１６図は
第１５図の実権例におけるデータメモリの構造を示す図
、第１７図は第１５図の実−例におけるディレィレング
スデータメモリの構造管示す図、第１８図は第１５図の
実ｍｎにおけるアドレスカウンタの構造を示す図である
。 ＤＦ・・・・ディジタルフィルタ、Ａｌ、４３・・・　
・加算器−Ｍｌ　ｅＭ２・・９０乗算器、ＤＬ、・・・
・遅延素子、ＭＣＧ・・・・変調用係数発生器、１＠・
＠働初期反射音形成部、２１１１・φ第１残響音形成部
、３・・・・第２残響音形成部、１０・・・・記憶部、
１００・・拳・データメモリ、２００．・、パラメータ
発生部、３　Ｑ　＠　１１　＠　１１アドレス情報発生
部、　３００・・・・プログラムメモリ。 ４Ｇ−−・−演算部、６０・・・・変調効果通訳回路、
７０・・・・残響効果選択回路。 特許出願人　　日本楽器製造株式会社 代珊人　山川数構（ほか１名） 第１６図 １００

Claims (2)

【特許請求の範囲】
1. （１）楽音に付加すべき複数の効果の種類を選択設定す
   る効果選択回路と、 この効果選択回路において選択可能な効果のそれぞれに
   対応した効果を付加するためのパラメータおよび演算制
   御データを記憶した制御データメモリと、 効果を付加すべ色ディジタル楽音信号を入力し・上記効
   果選択回路において選択設定され九複数の効果に対応す
   る上記パラメータお１び演算制御データに基づ色上記デ
   ィジタル楽音信号に対し選択設定された複数の効果を時
   分割でディジタル演算処理に１って付加する効果回路と を備えてなる効果付加装置。
2. （２）前記効果回路は、ゲイジタルメモリを遅延素子と
   して用い九遅砥回路を有するものである特許請求の範囲
   第１項記載の効果付加装置。