JPS59121094A - 残響装置 - Google Patents
残響装置Info
- Publication number
- JPS59121094A JPS59121094A JP57231550A JP23155082A JPS59121094A JP S59121094 A JPS59121094 A JP S59121094A JP 57231550 A JP57231550 A JP 57231550A JP 23155082 A JP23155082 A JP 23155082A JP S59121094 A JPS59121094 A JP S59121094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delay
- reverberation
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K15/00—Acoustics not otherwise provided for
- G10K15/08—Arrangements for producing a reverberation or echo sound
- G10K15/12—Arrangements for producing a reverberation or echo sound using electronic time-delay networks
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/06—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
- G10H2210/155—Musical effects
- G10H2210/265—Acoustic effect simulation, i.e. volume, spatial, resonance or reverberation effects added to a musical sound, usually by appropriate filtering or delays
- G10H2210/281—Reverberation or echo
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/041—Delay lines applied to musical processing
- G10H2250/046—Delay lines applied to musical processing with intermediate taps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/04—Chorus; ensemble; celeste
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/26—Reverberation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は残響装置に関し、特により自然で快よい残響信
号を得ることができる残響装置を提供することを目的と
するものである０ 従来例の構成とその問題点 ３ 、 、 一般に、電気回路に自然な残響音を得るためには、次の
ような条件が満足されなければならないことが言われて
いる。（１）特定の周波数の残響時間が著しく長くない
こと、（２）残響過程が時間と共にほぼ対数的に減衰す
ること、（３）残響パターンにおいて反射音の時間的密
度が直接音との時間間隔の２乗に比例して増大すること
、等があげられている。しかし、特に（３）の条件を電
気回路で実現するには回路の構成法２周波数特性のピー
ク。
号を得ることができる残響装置を提供することを目的と
するものである０ 従来例の構成とその問題点 ３ 、 、 一般に、電気回路に自然な残響音を得るためには、次の
ような条件が満足されなければならないことが言われて
いる。（１）特定の周波数の残響時間が著しく長くない
こと、（２）残響過程が時間と共にほぼ対数的に減衰す
ること、（３）残響パターンにおいて反射音の時間的密
度が直接音との時間間隔の２乗に比例して増大すること
、等があげられている。しかし、特に（３）の条件を電
気回路で実現するには回路の構成法２周波数特性のピー
ク。
ディップとの関係で自然な残響感が得られにくいもので
あった。
あった。
第１図に従来の残響装置を示す。第１図において、信号
源１からの入力信号を加算器３を介して遅延器４に加え
、この遅延器４にて所定の遅延時間τだけ遅延された信
号を帰還増幅器６を介して上記加算器３に帰還してもと
の入力信号と加算することにより間接音信号８を得、こ
の間接音信号８を得、この間接音信号８を上記信号源１
からの直接音信号２と加算器６にて加算することにより
、出力端子７に第２図に示すような残響信号が得られる
。第２図はその残響信号をインパルス応答で示しである
。しかしながら、上述した従来の残響装置は間接音信号
８の時間的密度が粗であるため、より自然で快よい残響
感を得にくい問題があった。
源１からの入力信号を加算器３を介して遅延器４に加え
、この遅延器４にて所定の遅延時間τだけ遅延された信
号を帰還増幅器６を介して上記加算器３に帰還してもと
の入力信号と加算することにより間接音信号８を得、こ
の間接音信号８を得、この間接音信号８を上記信号源１
からの直接音信号２と加算器６にて加算することにより
、出力端子７に第２図に示すような残響信号が得られる
。第２図はその残響信号をインパルス応答で示しである
。しかしながら、上述した従来の残響装置は間接音信号
８の時間的密度が粗であるため、より自然で快よい残響
感を得にくい問題があった。
発明の目的
本発明はこのような従来の欠点を解消するものであり、
信号源からの入力信号を複数個の出力をもつ遅延器に加
え、この遅延器からの各出力を加算した信号を入出力間
に帰還回路を設けた遅延器を通して出力することにより
、間接音信号の時間的密度を密となしてより自然で快よ
い残響感が得られるように構成したものである。
信号源からの入力信号を複数個の出力をもつ遅延器に加
え、この遅延器からの各出力を加算した信号を入出力間
に帰還回路を設けた遅延器を通して出力することにより
、間接音信号の時間的密度を密となしてより自然で快よ
い残響感が得られるように構成したものである。
発明の構成
本発明の残響装置は、遅延時間の創成にディジタルメモ
リ素子を使用し、信号の変換手段であるアナログ・ディ
ジタル変換、ディジタル・アナログ変換方式に適応型デ
ルタモジュレーション（以下ＡＤＭと略す）方式を使用
したものである。
リ素子を使用し、信号の変換手段であるアナログ・ディ
ジタル変換、ディジタル・アナログ変換方式に適応型デ
ルタモジュレーション（以下ＡＤＭと略す）方式を使用
したものである。
実施例の説明
第３図は本発明の一実施例を示しており、第３６ ／
、。
、。
図において、１ｏは信号源、３８はＡＤＭ方式変調器、
１１は複数個の出力をもつ遅延器、３９は各出力に対応
したＡＤＭ方式復調器、１２は上記遅延器１１を構成す
る第１の遅延素子群１１ａからの各出力を加算する第１
加算器、１３は上記遅延器１１を構成する第２の遅延素
子群１１ｂからの各出力を加算する第２の加算器、１４
は上記第１の加算器１２からの信号系路に対して設けた
第１の帰還制御付遅延回路であり、遅延器１４ａの出力
を可変抵抗器１４ｂを介して帰還して上記遅延器１４ａ
への入力信号と加算器１４ｃにて加算するように構成さ
れている０１６は上記第１の加算器１２からの信号系路
に対して設けた第２の帰還制御付遅延回路であり、遅延
器１５ａの出力を可変抵抗器１６ｂを介して帰還して上
記遅延器１５ａへの入力信号と加算器１５ｃにて加算す
るように構成されている。１６は上記第２の加算器１３
からの信号系路に対して設けた第１の帰還制御付遅延回
路であり、遅延器１６ａの出力を可変抵抗器１６ｂを介
して帰還して上記遅延器１６ａ６、−７ への入力信号と加算器１６ｃにて加算するように構成さ
れている。１７は上記第２の加算器１３がらの信号系路
に対して設けた第２の帰還制御付遅延回路であり、遅延
器１７ａの出力を可変抵抗器１７ｂを介して帰還して上
記遅延器１７ａへの入力信号と加算器１７ｃにて加算す
るように構成されている。１８は上記第１．第２の帰還
制御付遅延回路１４，１５，１６．１７の各出力を加算
する加算器であり、その出力つまり間接音信号が出力端
子１９に取り出されるようになっている◇尚、図示して
いないが上記出力端子１９に取り出される間接音信号は
上記信号源１０からの直接音信号と加算器にて加算され
ることにより、残響信号が取り出されるようになってい
る。
１１は複数個の出力をもつ遅延器、３９は各出力に対応
したＡＤＭ方式復調器、１２は上記遅延器１１を構成す
る第１の遅延素子群１１ａからの各出力を加算する第１
加算器、１３は上記遅延器１１を構成する第２の遅延素
子群１１ｂからの各出力を加算する第２の加算器、１４
は上記第１の加算器１２からの信号系路に対して設けた
第１の帰還制御付遅延回路であり、遅延器１４ａの出力
を可変抵抗器１４ｂを介して帰還して上記遅延器１４ａ
への入力信号と加算器１４ｃにて加算するように構成さ
れている０１６は上記第１の加算器１２からの信号系路
に対して設けた第２の帰還制御付遅延回路であり、遅延
器１５ａの出力を可変抵抗器１６ｂを介して帰還して上
記遅延器１５ａへの入力信号と加算器１５ｃにて加算す
るように構成されている。１６は上記第２の加算器１３
からの信号系路に対して設けた第１の帰還制御付遅延回
路であり、遅延器１６ａの出力を可変抵抗器１６ｂを介
して帰還して上記遅延器１６ａ６、−７ への入力信号と加算器１６ｃにて加算するように構成さ
れている。１７は上記第２の加算器１３がらの信号系路
に対して設けた第２の帰還制御付遅延回路であり、遅延
器１７ａの出力を可変抵抗器１７ｂを介して帰還して上
記遅延器１７ａへの入力信号と加算器１７ｃにて加算す
るように構成されている。１８は上記第１．第２の帰還
制御付遅延回路１４，１５，１６．１７の各出力を加算
する加算器であり、その出力つまり間接音信号が出力端
子１９に取り出されるようになっている◇尚、図示して
いないが上記出力端子１９に取り出される間接音信号は
上記信号源１０からの直接音信号と加算器にて加算され
ることにより、残響信号が取り出されるようになってい
る。
ここで、上記遅延器１１および上記遅延器１４ａ。
１５ａ、１６ａ、１７ａはランダムアクセスメモリ、シ
フトレジスタ等のディジタルメモリ素子で構成されてい
る。また、上記ディジタルメモリ素子に対する信号の入
出力のだめのディジタル・アナログ変換およびアナログ
・ディジタル変換はＡ７ −ン ＤＭ方式が採用されている。
フトレジスタ等のディジタルメモリ素子で構成されてい
る。また、上記ディジタルメモリ素子に対する信号の入
出力のだめのディジタル・アナログ変換およびアナログ
・ディジタル変換はＡ７ −ン ＤＭ方式が採用されている。
このＡＤＭ方式の原理を第４図〜第６図を用いて説明す
る。第４図、第５図において、帰還信号ｙ （ｔ）は誤
差信号ｅ （ｔ）＝ ｘ （ｔ）−ｙ （ｔ）を最小に
するように入力信号ｘ（１）を追跡する０ｅ（ｔ）がｏ
４たは正になれば零交差検出器３１が正電圧レベル＋Ｖ
を発生する。しかし、ｅ（ｔ）が負のときは零交差検出
器３１は負電圧レベル−Ｖを発生する。Ｘ（りとｙ （
ｔ）との比較は比較器３ｏでクロック周期ごとに一回行
なわれる。比較の時点で入力信号ｘ （ｔ）の方が大き
いと二進出力Ｌ （ｔ）はその周期Ｔの間＋Ｖとなる。
る。第４図、第５図において、帰還信号ｙ （ｔ）は誤
差信号ｅ （ｔ）＝ ｘ （ｔ）−ｙ （ｔ）を最小に
するように入力信号ｘ（１）を追跡する０ｅ（ｔ）がｏ
４たは正になれば零交差検出器３１が正電圧レベル＋Ｖ
を発生する。しかし、ｅ（ｔ）が負のときは零交差検出
器３１は負電圧レベル−Ｖを発生する。Ｘ（りとｙ （
ｔ）との比較は比較器３ｏでクロック周期ごとに一回行
なわれる。比較の時点で入力信号ｘ （ｔ）の方が大き
いと二進出力Ｌ （ｔ）はその周期Ｔの間＋Ｖとなる。
＋Ｖが積分器３３で積分されて帰還信号ｙ（ｔ）は大き
くなる。この動作はｙ（ｔ）が入力信号の値を越えるク
ロック時点のやや後まで続く０そこで誤差信号ｅ（ｔ）
が負となり、Ｌ （ｔ）は＋Ｖから−Ｖに変化する。こ
こで、３２はホールド回路である。このようら動作が引
き続き行われる。第３図ａが変調器である。第３図すは
復調器で、局部復号器（積分器）３５と低域通過フィル
タ３６で構成される。
くなる。この動作はｙ（ｔ）が入力信号の値を越えるク
ロック時点のやや後まで続く０そこで誤差信号ｅ（ｔ）
が負となり、Ｌ （ｔ）は＋Ｖから−Ｖに変化する。こ
こで、３２はホールド回路である。このようら動作が引
き続き行われる。第３図ａが変調器である。第３図すは
復調器で、局部復号器（積分器）３５と低域通過フィル
タ３６で構成される。
局部復号器３６はｙ （ｔ）を発生するが伝送誤りがな
ければｙ （ｔ）と同じになる。以上はデルタモジュレ
ーション（ＤＭ）方式の場合であるが、この方式は広帯
域にわたり、高Ｓ／Ｎを維持でき彦い欠点がある。その
対策として、入力信号ｘ （ｔ）の傾斜して働くアルゴ
リズムに２つの方法がある。１つはステップ幅１定でク
ロックパルス幅を変化させる方法。もう１つはクロック
パルス幅１定でステップ幅を変化させる方法である。こ
こでは後者の方法をとっており、これは適応型デルタ変
調方式（略してＡＤＭ）と呼ばれている。
ければｙ （ｔ）と同じになる。以上はデルタモジュレ
ーション（ＤＭ）方式の場合であるが、この方式は広帯
域にわたり、高Ｓ／Ｎを維持でき彦い欠点がある。その
対策として、入力信号ｘ （ｔ）の傾斜して働くアルゴ
リズムに２つの方法がある。１つはステップ幅１定でク
ロックパルス幅を変化させる方法。もう１つはクロック
パルス幅１定でステップ幅を変化させる方法である。こ
こでは後者の方法をとっており、これは適応型デルタ変
調方式（略してＡＤＭ）と呼ばれている。
これを用いた場合の基本的遅延器を第６図に示しだ。第
６図において、入力信号１ｏは変調器３８で変調され１
ビツトのディジタル信号になる。このディジタル信号が
ディジタルメモリ素子４０に入る。ディジタルメモリ素
子の書き込み、読み込みのタイミングコントロール回路
４１で入力信号１ｏが遅延され、復調器３９で復調され
てアナログ信号３９となる。具体的に、上記第１の遅延
素子群１１ａを構成する各素子の遅延時間はτ１１−８
３．２ｍＢ、τ２２＝４２．８ｍｓ、τ３３−１８．４
ｍＢ９ページ で、第２の遅延素子群１１ｂを構成する各素子の遅延時
間はτ４４’＝ ７０ 、１ ｍｓ 、τ５５＝２９．
８ｍｓ。
６図において、入力信号１ｏは変調器３８で変調され１
ビツトのディジタル信号になる。このディジタル信号が
ディジタルメモリ素子４０に入る。ディジタルメモリ素
子の書き込み、読み込みのタイミングコントロール回路
４１で入力信号１ｏが遅延され、復調器３９で復調され
てアナログ信号３９となる。具体的に、上記第１の遅延
素子群１１ａを構成する各素子の遅延時間はτ１１−８
３．２ｍＢ、τ２２＝４２．８ｍｓ、τ３３−１８．４
ｍＢ９ページ で、第２の遅延素子群１１ｂを構成する各素子の遅延時
間はτ４４’＝ ７０ 、１ ｍｓ 、τ５５＝２９．
８ｍｓ。
τ６６＝９．９ｍｓとなるように時間設定している。
また、上記第１．第２の加算器１２．１３からの信号系
路に対してそれぞれ設けた第１．第２の帰還制御付遅延
回路１４，１５，１６．１７を構成する各遅延器１４ａ
、 １５ａ 、 １６ａ 、 １７ａの遅延時間はτ
＝８３．５ｍｓ、τ２＝７４．５ｍｓ。
路に対してそれぞれ設けた第１．第２の帰還制御付遅延
回路１４，１５，１６．１７を構成する各遅延器１４ａ
、 １５ａ 、 １６ａ 、 １７ａの遅延時間はτ
＝８３．５ｍｓ、τ２＝７４．５ｍｓ。
ｒ ＝６３．３ｍｓ、τ４＝５８．９ｍｇとなるよう
に時間設定している。
に時間設定している。
このような構成において、信号源１ｏからの入力信号は
遅延器１１に入り、それぞれ異なった遅延時間だけ入力
信号が遅延されて加算器１２．１３に入り、加算器１２
．１３の数に応じた信号が得られる。次に前記加算器１
２．１３の信号を入力信号としてそれぞれ異なった遅延
時間を有する遅延器１４ａ、１５ａ、１６ａ、１７ａに
入り、加算器１８で加算され、出力信号を得ると同時に
帰還用可変抵抗器１４ｂ、１５ｂ、１５ｂ、１７ｂで帰
還され、この帰還ゲインの設定により最終的１ｏ７．−
ジ に残響音出力が出力端子１９に得られる。このように構
成すると、遅延器１１の遅延時間間隔は無理数になるよ
うに設定されており、その出力をそれぞれ異なる遅延時
間でフィードバックするため、インパルス応答でみると
パルスの時間間隔を密にすることができる。
遅延器１１に入り、それぞれ異なった遅延時間だけ入力
信号が遅延されて加算器１２．１３に入り、加算器１２
．１３の数に応じた信号が得られる。次に前記加算器１
２．１３の信号を入力信号としてそれぞれ異なった遅延
時間を有する遅延器１４ａ、１５ａ、１６ａ、１７ａに
入り、加算器１８で加算され、出力信号を得ると同時に
帰還用可変抵抗器１４ｂ、１５ｂ、１５ｂ、１７ｂで帰
還され、この帰還ゲインの設定により最終的１ｏ７．−
ジ に残響音出力が出力端子１９に得られる。このように構
成すると、遅延器１１の遅延時間間隔は無理数になるよ
うに設定されており、その出力をそれぞれ異なる遅延時
間でフィードバックするため、インパルス応答でみると
パルスの時間間隔を密にすることができる。
第７図は本発明の他の実施例を示しており、第７図中、
第６図に同一符号は同一の構成要件を示す。第７図にお
いて、入力信号は遅延器２１（τ。。−６０ｍ５）を通
り、遅延１１に入る。遅延器１１の遅延時間はｒ ＝
８３．２ｍｓ、ｒ２２＝４２．８１ ｍｓ、τ３３−１８．４ｍＢ、τ４４＝７０．１ｍＢｒ
５６＝２９．８ｍｓ、ｒ６６＝ａ９ｍｓとなるように時
間設定されており、この時間設定で加算器１２゜１３で
加算され、この信号が帰還制御付遅延回路１４．１５，
１６．１７でフィードバックされる。
第６図に同一符号は同一の構成要件を示す。第７図にお
いて、入力信号は遅延器２１（τ。。−６０ｍ５）を通
り、遅延１１に入る。遅延器１１の遅延時間はｒ ＝
８３．２ｍｓ、ｒ２２＝４２．８１ ｍｓ、τ３３−１８．４ｍＢ、τ４４＝７０．１ｍＢｒ
５６＝２９．８ｍｓ、ｒ６６＝ａ９ｍｓとなるように時
間設定されており、この時間設定で加算器１２゜１３で
加算され、この信号が帰還制御付遅延回路１４．１５，
１６．１７でフィードバックされる。
具体的に各帰還制御付遅延回路１４ 、１５ 、１６゜
１７の各遅延器１４ａ、１５ａ、１６ａ、１７ａの遅延
時間はτ１＝７３ 、０ｍ ｓ 、τ２−２−６Ｏ。
１７の各遅延器１４ａ、１５ａ、１６ａ、１７ａの遅延
時間はτ１＝７３ 、０ｍ ｓ 、τ２−２−６Ｏ。
ｒ３＝５２．５ｍｓ、Ｔ４＝４５．２ｍｓ となるよう
に時１１ ページ 間設定されており、この時間設定で残響時間が変化する
ものである。
に時１１ ページ 間設定されており、この時間設定で残響時間が変化する
ものである。
尚、上述した実施例ではフィードバック系の遅延器は４
個用いているが、コストとの関係で増減できる。この場
合、遅延器の時間（τ１．τ２．・・・・・・、τｎ）
の時間関係は１：０．９（±０．０２）：ｏ、ｓ（±○
、ｏ２）：０．７（±０．０２）：０．６（±０．０２
）：０．５（±０．０２）・・・・・・が最適であり、
この比率関係を満足するように設定するとよい。第８図
はコストダウンのためにフィードバック系を遅延器１１
の各出力系毎に１個設けた例であり、遅延時間は第７図
の場合と同じ値としている。第９図は遅延器１１の各出
力を加算して１信号として構成した場合である。尚、第
７図〜第９図において、遅延器２１としてのディジタル
遅延素子はＲＡＭ（ランダムアクセスメモリ）を使用し
ている。又、遅延器１１からの多くの出力を一度に加算
し、フィードバックする場合、周波数特性上でコムフィ
ルタ（＜シ形フィルタ）の形状を呈し、大きなピーク、
ディップを生ずることのないように時間設定の影響を除
去することが必要である。
個用いているが、コストとの関係で増減できる。この場
合、遅延器の時間（τ１．τ２．・・・・・・、τｎ）
の時間関係は１：０．９（±０．０２）：ｏ、ｓ（±○
、ｏ２）：０．７（±０．０２）：０．６（±０．０２
）：０．５（±０．０２）・・・・・・が最適であり、
この比率関係を満足するように設定するとよい。第８図
はコストダウンのためにフィードバック系を遅延器１１
の各出力系毎に１個設けた例であり、遅延時間は第７図
の場合と同じ値としている。第９図は遅延器１１の各出
力を加算して１信号として構成した場合である。尚、第
７図〜第９図において、遅延器２１としてのディジタル
遅延素子はＲＡＭ（ランダムアクセスメモリ）を使用し
ている。又、遅延器１１からの多くの出力を一度に加算
し、フィードバックする場合、周波数特性上でコムフィ
ルタ（＜シ形フィルタ）の形状を呈し、大きなピーク、
ディップを生ずることのないように時間設定の影響を除
去することが必要である。
発明の効果
以上、詳述したように本発明によれば、信号源からの入
力信号を遅延器に加え、このタップ付遅延器からの各出
力を加算した信号を入出力間に帰還回路を設けた遅延器
を通して出力するように構成しだので、間接音信号の時
間的密度をより密となしてより自然で快よい残響感を得
ることができる利点を有するものである。
力信号を遅延器に加え、このタップ付遅延器からの各出
力を加算した信号を入出力間に帰還回路を設けた遅延器
を通して出力するように構成しだので、間接音信号の時
間的密度をより密となしてより自然で快よい残響感を得
ることができる利点を有するものである。
第１図は従来の残響装置のブロック図、第２図は同装置
のインパルス応答を示す波形図、第３図は本発明の残響
装置の一実施例を示すブロック図、第４図ａはＡＤＭ方
式の変調器の原理図、第４図ｂＨ復調器の原理図、第６
図は入力波形、出力波形の応答例を示す信号波形図、第
６図はＡＤＭ方式による遅延器のブロック図、第７図、
第８図および第９図は同装置の他の実施例を示すブロッ
ク図である。 １ｏ・・・・・・信号源、１１・・・・・・複数個の出
力をもつ１３ページ 遅延器、１２．１３・・・・・・加算器、１４．１５゜
１６．１７・・・・・・帰還制御付回路、１８・・・・
・・加算器、１９・・・・・・出力信号、２１・・・・
・・遅延器、３８・・・・・・ＡＤＭ方式変調器、３９
・・・・・・ＡＤＭ方式復調器、恥・・・・・・ディジ
タルメモリ素子、４１・・・・・・タイミングコントロ
ール回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １−Ｎ１ へ へ 区 始 染 （ ＋＋＋！
のインパルス応答を示す波形図、第３図は本発明の残響
装置の一実施例を示すブロック図、第４図ａはＡＤＭ方
式の変調器の原理図、第４図ｂＨ復調器の原理図、第６
図は入力波形、出力波形の応答例を示す信号波形図、第
６図はＡＤＭ方式による遅延器のブロック図、第７図、
第８図および第９図は同装置の他の実施例を示すブロッ
ク図である。 １ｏ・・・・・・信号源、１１・・・・・・複数個の出
力をもつ１３ページ 遅延器、１２．１３・・・・・・加算器、１４．１５゜
１６．１７・・・・・・帰還制御付回路、１８・・・・
・・加算器、１９・・・・・・出力信号、２１・・・・
・・遅延器、３８・・・・・・ＡＤＭ方式変調器、３９
・・・・・・ＡＤＭ方式復調器、恥・・・・・・ディジ
タルメモリ素子、４１・・・・・・タイミングコントロ
ール回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １−Ｎ１ へ へ 区 始 染 （ ＋＋＋！
Claims (3)
- （１）信号源からのアナログ入力信号を適応型デルタ変
調方式により１ビツトのディジタル信号に変調し、前記
変換信号をディジタルメモリ素子に加え、前記ディジタ
ルメモリ素子の出力のタイミンクヲコントロールするこ
とにより、１個又は複数個の異なった遅延時間を創成す
ると共に前記ディジタルメモリ素子からの各出力を適応
型デルタ復調方式によりアナログ信号に復調し、この復
調されたアナログ入力信号を１個又は複数個の加算器に
よって加算して１個又は複数個の出力信号を出力する第
１手段と、この第１手段を構成する加算器からの出力信
号を入力信号とし、適応型デルタ変調方式により１ビツ
トのディジタル信号に変調してディジタルメモリ素子に
よりディジタル遅延し、適応型デルタ復調方式でアナロ
グ信号に復調することにより構成される遅延器の入出力
間に帰 − 遠回路を設けた複数個の帰還制御付遅延回路に信号を加
え、それぞれ異なった遅延時間でフィードバックする第
２手段と、この第２手段を構成する遅延器からの各出力
を加算して残響音としての間接音信号を取シ出す第３手
段を備えてなる残響装置０ - （２）第２の手段は第１手段を構成する加算器からの１
個の出力信号に対して複数個並列に接続したことを特徴
とする特許請求の範囲第１項記載の残響装置〇 - （３）第１手段を構成する加算器は複数個の遅延器から
の各出力と別設の遅延器からの出力を加算して出力する
ように構成したことを特徴とする特許請求の範囲第１項
記載の残響装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231550A JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
| US06/565,555 US4584701A (en) | 1982-12-27 | 1983-12-27 | Reverberator having tapped and recirculating delay lines |
| EP83308001A EP0115215B1 (en) | 1982-12-27 | 1983-12-29 | Reverberator having tapped and recirculating delay lines |
| DE8383308001T DE3375530D1 (en) | 1982-12-27 | 1983-12-29 | Reverberator having tapped and recirculating delay lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231550A JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121094A true JPS59121094A (ja) | 1984-07-12 |
| JPH0160158B2 JPH0160158B2 (ja) | 1989-12-21 |
Family
ID=16925246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231550A Granted JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4584701A (ja) |
| EP (1) | EP0115215B1 (ja) |
| JP (1) | JPS59121094A (ja) |
| DE (1) | DE3375530D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199198U (ja) * | 1984-11-30 | 1986-06-25 | ||
| JPS62157000U (ja) * | 1986-03-07 | 1987-10-05 | ||
| JPH01149611A (ja) * | 1987-12-07 | 1989-06-12 | Matsushita Electric Ind Co Ltd | 連続可変遅廷装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129004A (en) * | 1984-11-12 | 1992-07-07 | Nissan Motor Company, Limited | Automotive multi-speaker audio system with different timing reproduction of audio sound |
| US5050216A (en) * | 1985-09-13 | 1991-09-17 | Casio Computer Co., Ltd. | Effector for electronic musical instrument |
| US4727581A (en) * | 1986-04-17 | 1988-02-23 | Acoustic Angels Corporation | Method and apparatus for increasing perceived reverberant field diffusion |
| JP2591198B2 (ja) * | 1989-12-12 | 1997-03-19 | ヤマハ株式会社 | 電子楽器 |
| JP2508339B2 (ja) * | 1990-02-14 | 1996-06-19 | ヤマハ株式会社 | 楽音波形信号形成装置 |
| JP2841257B2 (ja) * | 1992-09-28 | 1998-12-24 | 株式会社河合楽器製作所 | 残響付加装置 |
| FR2720539B1 (fr) * | 1995-05-19 | 1997-01-03 | Ibm | Système de réverbération audio numérique en temps réel. |
| US6091824A (en) * | 1997-09-26 | 2000-07-18 | Crystal Semiconductor Corporation | Reduced-memory early reflection and reverberation simulator and method |
| JP3397116B2 (ja) * | 1998-01-27 | 2003-04-14 | ヤマハ株式会社 | 音響効果付与装置 |
| US6147631A (en) * | 1998-12-09 | 2000-11-14 | Cirrus Logic, Inc. | Input sampling structure for delta-sigma modulator |
| US6260053B1 (en) | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806806A (en) * | 1972-11-20 | 1974-04-23 | Bell Telephone Labor Inc | Adaptive data modulator |
| US3878465A (en) * | 1972-12-15 | 1975-04-15 | Univ Sherbrooke | Instantaneous adaptative delta modulation system |
| US4184047A (en) * | 1977-06-22 | 1980-01-15 | Langford Robert H | Audio signal processing system |
| US4215242A (en) * | 1978-12-07 | 1980-07-29 | Norlin Industries, Inc. | Reverberation system |
| JPS5850595A (ja) * | 1981-09-22 | 1983-03-25 | ヤマハ株式会社 | 効果付加装置 |
-
1982
- 1982-12-27 JP JP57231550A patent/JPS59121094A/ja active Granted
-
1983
- 1983-12-27 US US06/565,555 patent/US4584701A/en not_active Expired - Fee Related
- 1983-12-29 DE DE8383308001T patent/DE3375530D1/de not_active Expired
- 1983-12-29 EP EP83308001A patent/EP0115215B1/en not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199198U (ja) * | 1984-11-30 | 1986-06-25 | ||
| JPS62157000U (ja) * | 1986-03-07 | 1987-10-05 | ||
| JPH01149611A (ja) * | 1987-12-07 | 1989-06-12 | Matsushita Electric Ind Co Ltd | 連続可変遅廷装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0115215A3 (en) | 1985-04-03 |
| JPH0160158B2 (ja) | 1989-12-21 |
| EP0115215A2 (en) | 1984-08-08 |
| US4584701A (en) | 1986-04-22 |
| DE3375530D1 (en) | 1988-03-03 |
| EP0115215B1 (en) | 1988-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2110182C (en) | Electronic signal encoding and decoding | |
| JPS59121094A (ja) | 残響装置 | |
| US4638255A (en) | Rectangular wave pulse generators | |
| US3992582A (en) | Reverberation sound producing apparatus | |
| JPH0590899A (ja) | デイジタル音声信号の周波数応答に作用する回路装置 | |
| JPS5945306B2 (ja) | デイジタル・アナログ変換装置 | |
| GB2066628A (en) | Circuit arrangement for transmitting binary data elements as two tone frequences | |
| JPS58205195A (ja) | 残響装置 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPS6042653B2 (ja) | 残響装置 | |
| JPS6228892B2 (ja) | ||
| JPH0256853B2 (ja) | ||
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JP2703394B2 (ja) | 回転磁気ヘッド装置 | |
| JPS636799Y2 (ja) | ||
| SU1598119A1 (ru) | Цифровой трансверсальный фильтр | |
| JPS59162596A (ja) | 残響装置 | |
| JPH0540586Y2 (ja) | ||
| KR900008449B1 (ko) | 디지탈 신호 지연회로 | |
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JP2762525B2 (ja) | 擬似信号発生装置 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JP3334912B2 (ja) | 信号処理装置 | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 |