SU1598119A1

SU1598119A1 - Цифровой трансверсальный фильтр

Info

Publication number: SU1598119A1
Application number: SU874275000A
Authority: SU
Inventors: Анатолий Викторович Чепурных; Владимир Григорьевич Михайлов
Original assignee: Предприятие П/Я А-1811
Priority date: 1987-07-02
Filing date: 1987-07-02
Publication date: 1990-10-07

Abstract

Изобретение относитс к технике обработки сигналов и может быть использовано дл фильтрации электрических колебаний в широком диапазоне частот. Целью изобретени вл етс упрощение устройства и расширение области применени . Цифровой трансверсальный фильтр содержит преобразователи кодов, буферные регистры, элемент задержки. При этом каждый I-й (при I=1,2...,N) преобразователь кода объединен с I-м буферным регистром в I-й блок пам ти. Возможные варианты выполнени блоков приведены в описании изобретени . Изобретение позвол ет уменьшить, стоимость фильтра, повысить его функциональные возможности, повысить его быстродействие. 1 з.п. ф-лы, 3 ил.

Description

1-й&хбП,

СП

х

00

Изобретение относитс к технике обработки сигналов и может быть использовано дл фильтрации электрических колебаний в широком диапазоне частот .

Цель изобретени - упрощение устройства и расширение области применени .

На фиг. 4 изображена структурна электрическа схема предлагаемого цифрового трансверсгшьного фильтра; на фиг. 2 - схема выполнени блоков пам ти; на фиг. 3 - схема усовершенствованного фильтра.

Цифровой трансверсальный фильтр (фиг. 1) содержит преобразователи 1 кодов, буферные регистры 2, элемент

3Задержки, каждый г-й (при , 2,...,N) преобразователь 1 кода объединены с i-M буферным регистром 2 в

i-й блок 4 пам ти. Кроме того, в фильтр введен (N+1)-й преобразователь 5 кода (фиг. 3).

Блок 4 пам ти (фиг. 2) содержит преобразователь 1 кода, выходные шины 1,...,р которого подключены к соответствующим входным шинам 1,...,р буферного регистра 2. Перва группа входных тин 1,...,р преобразовател 1 кодов вл етс первым входом 6 блока 4 пам ти, а втора группа входных шин 1,...,га вл етс вторым входом

7блока .4 пам ти. Вход управлени буферного регистра 2 служит входом

8управлени блока 4 пам ти, а выход ные шины буферного регистра 2 служат выходом 9 блока 4 пам ти. Выход 9 каждого i-ro блока 4 пам ти (фиг. 2) подключен к первому входу 6 (i+1)-ro блока 4 пам ти, а выход 9 N-ro блока

4пам ти служит выходом 10 фильтра, Вторые входы 7 блоков 4 пам ти соединены параллельно и служат информационным входом 11 фильтра. Синхронизирующий вход 12 фильтра через элемент 3 задержки подключен к управл ющим входам 8 блоков 4 пам ти.

На фиг. 3 представлена схема выполнени фильтра по третьему пункту формулы изобретени . В данном случае вход фильтра 11 соединен с вторыми входами 7 блоков 4 пам ти посредство ( М+1)-го преобразовател 5 кодов.

Цифровой трансверсальный фильтр работает следукмцим образом.

На вход 11 фильтра (фиг.1) поступает информационный сигнал « в виде параллельного двоичного кода. Одно

временно с ним на вход 12 синхронизации фильтра поступает сигнал синхронизации в виде периодических Импульсов , соответствуюпщх смене информации на входе фильтра. Частота смены информации на входах 11 и 12 фильтра соответствует полосе обрабатываемых сигналов F F 2f, где f частота следовани информационных сигналов.

Входной т-разр дный сигнал о, с входа 11 фильтра поступает на вторые входы 7 блоков 4 пам ти, реализующих функцию С X , + Х, в результате чег на входах буферных регистров 2 (фиг. 1 в блоках пам ти 4 по вл етс р-раз- р дный код, соответствующий свертке входных сигналов с весами С..

Сигнал синхронизации через врем задержки, определ емое элементом 3 задержки, и равное времени распространени сигнала через преобразовател 1 кода по вл етс на управл ющих входах буферных регистров 2.

По этому сигналу в буферные ре- гистры 2 занос тс коды, присутствующие на их входах. Таким образом, в любой момент времени на выходах i-ro буферного регистра 2 присутствует код, соответствующей следующему выражению:

Y . t

.Г.

5

0

где а - входна последовательность информационных сигналов.

На выходе 6 N-ro блока 4 пам ти присутствует код, соответствующий полной свертке предыдущих входных сигналов с коэффициентами импульсной реакции фильтра (весовыми коэффициентами ) , определ ющими амплитудно-частотную характеристику фильтра. Таким образом, каждое по вление на входах 8 блоков 4 пам ти синхросигнала сопровождаетс по влением на выходе 10 фильтра новой свертки, т.е. нового выходного сигнала.

Быстродействие фильтра определ етс в основном временем задержки элемента 3 задержки, которое, в свою очередь, выбираетс равным времени распространени сигнала через преобразователь 1 кода. Количество чеек пам ти V в N преобразовател х кода определ етс следующим выражением:

V N,p.2 .

Дл N 4, m р 6, V - 10-, тогда как дл прототипа V 10 , т.е.

в 1000 раз меньше. При пам ти в 10 бит можно обеспечить следующие характеристики предлагаемого фильтра: , . Быстродействие предлагаемого фильтра должно быть выше, так как врем распространени сигнала через пам ть в 10 бит (дл прототипа) должно быть значительно больше, чем врем распространени сигнала чере-з один преобразователь кода, имеющий (дл N 100) в 100 раз меньше чеек пам ти. К тому же предлагаемый фильтр позвол ет одновременно получать выходной сигнал со всех выходов 11 блоков пам ти 4, т.е. реализовать многоканальную обработку сигналов. При этом на выходе каждого i-ro блока пам ти 4 посто нно присутствует сигнал, подвергнутый фильтрации в фильтре i-ro пор дка. В фильтр (фиг. 3) введен (Ы+1)-й преобразователь 5 кода. При этом количество разр дов информационного сигнала, по- ступающего на входы блоков 4 пам ти, можно значительно сократить. Количество разр дов (т ) кода второго сигнала в логарифмическом виде можно определить по следующей зависимости:

т logj()

где К - основание логарифма в преобразователе 5 кода.

При использовании целых чисел значение К определ ет точность представлени сигнала j- в логарифмическом виде, котора вычисл етс по следующей зависимости:

Т 1 ) 100%.

Дл сигналов с динамическим диапазоном в 120 дБ и необходимой точностью в 1% количество разр дов уменьшитс с 20 до 11 разр дов и соответственно объем пам ти фильтра

или в

сократитс в раз.

20 „(lo-in i --2 раз

О

В данном случае преобразователи 1 кодов реализуют функцию j + К 1

Конструкци блока пам ти, содержаща только элементы пам ти и обладающа ; однородностью структуры, позвол ет изготовл ть их в интегральном исполнении с большой степенью интеграции . Коэффициенты С могут зано

0

15

20

О

1

ситьс заранее в процессе изготовлени . Име набор блоков пам ти в микросхемном исполнении с различными С,- можно быстро строить фильтры различного пор дка или быстро перестраивать их характеристики. Изготовление фильтра не требует специальной подготовки, так как структура их предельно проста (последовательное включение элемент тов с заранее известными Cj).

Таким образом, изобретение позвол ет упростить схему и расширить область применени предлагаемого фильтра . .

Claims

1.Цифровой трансверсальный фильтр N-ro пор дка, содержащий преобразователь кода, отличающийс тем, что, с целью расширени области применени и упрощени , в него введены N-1 преобразователь кода, N буферных регистров и элемент задержки, причем преобразователи кодов объединены попарно с буферными регистрами посредством подключени своих выходных шин к соответствующим входным шинам буферных регистров в N блоков пам ти, перва и втора группы входных шин преобразователей кодов вл ютс первым и вторым входами блоками пам ти, а вход управлени и выходные шины буферных регистров вл ютс соответственно входом управлени и выходом блоков пам ти, выход каждого i-ro блока пам ти подключен

к первому входу (i+1)-ro блока пам ти, а выход N-ro блока пам ти вл етс выходом фильтра, вторые входы блоков пам ти соединены параллельно и вл ютс информационным входом фильтра, синхронизирующий вход фильтра через элемент задержки подключен к управл ющим входам блоков пам ти.

2.Устройство по п. 1, о т л и- чающеес тем, что преобразователи кодов выполнены в виде посто30

35

40

45

50

55

нных запоминаю1цих устройств реализующих функцию С,,, где X,, величина сигналов в цифровом коде на первой и второй группе шин преобразо- вателей кодов соответственно, а С - (Коэффициент импульсной реакции фильтра , вл ющийс посто нной величиной дл каждого i-ro преобразовател ког дов.

12

Санхр. Дг итф

3. Устройство по П.1, о т л и - чающеес - тем, что, с целью сокращени пам ти и увеличени динамического диапазона фильтра, блоки пам ти соединены с входом фильтра посредством дополнительно введенного (N+D-ro преобразовател кодов, реализующего функцию логарифмировани входных сигналов.

Фиг. 2

S р.