SU570209A1 - Устройство дл приема сигналов с дельта-модул цией - Google Patents

Description

тегратора подключены последовательно соединенные в.)(одной элемент И, элемент пам ти и выходной элемент И. Выходы селекторов положительного и отркиательного приращений подключены х входам , соответствующих входных элементов И, а выход селектора сигнала маркера кадра через синхронизатор подключен к другим вх дам выходных элементов И, введены дешифратор номера канала, регистр пам ти, элеме ты задержки и элемент ИЛИ. Выход селектора кода номера канала через дешифратор номера канала подключен к входам регистра пам ти, каждый выход которого подключен к соединенным вместе другим аходам вход ных элементов И каждого канала, выходы се лекторов положительного и отрицательного приращений через соответствующие элементы задержки подключены к аходам элемента ИЛИ, выход которого подключен к установоч ному входу регистра пам ти, а выход синхро низатора через другой элемент задержки - к управл ющим входам элементов пам ти. На чертеже представлена структурна  электрическа  схема предлагаемого устройства . Оно содержит соединенные входами се- . лектор сигнала маркера кадра 1, селектор кода номера канала 2, селекторы положител ного 3 и отрицательного 4 приращений, а в каждом канале - последовательно соедине ные интеграторы 5 и фильтр низкой частоты 6, К каждому входу интегратора 5 подключены последовательно соединенные входной элемент И 7, элемент пам ти 8 и выходной элемент И 9. Выходы селекторов положительного 3 и отрицательного 4 приращений подключены к входам соответствующих Бходных элементов И 7-, 10, а выход селектора сигнала маркера кадра 1 через синхронизатор 11 подключен к другим входам выходных Элементов И 9, 12, дешифратор 13 номера канала, регистр пам ти 14, элементы задержки 15, 16, 17 и элемент ИЛИ 18 Выход селектора кода номера канала 2 через дещнфратор 13 подключен к входам регистра пам ти 14, каждый выход которого подключен к соединенным вместе другим аходам аходных элементов И 7, 10 каждого канала, выходы селекторов положительног о 3 и отрицательного 4 приращений через соответствующие элементы задержки 15, 16 подключены к входам элемента ИЛИ 18, вь$ход которого подключен к установочному входу регистра пам ти 14, а вьжод синхронизатора 11 через другой элемент задержки 17 подсоединен к управл юкшм входам элементов ггам ти 8, 19,-. Устройство работает следующим образом . Многоканальный сигнал кадра, поступивщий на аход устройства, одновременно подаетс  на селекторы сигнала маркера кадра 1, кода номера канала 2, положительного 3 и отрицательного 4 приращений. Сигнал маркера кадра зьщеленный с помощью селектора иа общего сигнала кадра, корректирует работу синхронизатора 11. Коды номеров каналов, выделенные селектором 2, поступают на вход дешифратора 13. В соответствии с номерами каналов, вход щих в группу с положительным приращением исходной функции, на соответствующих .выходах дешифратора 13 .последовательно во времени формируютс  одиночные импульсы. Эти импульсы поступают на соответствующие информационные входы регистра пам ти 14. После записи в соответствующий разр д регистра пам ти 14 сигнала последнего номера канала, вход щего в указанную группу , на выходе селектора 3 формируетс  одиночный сигнал положительного приращени  ис .ходной функции, который поступает одновременно на управл ющие в.ходы в.ходных элементов И 7 всех N каналов. Записанна  информаци  в регистре 14 через элементы И 7 переписываетс  в элементы пам ти 8 соответствую.щих каналов. Тот же сигнал с выхода селектора 3, пройд  элемент 15 задержки и элемент ИЛИ 18, устанавливает регистр пам ти 14 в исходное состо ние . Аналогичным образом через в.ходные элементы И 10 происходит перезапись информации из регистра 14 в элементы пам ти 19 те.х каналов, по которым исходна  функци  имела отрицательное приращение. Сигнал с выхода селектора 4, пройд  элемент 16 задержки и элемент ИЛИ 18, устанавливает регистр 14 также в ис.ходное состо ние(Подготавлива  его к обработке очередного кадра передачи информации. После завершени  обработки все.х частей данного сигнала кадра синхронизатор 11 вырабатывает одиночный импульсный сигнал, которьц г открывает выходные элементы И 9 и 12. При этом с элементов пакмти 8 и 19 на интегратор 5 соответствующего канала подаетс  только положительное или отрицательное приращение сигнала (в зависимости от знака приращени  исходного аналогового сигнала на передающей стороне). Если же в полном кадре передачи информации код адреса какого-либо канала отсутствует, то на входы интегратора 5 этого канала сигнал приращени  вообще не подаетс  и в нем сохран етс  накопленное значение сигнала от предьщущи.х кадров. Ступенчатый сигнал

с выхода интегратора 5, пройд  через) фильтр 6 низкой частоты, превращаетс  в аналоговый и поступает на соответствующий выход устройства.

Указанный импульсный сигнал от синхронизатора 11 через элемент задержки 17 стирает информацию, накопленную в элементах пам ти 8 и 19 за врем  обработки данного кадра. Поел этого устройство готовок приему сигнала очередного кадра с приходом которого весь описанный процесс обработки повтор етс .

Claims (2)

1.Авторское свидетельство СССР

№ 296252, кл. Н 03 К 13/22, 1971.

2.Борисов Ю. П. и др. Основы многоканальной передачи информации, М., Св зь 1967, с. 290-293.