SU559393A1 - Пороговый логический элемент - Google Patents

Пороговый логический элемент

Info

Publication number
SU559393A1
SU559393A1 SU2114465A SU2114465A SU559393A1 SU 559393 A1 SU559393 A1 SU 559393A1 SU 2114465 A SU2114465 A SU 2114465A SU 2114465 A SU2114465 A SU 2114465A SU 559393 A1 SU559393 A1 SU 559393A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
converter
threshold
inputs
Prior art date
Application number
SU2114465A
Other languages
English (en)
Inventor
Олег Владимирович Викторов
Леонид Федорович Карачун
Алексей Михайлович Романкевич
Александр Игоревич Яцунов
Original Assignee
Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Имени 50-Летия Великой Октябрьской Социалистической Революции
Priority to SU2114465A priority Critical patent/SU559393A1/ru
Application granted granted Critical
Publication of SU559393A1 publication Critical patent/SU559393A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

1
Изобретение относитс  к области автоматики и вычислительной техники. Элемент может быть применен, например, в устройст .вах с использованием резервировани , в качестве мажоритарного. На предложенных элементах стро тс  нреобразователи кодов, дешифраторы , суммирующие и множительные устройства, оперирующие с большим числом операндов.
Известен пороговый логический элемент, содержащий секционированную линию задержки , элементы совпадени , выходной триггер, св занный с выходным элементом совпадени , преобразователь кодов входных наборов, выходы которого св заны с входами линии задержки, а также элементы совпадени . Шина опроса элемента подключена к входу линии задержки и, кроме того, через переключатели начала отрицательных входов св зана с входом секции, котора   вл етс  соседней (справа) средней секции линии задержки . Выход последней секции линии задержки подключен к нулевому входу выходного триггера . Выход секции соседней (слев) средней секции св зан через переключатель конца положительных входов с выходной схемой совпадени  l.
Недостатком известного устройства  вл етс  необходимость использовани  линии задержки с большим числом секций, которое равно тпах ( tl I 11 I ) где d -вес т того аргумента, а t -порог и недостаточно высока  Надежность работы.
Целью изобретени   вл етс  повышение надежности работы логического элемента.
Дл  этого в пороговый логический элемент , содержащий шины входных аргументов, выходной триггер, выходной элемент совпадени , преобразователь кодов, секционированную линию задержки и элементы совпадени , введены два- сдвиговых регистра и два элемента ИЛИ, шины входных аргументов соединены с соответствующими входами сдвиговых регистров, выходы которых через элементы совпадени  и преобразователь кодов подключены ко входам секционированной линии задержки, входы элементов совпадени  первого и второго регистра подключены через элементы ИЛИ к выходу средней секции и к выходу секционированной линии задержки соответственно, выход первого сдви гового регистра соединен со входом выходного элемента совпадени , а выход второго сдвигового регистра с нулевым входом выходного триггера. На фиг. 1 изображена функциональна  схема порогового логического элемента; на фиГо 2 - схема сдвигового регистра; на фиг. 3 - преобразователь кодов входных наборов дл  порогового элемента с пара- i метрамиOl -2, d -1, 1, tj -1. На вход преобразовател  1 кодов подведены настроечные входы 2 весов и порога. Шины 3 входных аргументов и щина 4 синхроимпульса заведены на входы сдвиговых регистров 5. Выходы сдвиговых регистров 5 подключены к входам элементов 6 совпадени , выходы которых св заны с входом преобразовател  1 кодов. Выходы последнего подключены к секци м линии 7 задержки на которой формируютс  веса и порог. Выход 8 линии 7 задержки и выход 9 ее последней секции св заны соответственно с одними входами элементов ИЛИ 1О и 11, выходы которых через элементы 12 и 13 задержкй соответственно подключены к входу первого и к входу второго сдвиговых регист ров 5, Шина 14 опроса св зана с другими входами элементов ИЛИ 1О и 11 и с единичным входом выходного триггера 15, нулевой вход которого св зан с выходом второго регистра 5, а единичный выход тригге ра 15 подключен к одному входу выходного элемента 16 совпадени , другой вход которого св зан с выходом первого сдвигового регистра. Регистр (см, фиг. 2) состоит из (ti+l) однотипных разр дов, каждый из которых содержит основной триггер 17, выходы которого соединены с соответствующими входами вспомогательного триггера 18, а также содержит управл ющий триггер 19, нуле вой выход которого подключен, во-первых, к инверсному входу элемента 20, выход которого св зан с единичным входом триггера 17, а во-вторых, подключен к входу элемента 21 совпадени . Единичный выход трип гера 18 подсоединен к нулевому входу триг гера 17 и к одному из входов элемента ИЛИ 22, ко второму входу которого подклю чен выход элемента 21. Выход элемента 22 подсоединен к входу элемента 2.1. к к единичному входу основного триггера, которые принадлежат следующему по номеру разр ду регистра. Преобразователь кодов (см. фиг. 3) выполнен в виде сетки взаимно перпендикул рных щин. В каждой клетке сетки расположен логический элемент 23, обеспечивающий либо подключение гориоонтальцой щины к вертикальной, либо разв зку между шинами . Перед началом работы производитс  настройка порогового элемента на выполнение требуемой пороговой функции. Последний разр д одного из регистров 5 используетс  дл  формировани  с помощью преобразовател  1 кодов порога. Каждый из логических элементов 23 преобразовател  1 кодов может настраиватьс  по шинам 2 на выполнение одной из следующих функций: передача сигнала с горизонтальной шины на вертикальную, разв зка между щинами . На фиг. 3 щины настройки не показаньс. Настройка элемента 23 производитс  координатным способом: на горизонтальную и вертикальную координатные щины подаютс  сигналы настройки, элемент, сто щий на пересечении этих щин, выбираетс  и код настройки поступает по информационным настроечным щинам в данный элемент. Преобразователь условно разбиваетс  на две половины. Выходы левой половины (положительные выходы) св зываютс  через элементы 23 со входами аргументов X - у которых веса равны Qj и положительны, и с входом константы единицы в случае отрицательного Порога. Выходы (Правой половины ( отрицательные выходы) св зываютс  через элементы 23 с входами аргументов X , у которых веса равны С(| и отрицательны, и с входом константы единицы в случае положительного порога. Настройкой преобразовател  1 рбеспечиваетс  гальваническа  св зь входов преобразовател  с выходами таким образом, чтобы номер выходной щины (счита  справа фиг. 1, фиг. 3 дл  каждой половины преобразовател ), св занной со входной щиной, на которую подаетс  Xj , был равен весу этого входа Д; (а дл  входа константы 1 был равен порогу Ц ). Положительные и отрицательные выходы преобразовател  кода подключены соответственно к входам секций левой и правой половинок линии задержки. Следовательно, чем больщэ номер выхода преобразовател , тем больщее количество секций линии задержки заключены между этим выходом и- выхсдом 8(9) дл  левой половины (правой половины ). Таким образом, с помощью преобразовател  кодов и секционированию линии задержки формируютс  с учетом их знаков и величины веса, и порог. Работа порогового элемента начинаегс  с подачи ВХОДНОГО набора аргументов. Код входного набора по щинам 3 входных аргументов подаетс  на входы сдвиговых регистров 5. Единицы в коде входного набора
устанавливаютс  в единицы триггера 19 разр дов регистров. Константа 1, подаваема  в последний разр д одного из регистров 5 (в зависимости от знака порога) устанавливает в единицу триггер 19. С помощью СИ производитс  запись единицы в тот разр д первого и в тот разр д второго регистров 5, который соответствует месту первого аргумента, равного единице в коде входного набора. После этого на шину 14 подаетс  сигнал опроса, который устанавливает в единицу выходной триггер и через элементы ИЛИ 1О и 11 на входы элементов 6 совпадени . Поскольку в одном разр де каждого из регистров 5 задрсана единица, то сигнал опроса проходит через открытый элемент б совпадени , св занный с этим разр дом в каждом из регистров 5, на соответствующий вход {в левой и правой половине) преобразовател , и через элемент 29 преобразовател  поступает на выходную шину, номер которой соответствует весу первого не равного нулю аргумента. Сигнал опроса по вл етс  на этой выходной шине в левой (правой) половине преобразовател  в случае положительного (отрицательного) веса входного аргумента. В правой (левой) половине преобразовател  сигнал опроса пО  вл етс  на выходной шине с номером О. Так, например, если , и , то на втором выходе отрицательной (правой) половины преобразовател  1 и на нулевом выходе положительной (левой) половины по вл ютс  сигналы.
Сигнал опроса, задержанный на элементе 12 задержки и на элементе 13 задержки поступает на входы регистров 5 в качестве тактового импульса и сдвигает единицы в этих регистрах до ближайшего разр да , в котором управл ющий триггер 19 (см, фиг. 2) находитс  в единичном состо нии (до следующего равного 1 аргумента
Сигналы с выходов преобразовател  1 проход т через секции линии 7 задержки, заключенные между положительным выходом ивыходом 8 линии задержки (дл  левой половины преобразовател ) и отрицательным выходом и выходом 9 линии 7 задержки и через элементы ИЛИ 1О и 11 соответственно и поступают на входы элементов совпадени  6. Затем описанный цикл повтор етс  дл  следующего не равного нулю аргумента Этот процесс длитс  до тех пор, пока единица не по витс  на выходе старшего разр да какого-либо из регистров 5. Врем , в течение которого сигнал опроса циркулирует в левой половине линии задержки до по влени  на выходе первого регистра 5 единицы , равно Е Id.jx. если
t, S loi-l X--f если Т о.
Кажда  секци  линии задержки осуществл ет единичную задержку сигнала. Врем , в течение которого сигнал опроса шфкулнрует в правой половине линии задержки до по влени  единицы на выходе второго регистра 5, равно:
cSo
S /о(
если Т о.
Если i, : t.
i 2 единичный сигнал с Выхода первого регистра 5 проходит через Выходную схему совпадени  16, котора  от крыта выходным триггером 15, установленным в единицу.
Если t t , то единичный сигнал с выхода второго регистра 5 устанавливает выходной триггер 15 в О и единичный сигнал с выхода первого регистра не проходит через схему совпадени  16, следовательно , пороговый элемент реализует функцию
,ecли ё а - 1 (
х„. п
О, если i-1
r.e.f Сх... )--sg-n (TI- Z: a..:) . .
В пороговом элементе кажда  из половин секционированной линии задержки содержит число секций, равное тах(/а,7,/7,/} расчете на наихудший случай, против числа секции, равного
-max (zi /  . ) xi-i
дл  противопоставл емого порогового элемента , т.е. намного меньше. Так, например, дл  П 4 число секций дл  противопоставл емого элемента равно 24, а дл  предлагаемого-8; дл  Ti 5 соответственно-48,
16; дл  П 6-1ОО и 34,
Таким образом, введение новых блоков сдвиговых регистров, обладающих высокой степенью однородности и технологичностью, позвол ет значительно упростить пороговый
элемент, а следовательно, повысить надежность его работы.

Claims (1)

1. Авторское свидетельство СССР № 508935, М.Кл.- Н ОЗ К 19/42, 12.О6.74.
Фыг.1
;
(риг.г
Lil
SU2114465A 1975-03-18 1975-03-18 Пороговый логический элемент SU559393A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2114465A SU559393A1 (ru) 1975-03-18 1975-03-18 Пороговый логический элемент

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2114465A SU559393A1 (ru) 1975-03-18 1975-03-18 Пороговый логический элемент

Publications (1)

Publication Number Publication Date
SU559393A1 true SU559393A1 (ru) 1977-05-25

Family

ID=20613032

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2114465A SU559393A1 (ru) 1975-03-18 1975-03-18 Пороговый логический элемент

Country Status (1)

Country Link
SU (1) SU559393A1 (ru)

Similar Documents

Publication Publication Date Title
SU559393A1 (ru) Пороговый логический элемент
GB965749A (en) Improvements relating to devices for dividing numbers
SU620981A1 (ru) Адаптивное устройство дл построени гистограмм распределений
SU930626A1 (ru) Устройство дл задержки импульсов
SU646458A1 (ru) Устройство дл передачи информации
SU744546A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код
SU991405A1 (ru) Устройство дл вывода информации
SU1702375A1 (ru) Накапливающий сумматор
SU641668A1 (ru) Устройство дл временного уплотнени канала передачи данных
SU1211876A1 (ru) Управл емый делитель частоты
SU1599850A1 (ru) Генератор систем базисных функций Аристова
SU433639A1 (ru) Коммутационная ячейка
SU430378A1 (ru) Ячейка коммутирующей среды
SU798811A1 (ru) Устройство дл сравнени двоич-НыХ чиСЕл
SU780203A1 (ru) Счетное устройство
SU957436A1 (ru) Счетное устройство
SU756637A1 (ru) Счетное устройство i
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU911742A2 (ru) Устройство дл приема сигналов с дельтамодул цией
SU1115239A2 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1501019A2 (ru) Генератор функций Уолша
SU1441388A1 (ru) Устройство дл делени чисел
SU944105A1 (ru) Коммутатор
SU1406738A1 (ru) Генератор псевдослучайных последовательностей
SU801289A1 (ru) Устройство фазировани по цик-лАМ