SU433639A1 - Коммутационная ячейка - Google Patents
Коммутационная ячейкаInfo
- Publication number
- SU433639A1 SU433639A1 SU1825113A SU1825113A SU433639A1 SU 433639 A1 SU433639 A1 SU 433639A1 SU 1825113 A SU1825113 A SU 1825113A SU 1825113 A SU1825113 A SU 1825113A SU 433639 A1 SU433639 A1 SU 433639A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cell
- output
- input
- switching
- outputs
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
1
Изобретение относитс к вычнслителышй технике и может быть использовано дл построени временных разделенных коммутационных систем щгфровых интегрирующих струк-тур .
Известны коммутационные . ченкн универ-, сальной вычнслнтельной системы. Устройство содержит регистр и схему сравнени . Подсоединение каждого канала к электронной машнне производитс последовательно. Причем в каждый момент времени может быть подклю- ю чено не более одного входного канала.
Однако известные чейки имеют недостаточное быстродействие, так как врем коммутации irpH последовательной передаче днскретной информацин большого числа каналов может быть значительным.
Целью изобретени вл етс повышение быстродействи коммутационной чейки.
Эта цель достигаетс тем.что в коммута- ционную чейку введены триггер,лини задержки и группа изЬ1+1 ключей .объединенные 20 входы которых соединены со входом сигнала коммутации.а входы и ключей - с выходами образовани двоичного кода адреса чейки, причем выход первого ключа соединен через пинию задержки с нулевымвходом триг 25 ггера св занного едини.чнь1м входом с вдсформационным входом чейки,единичным вы
ходом - с управл ющими в.чодами m ключей н нулевым выходом - с управл ющим входом {ш + 1)-го ключа, информационный выход которого соединен с выходом сигнала коммутации чейки.
На чертеже приведена функциональна блок-схема чейки.
Коммутационна чейка содержит группу ключей li, 12, ... Im, Im-hi, объединенныб входы которых соединены со входом 2 сигнала коммутации, а выходы--с вы.ходами 3i, 82, ... 3,1, дл образовани двоичного кода.адреса чейки. Выход первого ключа h соединен через линию задержки 4 с нулевым входом триггера 5. Триггер 5 св зан единичным входом со входом 6 чейки, единичным выходом - с управл ющим входом 7i, Тг, ... 7,п ключей Ь, Ь, ... 1т и нулевым выходом-с управл ющим входо.м 7,1,4-1 ключа Im+i- Выход ключа lia+i соединен с выходом 8 сигнала коммутации чейки. Коммутационна чейка содержит К т-разр дных регистров 9ь 92, . - , 9,;, в которых хранитс программа коммутации в виде .адресов чеек. Каждый регистр 9 св зан параллельными выходами со схемой сравнени Ш, на которую поступают также входы llblb, ... lira дл приема двоичного кода адреса чейки. Выходы К схем сравнений lOi,
10:;, ... I0,i вл ютс илформационными выходами 12, 122, ..- 2к коммутационной чейки. Коммутационна чейка участвует е работе цифровой интегрирующей структуры после скончани элементарного шага интегрировани в N интеграторах. Вычисленное приращение каждого интегратора на предыдущем щаге записываетс через вход 6 в триггер 5 соответствующей чейки.
В зависимости от приращени триггер 5 будет находитьс либо в единичном, либо в riyлевом состо нии. После этого на вход 2 первой чейки подаетс сигнал коммутации, который поступит одновременно на входы всех ключей 1ь Ь. .-., Uib 1ш-ц.
Если триггер 5 чейки будет находитьс в единичном состо нии, то будет открыта грунна ключей 1|, la, ... Im- Сигнал коммутации в этом случае по витс на выходах 3i, За, ...
Зщ.
. Далее сигналы с выходов Зь 32, ... Зщ преобразуютс в двоичный код адреса первой чейки, который поступит через входы lli. Па, ... lljM всех Л чеек на схемы сравнени Юь 102, ... lOj;. Схемы сравнени Юь ... 10,; сравнивают гюстушгвшмй код с кодами, наход н-1им11с в регистрах 9j, ... 9,; чеек.
Обычно в регистры 9 перед началом рабо-, ты цифровой интегрирующей структуры должны быть занесены адреса тех чеек, с которых приращени , записанные в триггерах 5, необходимо прин ть в данную чейку. Таким образом , приращение, записанное в первой чейке , будет передано в зависимости от программы ком.мутации в нужные интеграторы.
Далее сигнал коммутации с выхода ключа li первой чейки через линию задержки 4 перебросит триггер 5 в нулевое состо ние. На выходах 3), Зг, ... 3,,, первой чейки сигнал будет сн т, и процесс передачи приращени прекратитс . После этого сигнал коммутации по витс на выходе 8 первой чейки, так как пройдет через открытый сигналом с нулевого выхода триггера 5 ключ ,,,f-i.
С выхода 8 первой чейки сигнал поступит на вход 2 второй чей.ки. В этой чейке, если триггер 5 будет находитьс в единичном состо пии , аналогичны.м образо.м, как и дл первой чейки, произойдет процесс передачи приращени . Если же триггер 5 находитс в нулевом состо нии, то сигнал коммутации сразу же, пройд через открытый ключ Inv-n второй чейки, по витс на выходе 8. Далее он поступит на вход 2 третьей чейки.
Аналогичным образом сигнал коммутации пройдет через остальные чейки и по витс на выходе 8 N-ой чейки. При по влении сигнала на выходе 8 N-ой чейки на входе 2 первой чейки сигнал коммутации снимаетс и одновре.менно включаютс интеграторы. С этого момента процесс коммутации прекращаетс и начинаетс новый элементарный щаг интегрировани .
Предмет изобретени
Коммутационна чейка, содержаща /С т-разр дных регистров, параллельные выходы которых соединены со входами К схем сравнени , другие входы которых соединены со входами приема двоичного кода адреса чейки , а выходы схем сравнени соединены с информационными выходами чейки, отличающа с тем, что, с целью повышени быстродействи , в чейку введены триггер, лини задержки и групла из ключей, объединенные входы которых соединены с входной щиной сигнала коммутации, а выходы т ключей- с выходами образовани двоичного кода адреса чейки, выход первого ключа соединен через линию задержки с нулевым входом триггера, единичный вход которого соединен с информационным входом чейки, единичный выход - с управл ющими входами т ключей и нулевой выход соедииен с уиравл ющи .м входом (m-f 1)-го ключа, выход которого соединен с выходной шиной сигнала ком .мутации чейки.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1825113A SU433639A1 (ru) | 1972-09-04 | 1972-09-04 | Коммутационная ячейка |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1825113A SU433639A1 (ru) | 1972-09-04 | 1972-09-04 | Коммутационная ячейка |
Publications (1)
Publication Number | Publication Date |
---|---|
SU433639A1 true SU433639A1 (ru) | 1974-06-25 |
Family
ID=20526071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1825113A SU433639A1 (ru) | 1972-09-04 | 1972-09-04 | Коммутационная ячейка |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU433639A1 (ru) |
-
1972
- 1972-09-04 SU SU1825113A patent/SU433639A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU433639A1 (ru) | Коммутационная ячейка | |
US3407389A (en) | Input buffer | |
US2904252A (en) | Electronic calculating apparatus for addition and subtraction | |
US4387341A (en) | Multi-purpose retimer driver | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
US3308286A (en) | Statistical decision circuit | |
US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
SU406199A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ | |
SU366570A1 (ru) | ОЮОПАЛПАШ^т: О- VK:;n..,.^j,Ойол^штека fViSAВ. Г. Колосов и В. Н. ТисенкоЛенинградский ордена Ленина политехнический институт им. М. И. Калинина'-М. Кл. Н 03k 13/00УДК 681.325.53(088.8)_В П Т ?^«онда.10пЕРТ0|| | |
SU924704A1 (ru) | Устройство дл возведени в куб | |
SU708344A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный и обратно | |
SU758517A1 (ru) | Электронный искатель-счетчик многоканальный | |
SU636809A1 (ru) | Многоканальное устройство дл передачи информации с временным уплотнением | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
SU614444A1 (ru) | Устройство накоплени цифрового интегратора | |
SU1667045A1 (ru) | Устройство дл сдвига и нормализации | |
SU754478A1 (ru) | Регистр сдвига 1 | |
SU1451691A2 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU744546A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
SU1171780A1 (ru) | Устройство дл определени количества единиц в двоичном числе | |
SU608154A1 (ru) | Устройство дл сравнени -разр дных двоичных чисел | |
SU1176454A1 (ru) | Кодирующее устройство | |
SU590738A1 (ru) | Устройство дл делени | |
SU471581A1 (ru) | Устройство синхронизации |