SU1667045A1 - Устройство дл сдвига и нормализации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть применено в высокопроизводительных системах обработки информации. Целью изобретени   вл етс  сокращение аппаратурных затрат. Устройство содержит сдвигатель 1, блок 3 дешифраторов нул , два шифратора 4 и 7, первый узел 2 инвертировани , коммутатор 5, узел 8 сравнени  и второй узел 6 инвертировани . Введение второго узла 6 инвертировани  с соответствующими св з ми обеспечивает положительный эффект, заключающийс  в сокращении аппаратурных затрат. 3 ил.

Description

/6 о

VJ

о

СП

Изобретение относитс  к вычислительной технике и может быть применено в высокопроизводительных систамах обработки информации.

Цепь изобретени  - сокращение аппаратурных затрат,

На фиг. 1 приведена сгрукгурнач схема устройства дл  сдвига и нормализадии; на фиг. ч - структурна  схема сдвига гел ; на фиг. 3 - структурна  схема узла сравнени .

Устройство содержит сдвигатель 1, первый узел 2 инвертировани , блок 3 дешиф- раюров нул , первый шифратор 4, коммутатор 5, второй узел 5 инвертировани , второй шифратор 7, узел 8 сравнени , вход 9 задани  типа нормализации устройства , вход 10 данных устройства, вход 11 задани  режиме устройства, входы 111 и 11а первого и второго разр дов входа 11 зада- чи  режима устройства, вход 12 задани  кода сдвига устройства, вход 13 задани  йрпрззлени  сдвига устройства, вход 14 задание типа сдвига устройс ва, вход 15 стар- шего разр да входа 10 данных устройства, выхо/i 16 признака нул  устройства, выход Т7 признака переполнени  устройства, выход 18 .coqa нормализации устройства, выход 1у р Э-зупьтзта устройство.

Сив гатель 1 содержит узел 20 групповых сдвигов, узел 21 разр дных сдвигов, причем информационный входсдвигател  1 соединен информационным входом узла °0 i р ппозых сдвигов, выход которого  вл етс  -- -injfvi выходом сдвига гел  1 и соеди- не, с информационным входов узла 21 разр дных сдвигов, выход которого  вл ет- сг мерным выходом сДБИгбтел.ч 1, входы зама .{-.,- направлени  и типа сдеига которого . с соответствующими входами узла 20 . пупповых сдвигов н узла 21 разр дные : эигор, входы старших и младших раз- р дтг вчода задани  величины сдвига ГОЕМГЗТРМЯ соединены соответственно с вход т. ре,: р дов входов задани  велмчи- ны сдч-: з у -ьш 20 групповых сдвигов и узла Г pr..;x сдвигов.

Уз- л 3 сравнени  содержит первую м стору.-о 22 и 23 сравнени  и элемент ИЛИ 24, лричем входы старших разр дов первого и ыорого входов уз па 8 сравнени  соединены JCCT38TCTE8HHO с; входами р;эз- psAOii первого м второго входов схемы 22 г;рззнен /  , выход которой соединен с пер- йым входом элемента ИЛИ 24, выход которого :;вл зте  выходом узла 8 сразнени , oxo/ibi пл- дших разр дов первого и второго в-шдоз которого соединены состветствзнно с ехо/оми разр дов первого и второго вхо- U-,o 2Г( срарньк  , 8,ход которой со- ед| не1 f. тиоым входом элоиента ИЛИ 24.

Рассмотрим функциональное назначение и реализацию основных узлов и блоков устройства дл  сдвига и нормализации в предположении, что выполн ютс  сдвиги

64 разр дных чисел.

Сдвигатель 1 предназначен дл  быстрого выполнени  разных видов сдвига информации , поступающей на вход 10 данных устройства. Узел 20 групповых сдвигов осу0 ществл ет межбайтные сдвиги поступающей на его входы информации по значению старших разр дов выхода коммутатора 5 в соответствии с направлением и типом сдвига , установленными по входам 13 и 14 зада5 ни  направлени  и типа сдвига устройства, Узел 21 разр дных сдвигов осуществл ет сдвиг в пределах байта информации, поступающей на его вход по значению младших разр дов выхода коммутатора 5 в соответ0 ствии с направлением и типом сдвига, установленными по входам 13 и 14 направлени  и типа сдвига устройства. Как и в устройстве-прототипе , сдвигатель 1  вл етс  одно- тактным.

5 Первый узел 2 инвертировани  осуществл ет илм транзитную передачу информации со входа 10 данных устройства, или же инвертирование. Информаци  инвертируетс  при выполнении в устройстве арифме0 тического сдвига влево (первый разр д 111 входа 11 задани  режима установлен в единицу ) отрицательного числа (старший разр д 15 входа 10 данных установлен в единицу), в противном случае она передает5 с  через узел 2 транзитом. Первый узел 2 - инвертировани  может быть реализован на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, управл емых элементом И.

Блок 3 дешифраторов нул  служит дл 

0 побайтного анализа числа на нуль и может быть построен на восьмивходовых элементах ИЛИ.

Первый шифратор 4  вл етс  приоритетным и предназначен дл  формировани 

5 двоичного кода числа подр д идущих со стороны старших разр дов нулей в его входной информации. Фактически он указывает двоичный код числа подр д идущих со стороны старших байтов нулевых байтов информа0 ции, поступающей на вход 10 устройства. При нулевой информации на входе 10 данных на сигнальном выходе шифратора 4 формируетс  сигнал, поступающей на выход 16 признака нул  устройства. Первый

5 шифратор 4 может быть реализован точно так же, как и в устройстве-прототипе.

Коммутатор 5 осуществл ет передачу на вход задани  величины сдвига сдвигател  1 или информации с входа 12 задани  кода сдвига устройства, или информации с выхода 18 кода нормализации устройства. Сигнал , поступающий по входу 11j, разр да входа задани  режима работы устройства и равный Г, обеспечивает передачу на выход коммутатора 5 информации со входа 12 устройства. Сигнал, равный О, обеспечивает передачу на выход коммутатора 5 информации с выхода 18 кода нормализации устройства, причем, если на входе 9 задани  типа нормализации устройства присутствует сигнал 1, то на выход коммутатора 5 передаетс  код двоичной нормализации, в противном случае на выход коммутатора 5 передаетс  код шестнадцатиричной нормализации , умноженный на четыре. Коммутатор 5 может быть реализован точно так же, как и в устройстве-прототипе.

Второй узел б инвертировани  подобно первому узлу 2 инвертировани  осуществл ет или транзитную передачу информации, сформированной на втором выходе сдвига- тел  1, или ее инвертирование. Второй узел 6 инвертировани  может быть реализован аналогично первому узлу 2 инвертировани .

Второй шифратор 7 предназначен дл  формировани  двоичного кода числа подр д идущих со стороны старших разр дов нулей в поступившем на его вход байте информации . Он может быть реализован аналогично первому шифратору 4.

Узел 8 сравнени  предназначен дл  выработки признака переполнени  при левом арифметическом сдвиге. В нем происходит сравнение кодов нормализации и сдвига. Если код нормализации меньше кода сдвига или равен ему, то вырабатываетс  признак переполнени . Узел 8 (фиг. 3) состоит из двух схем сравнени , выходы которых объединены элементом ИЛИ. Перва  схема 22 сравнени  осуществл ет сравнение старших разр дов кода сдвига и кода нормализации . На выходе первой схемы 22 сравнени  по витс  сигнал 1 только тогда, когда старшие разр ды кода нормализации меньше старших разр дов кода сдвига. Втора  схема 23 сравнени  осуществл ет сравнение младших разр дов кода сдвига и кода нормализации, причем сигнал Г формируетс  только тогда, когда младшие разр ды кода нормализации меньше или равны младшим разр дам кода сдвига.

Работа устройства дл  сдвига и нормализации . Дл  определенности примем разр дность входной информации равную 64.

Режим нормализации.

В данном режиме устройство работает следующим образом. На вход 11 задани  режима работы устройства поступают нулевые сигналы входов разр дов 111 и 112. первый из которых запрещает инвертирование

информации в узлах 2 и 6, а второй передает код нормализации с выходов шифраторов 4 и 7 на вход задани  величины сдвига сдви- гател  1 через коммутатор 5, На вход 9 уст- 5 ройства поступает сигнал, определ ющий тип нормализации (двоична  или шестнадцатирична ), на входы 13 и 14 устройства подаютс  сигналы, настраивающие сдвига- тель 1 на выполнение логического сдвига

0 информации влево. С помощью первого узла 2 инвертировани , блока 3 дешифраторов нул , первого шифратора 4, коммутатора 5, узла 20 групповых сдвигов. второго узла б инвертировани , второго

5 шифратора 7 на выходе 18 устройства образуетс  код нормализации, который сообщает сдвигателю 1 через коммутатор 5 на сколько двоичных разр дов необходимо осуществить сдвиг влево нормализуемого

0 числа. При этом в случае двоичной нормализации на вход задани  величины сдвига сдвигател  1 подаетс  полноразр дный код нормализации, в случае шестнадцатиричной нормализации коммутатор 5 запрещает

5 передачу двух младших разр дов кода нормализации . Таким образом, в режиме нормализации на выходе 19 результата устройства формируетс  нормализованное число, а на выходе 18 устройства образуетс 

0 код нормализации.

Режим арифметического сдвига влево .

В этом режиме на вход 10 данных устройства поступает информаци , подлежа5 ща  сдвигу, а на входы 12-14 - информаци  соответственно о коде сдвига, направлении сдвига и типе сдвига. При этом на вход 11 задани  режима работы поступают два единичных сигнала входов 11i и 112 разр дов.

0 Первый сигнал разрешает инвертирование в узле 2 информации, присутствующей на входе 10 данных, и инвертирование в узле старшего байта информации, поступившей на выход узла 20 групповых сдвигов, если

5 только значение старшего входа 15 разр да входа 10 данных устройства равно единице. Второй сигнал разрешает передачу на выход коммутатора 5 значени  кода сдвига со входа 12 устройства. На вход задани  вели0 чины сдвига узла 20 сдвигател  1 поступает значение трех старших разр дов кода сдвига с выхода коммутатора 5, на вход задани  величины сдвига узла 21 сдвигател  1 поступает значение трех младших разр дов с вы5 хода коммутатора 5. Результат формируетс  на выходе узла 21 сдвигател  1 и поступает на выход 19 результата устройства. Кроме того, если код нормализации меньше или равен коду сдвига, то на выходе узла 8 сравнени  формируетс  сигнал переполнени 

при левом арифметическом сдвиге информации .

При выполнении других видов сдвига устройство работает аналогично режиму арифметического сдвига влево, но сигнал переполнени  на выходе 17 устройства не учитываетс .

Режим анализа.

Этот режим работы устройства может быть эффективно применен при предварительном анализе обрабатываемых чмсел на равенство нулю.

Устройство в этом режиме работает следующим образом. Анализируемое на куль число подаетс  на вход 10 данных устройства , а на вход 11 задани  режима работы поступает нулевой сигнал из вход 11i разр да , который настраивает первый узел 2 инвертировани  на транзитную передачу информации с его входа на выход. В случае нулевого числа на сигнальном выходе первого шифратора 4 образуетс  единичный сигнал, который поступает на выход 16 признака нул  устройства,,

Claims (1)

1. Формула изобретений

   Устройство дл  сдвига и нормализации, содержащее сдвигатель, блок дешифраторов нул , первый м второй шифраторы, пер- | вый узел инвертировани , коммутатор и узел сравнени , причем первый выход сдаи- гател   вл етс  выходом результата устройства , входы задани  направлений сдвига м типа сдвига которого соединены соответственно с входами задани  на- п равлени  сдвига и типа сдвига сдвигател , информационный вход которого соединен с входом данных устройства и с информационным входом первого узла инвертировани , выход которого соединен с входом блока дешифраторов нул , выход которого соединен с входом первого шифратора, выходы разр дов информационного выхода которого  вл ютс  выходами старших разр дов выхода кода нормализации устройства и соединены с входами старших разр дов

   первого входа узла сравнени  и первого информационного входа коммутатора, второй информационный вход которого соединен с входом задани  кода сдвига устройства и с вторым входом узла сравнени , выход которого  вл етс  выходом признака переполнени  устройства, вход первого разр да входа задани  режима которого соединен с первым управл ющим входом первого узла инвертировани , второй управл ющий вход

   которого соединен с входом старшего разр да входа данных устройства, вход второго разр да входа задани  режима которого соединен с первым управл ющим входом коммутатора , входы младших разр дов первого

   информационного входа которого соединены с выходами разр дов выхода второго шифратора, с входами младших разр дов первого входа узла сравнени  и с выходами младших разр дов выхода кода нормализации устройства, вход задани  типа нормали- зации которого соединен с вторым управл ющим входом коммутатора, выход которого соединен с входом задани  величины сдвига сдвигател , сигнальный выход

   первого шифратора  вл етс  выходом признака нул  устройства, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, оно содержит второй узел инвертировани , причем информационный вход

   второго узла инвертировани  соединен с вторым выходом сдвигател , вход второго шифратора - с выходом второго узла инвертировани , первый и второй управл ющие входы которого соединены соответственно

   с первым и вторым управл ющими входами первого узла инвертировани .

   Фиг. 2 is

   -Л

   8

   Фиг. 5