JPS5945306B2 - デイジタル・アナログ変換装置 - Google Patents
デイジタル・アナログ変換装置Info
- Publication number
- JPS5945306B2 JPS5945306B2 JP10211279A JP10211279A JPS5945306B2 JP S5945306 B2 JPS5945306 B2 JP S5945306B2 JP 10211279 A JP10211279 A JP 10211279A JP 10211279 A JP10211279 A JP 10211279A JP S5945306 B2 JPS5945306 B2 JP S5945306B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- digital
- pseudo
- random pattern
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
この発明は、低レベル時における雑音成分を平坦化でき
るディジタル・アナログ（Ｄ／Ａ）変換装置に関するも
のである。
るディジタル・アナログ（Ｄ／Ａ）変換装置に関するも
のである。
アナログ信号をＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄ−ｕ
ｌａｔｉｏｎ）化して記録再生するＰＣＭ記録再生装置
において、アナログ信号が低レベルで量子化ビット数が
少ない場合、量子化雑音は白色雑音とならず、聴感上耳
ざわりな音となつて問題となる。
ｌａｔｉｏｎ）化して記録再生するＰＣＭ記録再生装置
において、アナログ信号が低レベルで量子化ビット数が
少ない場合、量子化雑音は白色雑音とならず、聴感上耳
ざわりな音となつて問題となる。
この問題の解決策としては第１図に示すような回路構成
としたものがある。図において、１はディジタル信号の
入力端子、２はＤ／Ａ変換器、３は白色雑音発生器、４
はアナログ加算器、５はアナログ信号の出力端子である
。次に動作について説明する。
としたものがある。図において、１はディジタル信号の
入力端子、２はＤ／Ａ変換器、３は白色雑音発生器、４
はアナログ加算器、５はアナログ信号の出力端子である
。次に動作について説明する。
入力端子１に加えられたディジタル信号はＤ／Ａ変換器
２でアナログ信号に変換される。一方、白色雑音発生器
３で発生させた白色雑音が加算器４でレベル調整され、
Ｄ／Ａ変換器２のアナログ出力信号と加算され、アナロ
グ出力端子５へ送られる。従来のＤ／Ａ変換装置は以上
のように構成されているので、白色雑音発生器３からの
白色雑音のレベル調整や温度ドリフト等に問題があり、
安定性に欠ける欠点があつた。
２でアナログ信号に変換される。一方、白色雑音発生器
３で発生させた白色雑音が加算器４でレベル調整され、
Ｄ／Ａ変換器２のアナログ出力信号と加算され、アナロ
グ出力端子５へ送られる。従来のＤ／Ａ変換装置は以上
のように構成されているので、白色雑音発生器３からの
白色雑音のレベル調整や温度ドリフト等に問題があり、
安定性に欠ける欠点があつた。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、疑似ランダムパタンにより白色雑
音を発生させることにより、低量子化ビット時の雑音を
白色雑音化でき、聴感上も良好で、安定性にすぐれたＤ
／Ａ変換装置を提供することを目的としている。
めになされたもので、疑似ランダムパタンにより白色雑
音を発生させることにより、低量子化ビット時の雑音を
白色雑音化でき、聴感上も良好で、安定性にすぐれたＤ
／Ａ変換装置を提供することを目的としている。
以下この発明を図示の実施例に基づいて詳細に説明する
。
。
第２図はこの発明の一実施例を示すもので、６はＭビッ
トのディジタル信号の並列入力端子、ＴはＮビットのＤ
／Ａ変換器、８は疑似ランダムパタン発生回路、９はア
ナログ信号の出力端子である。
トのディジタル信号の並列入力端子、ＴはＮビットのＤ
／Ａ変換器、８は疑似ランダムパタン発生回路、９はア
ナログ信号の出力端子である。
前記疑似ランダムパターン発生回路８は、例えば第３図
に示すような系列長５１１ビットの疑似ランダムパタン
発生回路を用いる。
に示すような系列長５１１ビットの疑似ランダムパタン
発生回路を用いる。
図において、１０は９ビットシフトレジスタ、１１はエ
クスクルーシブオア（Ｅｘｃｌｕｓｉｖｅ−ＯＲ）回路
、１２は疑似ランダムパタンの出力端子で、前記シフト
レジスタ１０中の数字はシフトレジスタの段数を表わす
。次に動作について説明する。
クスクルーシブオア（Ｅｘｃｌｕｓｉｖｅ−ＯＲ）回路
、１２は疑似ランダムパタンの出力端子で、前記シフト
レジスタ１０中の数字はシフトレジスタの段数を表わす
。次に動作について説明する。
入力端子６に加えられたデイジタル並列信号は、Ｎビツ
トＤ／Ａ変換器７のＭＳＢ（ＭＯｓｔＳｉｇｎｉｆｉｃ
ａｎｔＢｉｔ）から上位Ｍビツトに印加される。また、
（Ｍ＋１）ビ゛ント目からＮビ゛ント目に対しては、疑
似ランダムパタン発生回路８からのランダムパタンが印
加される。これらの入力によりＤ／Ａ変換器７からアナ
ログ信号が出力され、アナログ出力端子９に送出される
。このＤ／Ａ変換時には疑似ランダムパタンが（Ｍ＋１
）ビ゛ント目からＮビ゛ント目に常に入つているため、
デイジタル並列信号の有効ビツト数が少ない場合でも量
子化雑音は白色雑音と混じり、聴感上良好となる。
トＤ／Ａ変換器７のＭＳＢ（ＭＯｓｔＳｉｇｎｉｆｉｃ
ａｎｔＢｉｔ）から上位Ｍビツトに印加される。また、
（Ｍ＋１）ビ゛ント目からＮビ゛ント目に対しては、疑
似ランダムパタン発生回路８からのランダムパタンが印
加される。これらの入力によりＤ／Ａ変換器７からアナ
ログ信号が出力され、アナログ出力端子９に送出される
。このＤ／Ａ変換時には疑似ランダムパタンが（Ｍ＋１
）ビ゛ント目からＮビ゛ント目に常に入つているため、
デイジタル並列信号の有効ビツト数が少ない場合でも量
子化雑音は白色雑音と混じり、聴感上良好となる。
なお、上記説明では（Ｎ−Ｍ）ビツトに疑似ランダムパ
タンを印加したが、（Ｎ−Ｍ）ビツトのうちの１つ以上
のビツトに疑似ランダムパタンを印加しても同様な結果
が得られる。
タンを印加したが、（Ｎ−Ｍ）ビツトのうちの１つ以上
のビツトに疑似ランダムパタンを印加しても同様な結果
が得られる。
また、上記実施例ではＤ／Ａ変換器７に常に疑似ランダ
ムパタンが印加されているが、デイジタル信号の有効ビ
ツト数が零になつた場合に疑似ランダムパタンを固定パ
タンに切替えた方が聴感上良好なことがある。その場合
の回路構成を第４図に示す。第４図において、１３は固
定パタン発生回路、１４は選択回路、１５は制御信号の
入力端子であり、選択回路１４により疑似ランダムパタ
ン発生回路８からの疑似ランダムパタンと固定パタン発
生回路１３からの固定パタンを選択的にＤ／Ａ変換器７
に印加するようにした点が前記実施例と異なる。
ムパタンが印加されているが、デイジタル信号の有効ビ
ツト数が零になつた場合に疑似ランダムパタンを固定パ
タンに切替えた方が聴感上良好なことがある。その場合
の回路構成を第４図に示す。第４図において、１３は固
定パタン発生回路、１４は選択回路、１５は制御信号の
入力端子であり、選択回路１４により疑似ランダムパタ
ン発生回路８からの疑似ランダムパタンと固定パタン発
生回路１３からの固定パタンを選択的にＤ／Ａ変換器７
に印加するようにした点が前記実施例と異なる。
即ち、ディジタル信号の有効ビツト数が零になつた場合
等に入力端子１５の制御信号を反転させ、固定パタンを
Ｄ／Ａ変換器７に入力させる。
等に入力端子１５の制御信号を反転させ、固定パタンを
Ｄ／Ａ変換器７に入力させる。
固定パタンは通常Ｄ／Ａ変換器７の出力がＤＣＯになる
ように選定される。以上のように、この発明によれば、
白色雑音をデイジタル的に発生させているので、安価に
、かつ安定性を保ちながら聴感改善が図れるという効果
がある。
ように選定される。以上のように、この発明によれば、
白色雑音をデイジタル的に発生させているので、安価に
、かつ安定性を保ちながら聴感改善が図れるという効果
がある。
第１図は従来のＤ／Ａ変換装置を示すプロツク図、第２
図はこの発明に係るＤ／Ａ変換装置の一実施例を示すプ
ロツク図、第３図は同実施例における疑似ランダムパタ
ン発生回路の一例を示す回路図、第４図はこの発明の他
の実施例を示すプロツク図である。 ７・・・・・・Ｄ／Ａ変換器、８・・・・・・疑似ラン
ダムパタン発生回路、１３・・・・・・固定パタン発生
回路、１４・・・・・・選択回路。
図はこの発明に係るＤ／Ａ変換装置の一実施例を示すプ
ロツク図、第３図は同実施例における疑似ランダムパタ
ン発生回路の一例を示す回路図、第４図はこの発明の他
の実施例を示すプロツク図である。 ７・・・・・・Ｄ／Ａ変換器、８・・・・・・疑似ラン
ダムパタン発生回路、１３・・・・・・固定パタン発生
回路、１４・・・・・・選択回路。
Claims (1)
- 【特許請求の範囲】 １ ディジタル信号ビット数Ｍよりも大なるビツト数Ｎ
のディジタル・アナログ変換器７と、疑似ランダムパタ
ン発生回路８とを備え、前記ディジタル・アナログ変換
器７のＭＳＢ側Ｍビットにディジタル信号を、Ｍビット
に続く（Ｎ−Ｍ）ビット以下のビット数に疑似ランダム
パタンを印加するようにしたことを特徴とするディジタ
ル・アナログ変換装置。 ２ （Ｎ−Ｍ）ビット以下のビット数の選択回路１４を
設け、状態制御信号により疑似ランダムパタンと固定パ
タンを選択してＭビットに続く（Ｎ−Ｍ）ビット以下の
ビット数に印加するようにした特許請求の範囲第１項記
載のディジタル・アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211279A JPS5945306B2 (ja) | 1979-08-10 | 1979-08-10 | デイジタル・アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211279A JPS5945306B2 (ja) | 1979-08-10 | 1979-08-10 | デイジタル・アナログ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5625824A JPS5625824A (en) | 1981-03-12 |
| JPS5945306B2 true JPS5945306B2 (ja) | 1984-11-05 |
Family
ID=14318711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10211279A Expired JPS5945306B2 (ja) | 1979-08-10 | 1979-08-10 | デイジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945306B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081935A (ja) * | 1983-10-12 | 1985-05-10 | Trio Kenwood Corp | 衛星放送受信機における音声デ−タ伸長方式 |
| JPS60128719A (ja) * | 1983-12-16 | 1985-07-09 | Toshiba Corp | デイジタルアナログ変換器 |
| JPH0810828B2 (ja) * | 1986-02-28 | 1996-01-31 | ティアツク株式会社 | ディジタル―アナログ変換装置 |
| JPS62260227A (ja) * | 1986-05-06 | 1987-11-12 | Yamaha Corp | 乗算回路 |
| JPS62260229A (ja) * | 1986-05-06 | 1987-11-12 | Yamaha Corp | 乗算回路 |
| JPH07107980B2 (ja) * | 1986-09-09 | 1995-11-15 | ティアツク株式会社 | デイジタル―アナログ変換装置 |
| JPH03144600A (ja) * | 1989-10-31 | 1991-06-19 | Nec Corp | 音声復号器 |
| JP3313399B2 (ja) * | 1991-09-20 | 2002-08-12 | 株式会社リコー | 画像処理装置 |
-
1979
- 1979-08-10 JP JP10211279A patent/JPS5945306B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5625824A (en) | 1981-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| JPS56152373A (en) | Laser recording device | |
| JPS62159918A (ja) | デイザ回路 | |
| JPS5945306B2 (ja) | デイジタル・アナログ変換装置 | |
| US4864305A (en) | D/A converter | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| KR910006154B1 (ko) | 디지탈 뮤팅 회로 | |
| JPS63176020A (ja) | Ｄ／ａ変換方式 | |
| JP2810252B2 (ja) | 音声再生装置 | |
| GB2066628A (en) | Circuit arrangement for transmitting binary data elements as two tone frequences | |
| JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0424658Y2 (ja) | ||
| JPH0446016B2 (ja) | ||
| JPS6037600Y2 (ja) | 電子楽器 | |
| JPH0810829B2 (ja) | デイジタル―アナログ変換装置 | |
| JP3001623B2 (ja) | Ｐｗｍ型ｄ／ａ変換器 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPS62183627A (ja) | デジタルデ−タの処理方式 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPH03105036U (ja) | ||
| JPS6347289B2 (ja) | ||
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JPS62227221A (ja) | Ａ／ｄ変換装置 |