JP2003050581A - 楽音発生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウエア音源におけるＣＰＵ負荷を低減
する。 【解決手段】 ハードディスク装置１３中に格納されて
いる波形データや音色データを用いて、入力されるＭＩ
ＤＩ信号に対応する楽音波形データをＣＰＵ１０により
複数サンプリング周期分まとめて演算生成し、第１のバ
ッファに格納する。生成された楽音波形データはＣＯＤ
ＥＣ１９中のバッファに転送され、サンプリング周期毎
に読み出されて、エンベロープの乗算やパン係数の乗算
が行われた後、Ｄ／Ａ変換され楽音信号としてサウンド
システム２０から外部出力される。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は、演算処理装置に
よる演算により楽音を生成するようにした楽音発生装置
に関する。 【０００２】 【従来の技術】従来の楽音発生装置は、通常、ＭＩＤＩ
（Musical Instrument Digital Interface）、鍵盤ある
いはシーケンサなどからの演奏情報を入力する演奏入力
部、楽音波形を発生する音源部、入力された演奏情報に
応じて前記音源部を制御する中央処理装置（ＣＰＵ）な
どから構成されていた。ここで、ＣＰＵは、入力された
演奏情報に応じて、チャンネルアサイン、パラメータ変
換などの音源ドライバ処理を実行し、音源部の割り当て
たチャンネルに変換したパラメータと発音開始指示（ノ
ートオン）を供給する。また、音源部は供給されたパラ
メータに基づいて楽音波形を生成するものであり、この
音源部としては電子回路などのハードウエアが採用され
ていた。このため、楽音発生装置は楽音を発生するため
の専用機器となってしまい、楽音を発生するときには専
用の楽音発生装置を準備することが必要であった。 【０００３】また、パーソナルコンピュータなどの汎用
処理装置において楽音を発生させる場合には、装置外部
に専用音源装置を付加したり、あるいは、楽音波形を発
生するための音源チップ、波形データを記憶する波形Ｒ
ＯＭ、および、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、ＦＩ
ＦＯバッファおよびインタフェース回路を備えた符号化
復号化回路（ＣＯＤＥＣ）チップなど、数個のＩＣチッ
プが搭載された拡張ボードを本体内に接続することによ
り、楽音を発生させていた。 【０００４】さらに、最近では、前記ハードウエア音源
の動作をコンピュータプログラムによる音源処理（ソフ
トウエア音源）に置き換え、ＣＰＵにより演奏処理と音
源処理とを実行させるようにした楽音発生方法、いわゆ
るソフトウエア音源が提案されている。ここで、演奏処
理とは、前述した音源ドライバ処理に相当する処理であ
って、入力されたＭＩＤＩなどの演奏情報に基づき、生
成される楽音を制御するための制御情報を作成する処理
のことである。また、音源処理とは、前記演奏処理にお
いて作成された制御情報に基づき楽音の波形データを生
成する処理のことである。この楽音発生方法によれば、
専用の楽音発生装置や音源ボードを用いることなく、Ｃ
ＰＵとソフトウエアのほかにはＤＡ変換用のチップを備
えるだけで、楽音を発生させることが可能となる。 【０００５】楽音を発生させるためには、サンプリング
周期、すなわち、ＤＡＣ（DigitalAnalog Converter）
における変換タイミング毎に演算生成した波形サンプル
をＤＡＣに供給することが必要であり、このためにＣＰ
Ｕにおける演算量は非常に大きいものとなっている。す
なわち、ＣＰＵは、楽音を演算生成するために、入力さ
れるＭＩＤＩイベントなどの演奏情報から楽音制御情報
を生成する処理および波形生成処理を実行しなければな
らない。 【０００６】例えば波形メモリ方式の音源の場合には、
この波形生成処理において、演奏情報から生成された楽
音制御情報に基づいて、各発音チャンネル毎に、ＬＦＯ
（Low Frequency Oscillator）、フィルタＥＧおよび音
量ＥＧなどの波形演算を実行し、対応する波形メモリ
（波形テーブル）から波形データを読み出し、該読み出
した波形データに対して補間演算を行い、その結果得ら
れた波形データに対して各種ＥＧ波形のサンプルを乗算
して当該発音チャンネル分の波形データを演算生成し、
これを全発音チャンネルについて繰り返し実行して各発
音チャンネル分の波形サンプルデータを累算することに
より１サンプリングタイミングに対応する楽音波形デー
タの生成が行われる。 【０００７】 【発明が解決しようとする課題】前述した音源ボードを
接続する方法は、音源ボードに搭載されるＩＣチップの
点数が多く、楽音を発生させるためのコストが高くなる
という問題点を有している。また、波形データが波形Ｒ
ＯＭに格納されており、発生する楽音の自由度が乏しい
ものであった。また、前述したソフトウエア音源は、楽
音を発生させるために特別のハードウエアを必要としな
いが、１ＤＡＣサイクル毎に出力すべき波形データを演
算により生成することが必要であるため、この楽音波形
データを演算生成するためのＣＰＵの負荷が非常に大き
くなるという問題点がある。 【０００８】そこで、本発明は、自由度があり、しか
も、ＣＰＵの処理負荷が比較的小さい楽音発生装置を提
供することを目的としている。 【０００９】 【課題を解決するための手段】上記目的を達成するため
に、本発明の楽音発生装置は、複数サンプリング周期分
の楽音波形サンプルをまとめて生成する中央処理装置
と、該中央処理装置によりまとめて生成された複数サン
プリング周期分の楽音波形サンプルが書き込まれる第１
のバッファと、前記第１のバッファから前記楽音波形サ
ンプルが転送され、サンプリング周期毎に楽音波形サン
プルが読み出される第２のバッファとを有し、前記第２
のバッファの空き状態に応じて前記第１のバッファから
前記第２のバッファへの前記楽音波形サンプルの転送が
行われるようにしたものである。 【００１０】 【発明の実施の形態】図１に本発明の楽音発生装置の一
実施の形態の構成を示す。この図において、１０は楽音
波形サンプルの生成や各種アプリケーションプログラム
などを実行する中央処理装置（ＣＰＵ）、１１はプリセ
ット音色データなどが記憶されているＲＯＭ、１２は実
行するプログラムやデータが読み込まれるとともに波形
テーブル、各種バッファ領域およびワークエリアとして
使用されるＲＡＭ、１３は各種の波形データや音色デー
タおよび各種のアプリケーションプログラムなどが記憶
されているハードディスク装置、１４は各種のデータや
プログラムなどを記憶したＣＤ−ＲＯＭを駆動するＣＤ
−ＲＯＭ装置、１５は外部接続されるＭＩＤＩキーボー
ドなどの演奏装置との間で演奏データや制御信号の送受
信を行うためのＭＩＤＩインタフェース、１６および１
７は、それぞれ、パーソナルコンピュータに一般的なキ
ーボードおよびディスプレイ装置である。 【００１１】１８はＣＰＵ１０を介さずにＲＡＭ１２内
のサンプルバッファ領域から波形サンプルデータを読み
出して符号化復号化回路１９に転送するＤＭＡ制御回路
（Direct Memory Access Controller）である。なお、
このＤＭＡ制御回路１８はバスの転送速度が速いときに
は省略することができる。１９は、この波形サンプルデ
ータに対して振幅エンベロープやパン係数の乗算処理を
実行し、得られた楽音波形データをアナログの楽音信号
に変換してサウンドシステム２０に出力する符号化復号
化回路（ＣＯＤＥＣ）であり、その詳細については後述
する。２０はＣＯＤＥＣ１９から出力される楽音信号を
増幅して外部出力するサウンドシステム、２１は所定時
間毎にＣＰＵ１０に対して割込をかけるとともに、ＣＯ
ＤＥＣ１９にサンプリングクロックを供給するタイマで
ある。そして、これら各構成要素はバスを介して相互に
接続されている。以上の構成は、通常のパーソナルコン
ピュータやワークステーションなどと同等であり、それ
らの上で本発明の楽音生成方法を実行することができ
る。 【００１２】図２に上記ＣＯＤＥＣ１９の内部構成を示
す。この図において、３０は前記バスに接続され各種信
号やデータの授受を行なうインタフェース回路、３１は
外部入力端子ＬＬＩＮＥおよびＲＬＩＮＥから入力され
るステレオの外部オーディオ信号を所定のサンプリング
周波数でサンプリングしてアナログデジタル変換するＡ
／Ｄ変換回路、３２は該Ａ／Ｄ変換回路３１から出力さ
れるステレオの外部入力データを格納する左右２チャン
ネル分のＦＩＦＯ（first-in first-out）バッファであ
る。このＦＩＦＯバッファ３２に格納されたデータは前
記インタフェース回路３０を介してＣＰＵ１０により読
み込まれ、所定の処理が行われる。 【００１３】３３は前記ＣＰＵ１０により演算生成され
た波形データが格納されるＦＩＦＯバッファである。こ
の例においては、前記ＣＰＵ１０は３２チャンネル分の
楽音波形サンプルを演算生成するものとされており、前
記ＦＩＦＯバッファ３３は３２チャンネルの楽音波形デ
ータをそれぞれ格納することができるように構成されて
いる。 【００１４】３４は、各チャンネル対応にＥＧ制御デー
タが格納されるレジスタを有し、前記ＣＰＵ１０から供
給される各発音チャンネルのＥＧ制御データに基づいて
音量エンベロープ信号AEGを発生するとともに、該AEGと
同じくＣＰＵ１０から供給される音量パラメータvolと
を乗算して音量制御データを出力するエンベロープジェ
ネレータＥＧ、３５は同じく各チャンネル対応にＣＰＵ
１０から供給されるパン制御データを格納するレジスタ
を有し、該パン制御データpanに基づいてパン係数を発
生するパン係数発生器である。３６は前記ＦＩＦＯバッ
ファ３３から出力される各発音チャンネル分の波形デー
タと前記ＥＧ３４から出力される当該発音チャンネルに
対応する音量制御データとを乗算する乗算器、３７は前
記乗算器３６から順次出力される各チャンネルに対応す
る楽音波形データと前記パン係数発生器３５から出力さ
れる当該チャンネルに対応するパン係数とを乗算するパ
ン乗算器である。 【００１５】３８は前記パン乗算器３７から出力される
３２チャンネルの各発音チャンネルの楽音波形データを
各サンプリング周期対応に順次加算合計するチャンネル
累算器である。図示するように、このチャンネル累算器
３８にＡ／Ｄ変換器３１の出力を入力することにより、
外部入力信号と演算生成された楽音波形信号とをミキシ
ングすることができる。３９は前記チャンネル累算器３
８から出力される楽音波形データに対してリバーブなど
のエフェクト処理を施すエフェクト回路である。なお、
このエフェクト回路３９は場合によっては省略すること
ができる。４０は、１ＤＡＣサイクル毎に前記エフェク
ト回路３９から出力される楽音波形サンプル信号をデジ
タルアナログ変換し、ＬＯＵＴおよびＲＯＵＴとして前
記サウンドシステム２０に出力するデジタルアナログ変
換器である。このように、本発明においては、ＣＯＤＥ
Ｃ１９において音量制御および累算処理が実行されるよ
うになされている。 【００１６】次に、本発明の楽音発生装置におけるソフ
トウエア音源について説明する。図３は、このソフトウ
エア音源における処理の時間的な流れを説明する図であ
る。本発明のソフト音源は、例えば２５．６ｋＨｚのサ
ンプリング周波数（レート）で楽音波形データを発生す
るが、その楽音波形データ生成処理は例えば１２８サン
プル（１フレーム）時間毎に行うようになされている。
そして、あるフレーム（ＦＬ）に対応するタイムスロッ
トに演奏入力があると、次のフレームでその演奏入力に
対応する楽音波形データの算出処理を行い、さらに次の
フレームでこの楽音波形データを２５．６ｋＨｚの周期
毎に１サンプルずつ読み出して楽音信号を形成する。し
たがって、演奏入力があってから実際に楽音が発音され
るまで（または楽音が消音されるまで）は約２フレーム
の時間ずれが生じることになるが、１フレームが１２８
サンプル（５ミリ秒）であるため、その時間ずれはわず
かである。なお、この１フレームのサンプル数は任意に
設定することができるが、サンプル数を大きくすると発
音に遅れが生じ、小さくすると時間的マージンが減少し
て一時的な演算量の増加時に応答が悪くなることがあ
る。 【００１７】また、本発明においては、前記ハードディ
スク装置１３からＲＡＭ１２上に読み出される波形テー
ブルに記憶された波形サンプルに基づいて楽音を生成す
るいわゆるテーブルルックアップ方式の楽音生成を行っ
ている。 【００１８】図４は前記ソフト音源の動作時にＲＡＭ１
２に設定される記憶エリアを説明する図である。同図
（Ａ）は入力バッファを示しており、この入力バッファ
は、ＭＩＤＩインタフェース１５から演奏入力があった
とき、その演奏入力の内容とその発生時刻を記憶するバ
ッファである。このバッファの内容は、後述するＭＩＤ
Ｉ処理で読み出され、対応する処理が実行される。 【００１９】同図（Ｂ）はサンプルバッファＷＢを示し
ている。このサンプルバッファＷＢは３２チャンネル分
設けられており、各チャンネルのバッファはそれぞれ１
２８サンプル分の波形データ記憶エリア（ＳＤｉ１〜Ｓ
Ｄｉ１２８）を備えている。波形データ生成演算は、１
つのチャンネル毎に１フレーム時間分の１２８サンプル
を演算し、これを最大３２チャンネル分（発音している
チャンネル分）繰り返すという手順で行われるが、この
ようにして生成された各チャンネル１２８サンプルの波
形データを記憶するのがサンプルバッファＷＢである。 【００２０】同図（Ｃ）は音色データレジスタである。
この音色データレジスタは、各ＭＩＤＩチャンネル（演
奏パート）で生成される楽音波形を決定する音色データ
を記憶するレジスタであり、この音色データとして、各
音色の各音域毎に素材とする波形テーブルを指定する波
形指定データ、ＥＧ制御データ、パン制御データなどが
記憶されている。 【００２１】同図（Ｄ）は音源レジスタである。この音
源レジスタには、各発音チャンネル別に該発音チャンネ
ルで生成される楽音波形を決定するためのデータが記憶
される。このデータとしてはノートナンバ、いずれか１
つの波形テーブルのアドレスを示す波形指定アドレス
（アタックスタートアドレスＡＳ、アタックエンドアド
レスＡＥ、ループスタートアドレスＬＳ、ループエンド
アドレスＬＥ）、ノートオンデータなどが記憶されてい
る。 【００２２】次に、フローチャートを参照して本発明の
ソフト音源の動作を説明する。図５（ａ）はメインルー
チンを示すフローチャートである。プログラムが起動さ
れると、まず、レジスタエリアの確保などの初期設定を
実行（Ｓ１）したのち、何らかの起動要因（トリガ）が
あるまで、Ｓ２、Ｓ３で待機する。起動要因が発生した
場合には、その起動要因をＳ４で判断して対応する処理
動作を実行する。起動要因としては、（１）入力バッフ
ァにＭＩＤＩデータが書き込まれた場合、（２）１フレ
ームに対応する時間毎に発生されるタイマ２１などから
の割込、（３）その他パネルやウインドウ画面からのス
イッチイベントの発生、および、（４）終了コマンドの
入力の４種類の要因があり、それぞれの要因に応じて、
ＭＩＤＩ処理（Ｓ５）、音源処理（Ｓ６）、その他処理
（Ｓ７）、および終了処理（Ｓ８）が実行される。 【００２３】終了処理Ｓ８は設定データの退避やレジス
タのクリアなどの処理であり、この処理が終了したのち
動作を終える。その他処理Ｓ７は、各種のパネル入力や
コマンド入力に対応する処理である。音源処理（Ｓ６）
は、タイマ２１から１２８サンプルクロックをカウント
したことにより発生される割り込みなどによって図３に
おける読み出し再生が次のフレームに進行したのを検出
して実行される処理である。 【００２４】図５の（ｂ）は最優先の割込処理として実
行されるＭＩＤＩ割込処理のフローチャートである。こ
の割込処理はＭＩＤＩインタフェース１５からＭＩＤＩ
データを受信したときに起動されるものであり、当該Ｍ
ＩＤＩデータを取り込み（Ｓ１０）、該受信したＭＩＤ
Ｉデータとともにその受信時刻データを図４の（Ａ）に
示した入力バッファに書き込む（Ｓ１１）。 【００２５】ＭＩＤＩ処理（Ｓ５）は、前記入力バッフ
ァにＭＩＤＩデータが書き込まれていることが検出され
たときに起動され、書き込まれたＭＩＤＩデータに対応
した処理が行われる。図６は、このＭＩＤＩ処理の１つ
であるノートオンイベント処理における動作を示す図で
ある。この処理は、入力バッファにノートオンイベント
データが書き込まれていたときに実行される。まず、そ
のノートオンイベントデータのノートナンバ、ベロシテ
ィデータ、パート別音色、発生時刻をそれぞれＮＮ、Ｖ
ＥＬ、ｔ、ＴＭレジスタに記憶する（Ｓ２０）。次に、
３２チャンネルの発音チャンネルのなかからこのノート
オンにかかる楽音を発音する発音チャンネルを割り当て
外発音チャンネル番号をｉに記憶する（Ｓ２１）。この
ノートオンにかかる音色データＴＰ（ｔ）のＥＧ制御デ
ータをＶＥＬに応じて加工する（Ｓ２２）。次に、加工
されたＥＧ制御データとパン制御データをノートオンを
示すデータとともにＣＯＤＥＣ１９内の第ｉチャンネル
のレジスタに書き込む（Ｓ２３）。続いて、ＥＧ制御デ
ータおよびパン制御データ以外の音色データＴＰ（ｔ）
およびＦナンバＦＮをノートオンとともに第ｉチャンネ
ルの音源レジスタに書き込む（Ｓ２４）。 【００２６】図７は１フレーム時間に対応する周期で起
動される音源処理Ｓ６を示すフローチャートである。こ
の音源処理動作は３２の発音チャンネルについて１フレ
ーム（１２８サンプル）分の楽音波形データを生成する
処理であるが、演算の途中であってもＣＰＵ１０の占有
可能時間を経過すると強制的に終了されてしまうため、
演算順が下位のチャンネルほど打ち切られる可能性が高
くなる。したがって、優先度の高いチャンネル（消音さ
れては困るチャンネル）から先に演算するように、ま
ず、３２の発音チャンネルの演算順序を決定する（Ｓ３
０）。次に、演算順位を示すポインタｉに１をセットす
る（Ｓ３１）。続いて、ｉ番目、すなわち、演算順序第
１番目の発音チャンネルの音源レジスタにアドレスを設
定して該チャンネルのデータを読出可能にするなどの波
形データ演算準備処理（Ｓ３２）を実行する。次に、指
定された波形テーブルからの波形の読出および補間処理
（Ｓ３３）を実行する。 【００２７】波形読出および補間処理（Ｓ３３）につい
て図８を参照して説明する。この処理ではｉで指定され
ている演算順序の発音チャンネルの波形データを１フレ
ーム（１２８サンプル）分まとめて演算生成する。ま
ず、サンプル数カウンタｓに１をセットする（Ｓ４
０）。次に、直前の演算のアドレス（この処理チャンネ
ルの前のフレームにおける波形読出で最後に生成したア
ドレス）にＦナンバＦＮを加算してアドレスの更新を行
う（Ｓ４１）。このとき、通常は整数部と小数部とから
なるアドレスが生成されるため、ＲＡＭ１２の波形指定
データｔで指定された波形テーブルからこのアドレスを
含む２サンプル（整数部のアドレスで指定されるサンプ
ルと整数部＋１のアドレスで指定されるサンプル）の波
形データを読み出す（Ｓ４２）。これら２サンプルのデ
ータを小数部の値で直線補間し、その値をＩＤレジスタ
にセットする（Ｓ４３）。次にＩＤレジスタの内容をサ
ンプルバッファＷＢの対応するチャンネルの波形データ
記憶エリアＳＤｉ（ｓ）にセットする（Ｓ４４）。この
動作をｓ＝１からｓ＝１２８になるまで繰り返し実行し
（Ｓ４５、Ｓ４６）、１２８回の処理が完了すれば音源
処理（図７）に戻る。 【００２８】波形読出および補間処理Ｓ３３が終了した
後、全チャンネルについての波形データ演算が終了した
否かを判定する（Ｓ３４）。終了していないときはｉを
ｉ＋１にインクリメントして（Ｓ３６）、次の優先順位
の発音チャンネルについて波形データ演算準備処理（Ｓ
３２）以降の処理を実行する。また、全チャンネル分の
波形データ演算が終了したときには、生成した波形デー
タの再生を再生部（ＤＭＡ制御回路１８）に再生予約す
る（Ｓ３５）。この再生予約は、ＲＡＭ１２内のサンプ
ルバッファＷＢの記憶アドレスをＤＭＡ制御回路１８に
通知することにより行われる。 【００２９】このようにして、ソフトウエア音源処理に
より、サンプルバッファＷＢ（ＳＤｉ１〜ＳＤｉ１２
８、ｉ＝１〜３２）に各発音チャンネルについてそれぞ
れ１フレーム時間分の補間サンプルが格納されることと
なる。この補間サンプルに対しＣＯＤＥＣ１９において
音量制御および累算処理が実行され楽音波形データが生
成される。 【００３０】前記サンプルバッファＷＢに格納された補
間サンプルは、ＤＭＡ制御回路１８により前記ＣＯＤＥ
Ｃ１９内のＦＩＦＯバッファ３３に転送される。すなわ
ち、前記ＣＯＤＥＣ１９内のＦＩＦＯバッファ３３に空
が生じたときにＤＭＡ制御回路１８に対してＤＭＡ転送
要求信号が出力され、ＤＭＡ制御回路１８は前記ステッ
プＳ３５（図７）において再生予約されているサンプル
バッファＷＢから補間サンプルデータを読み出して前記
ＦＩＦＯバッファ３３に転送する。 【００３１】ＦＩＦＯバッファ３３に格納されている各
発音チャンネルの補間サンプルは、サンプリングタイミ
ング毎に順次読み出されてレベル乗算器３６に入力され
る。一方、エンベロープジェネレータ３４においては、
前記ステップＳ２３（図６）によりレジスタに書き込ま
れたＥＧ制御データおよび音量パラメータに基づいて各
発音チャンネルに対応する音量制御データが順次時分割
で発生される。レベル乗算器３６において、前記ＦＩＦ
Ｏバッファ３３から出力される当該サンプリングタイミ
ングにおける各発音チャンネルの補間サンプルと、前記
エンベロープジェネレータ３４から出力される音量制御
データの乗算が実行される。 【００３２】また、前記パン係数発生器３５において、
前記ステップＳ２３（図６）によりレジスタに書き込ま
れたパン制御データにより各発音チャンネルに対応する
パン係数が時分割で発生される。このパン係数と前記レ
ベル乗算器３６から出力される音量制御された波形サン
プルデータがパン乗算器３７において乗算され、音像定
位がなされた各発音チャンネルの波形サンプルデータが
時分割で出力される。 【００３３】チャンネル累算器３８は、各サンプリング
タイミングに対応する記憶エリアを有しており、前記パ
ン乗算器３７から各サンプリングタイミング毎に時分割
で出力される各発音チャンネルの楽音波形サンプルデー
タがチャンネル累算器３８の当該サンプリングタイミン
グの記憶エリアに累積加算される。すなわち、このチャ
ンネル累算器３８の各記憶エリアに当該サンプリングタ
イミングにおける全発音チャンネルの波形データが加算
される。なお、前述したように、前記Ａ／Ｄ変換回路３
１からの出力信号も同時にチャンネル累算器３８におい
て加算することにより、入力アナログ信号とのミキシン
グを行なうことができる。 【００３４】前記チャンネル累算器３８からの出力は、
場合に応じて、エフェクト回路３９においてリバーブな
どのエフェクト処理が行なわれ、サンプリングタイミン
グ毎にＤ／Ａ変換回路４０に入力され、アナログの楽音
信号に変換されて左右両チャンネルの出力信号ＬＯＵＴ
およびＲＯＵＴとして前記サウンドシステム２０に出力
される。 【００３５】なお、上記実施の形態においては、ＣＯＤ
ＥＣ１９内に設けられたエンベロープジェネレータ３４
およびパン係数発生器３５により音量制御データおよび
パン係数を発生させているが、ＣＰＵ１０の処理能力が
大きいときには、ＣＰＵ１０による演算により音量制御
データおよびパン係数を発生させるようにすることもで
きる。この場合には、前記エンベロープジェネレータ３
４およびパン係数発生器３５に代えて前記ＦＩＦＯバッ
ファ３３と同様の音量制御データおよびパン係数格納用
のＦＩＦＯバッファを設け、演算生成された音量制御デ
ータおよびパン係数を格納するようにすればよい。 【００３６】 【発明の効果】本発明の楽音発生装置によれば、楽音生
成自体はソフトウエアにより実行し、該演算生成された
楽音に対する音量制御演算はＣＯＤＥＣにおいてハード
ウエアにより実行しているので、楽音生成に要する演算
量が少なくなりＣＰＵの負荷を軽減することができる。
また、従来の音源ボードよりも少ないハードウエアを必
要とするだけで楽音を発生させることが可能となる。さ
らに、ハードディスクに格納されている各種の波形デー
タや音色データを用いて楽音を生成することができるの
で、楽音生成の自由度を高くすることができる。

【図面の簡単な説明】 【図１】 本発明の楽音発生装置の構成を示す図であ
る。 【図２】 本発明におけるＣＯＤＥＣの構成を示す図で
ある。 【図３】 本発明における処理の時間的な流れを説明す
るための図である。 【図４】 本発明における各記憶エリアを説明するため
の図である。 【図５】 本発明における処理のフローチャートであ
る。 【図６】 本発明におけるノートオンイベント処理のフ
ローチャートである。 【図７】 本発明における音源処理のフローチャートで
ある。 【図８】 本発明における波形読出および補間処理のフ
ローチャートである。 【符号の説明】 １０ ＣＰＵ、１１ ＲＯＭ、１２ ＲＡＭ、１３ ハ
ードディスク装置、１４ ＣＤ−ＲＯＭ装置、１５ Ｍ
ＩＤＩインタフェース、１６ キーボード、１７ ディ
スプレイ装置、１８ ＤＭＡ制御回路、１９ 符号化復
号化回路（ＣＯＤＥＣ）、２０ サウンドシステム、３
０ インタフェース回路、３１、Ａ／Ｄ変換回路、３
２、３３ ＦＩＦＯバッファ、３４ エンベロープジェ
ネレータ、３５ パン係数発生器、３６、３７ 乗算
器、３８チャンネル累算器、３９ エフェクト回路、４
０ Ｄ／Ａ変換回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数サンプリング周期分の楽音波形サン
   プルをまとめて生成する中央処理装置と、 該中央処理装置によりまとめて生成された複数サンプリ
   ング周期分の楽音波形サンプルが書き込まれる第１のバ
   ッファと、 前記第１のバッファから前記楽音波形サンプルが転送さ
   れ、サンプリング周期毎に楽音波形サンプルが読み出さ
   れる第２のバッファとを有し、 前記第２のバッファの空き状態に応じて前記第１のバッ
   ファから前記第２のバッファへの前記楽音波形サンプル
   の転送が行われることを特徴とする楽音発生装置。