JPH02179696A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電子楽器用処理装置に関し、特に電子楽器用
処理装置の構造的なアーキテクチャ−に関する。

［従来技術とその問題点］ 近年、電子楽器はコンピユータ化されている。

しかし、大量で高速のデータ演算が必要な楽音の生成に
係る部分は音源回路と呼ばれる専用構造のハードウェア
で行われており、マイクロコンピュータは楽器への制御
入力（鍵盤やコンソールパネルからの入力、ＭＩＤＩそ
の他の外部制御入力、内部または外部の演奏メモリから
の入力等）を処理し、音源回路に適したコマンドを音源
回路に転送するに留まっている。

音源回路は、楽音の合成の方式によりその構造は異なる
が、いずれの音源方式のものもその回路規模は大きい０
代表的には、マイクロコンピュータ（中央演算装！ｌ）
の回路規模の約２倍である。

−例として、第１１図にＰＣＭ音源タイプのブロック図
を示す、ＰＣＭ音源１００を制御するマイクロコンピュ
ータ１０１が存在し、ＰＣＭ音源１００で楽音の生成に
必要な情報（コマンド）がマイクロコンピュータ１０１
よりＰＣＭ音源１００に送られる。マイクロコンピュー
タ１０１からのコマンドは音源コマンド解析部１０２を
介して音源の各部にセットされる。

例えば１発音開始時には以下の手順で情報がセットされ
る。

（ａ）発音しようとする波形の入っている波形記憶装２
１１０７に対するアドレス（通常、スタートアドレス、
エンドアドレス、ループアドレスから成る）を送る。こ
れらのアドレスはアドレス制御部１０４内にセットされ
る。

（ｂ）発音しようとする楽音のピッチデータを送る。ピ
ッチデータは音程制御部１０５にセットされる。

（Ｃ）エンヘローフテータを送ってエンベロープ制御部
１０６にセットする。

（ｄ）チャンネル制御をオンとする（チャンネルＯＮ１
０　Ｆ　Ｆ制御部１０３にセット）。

これらのデータはポリフォニック音源の場合にはチャン
ネル番号を合わせる必要があり音源１００の各部は時分
割で動作しなければならない０以上のデータがセットさ
れるとＰＣＭ音源１００は次のようにして楽音を生成す
る。該当チャンネルタイムで、アドレス制御部１０４は
音程制御部１０５からのピッチデータの累算結果に最も
近い２つの隣り合うアドレスにある波形データ（直前波
形値と直後波形値）を波形記憶装置１０７から読み出す
、この波形データは波形処理部１０８に送られて、ここ
で、直前波形値と直後波形値の差が演算される。この差
と直前波形値は補間回路１０９に送られ、ここで、隣り
合う波形値の差に波形記憶装置のアドレスの小数部ＰＤ
（図では音程制御部１０５から与えられる）を乗算し、
それに直前波形値を加算して補間値を得、この補間値に
エンベロープ制御部１０Ｂで生成したエンベロープ値Ｅ
Ｄを乗算してチャンネルの楽音波形の瞬時値を得る。こ
の瞬時値は加算器ｌｌＯですべてのチャンネルについて
累算され、その結果がＤ／Ａ変換＠１１１に送られてア
ナログの楽音信号となる。

この例からもわかるように、音源回路のハードウェアに
は、演算回路とデータを一時的に保持するための記憶装
置が処理段階の随所に必要であり、回路が大規模になる
問題がある。また、特定のき源回路の構造は特定音源方
式、特定のポリフォニック数の楽音合成を実現するのみ
であり、ポリフォニック数を変えるだけでも、大幅な回
路変更、追加を余儀なくされる。更には、マイクロコン
ピュータから音源回路に送るコマンドのセットについて
も音源に合わせて設計を行う必要があり、音源制御のプ
ログラムの開発に多大の時間と労力を必要とする。

［発明の目的］ したがって、この発明の目的はマイクロコンピュータの
プログラム制御により、楽音の生成を可能とし、専用の
音源回路ハードウェアを必要としない新しい構造の電子
楽器用処理装置を提供することである。

［発明の構成１作用］ この発明によれば、上記の目的を達成するため２楽器を
制御する入力を処理するためのプログラムと楽音を生成
するためのプログラムを記憶するプログラム記憶手段と
、このプログラム記憶手段のアドレスを制御するアドレ
ス制御回路手段と楽音の生成に必要なデータを記憶する
データ記憶手段と、各種演算を行う演算回路手段と、上
記プログラム記憶手段のプログラムの各命令を解読して
上記各手段の動作を制御するオペレーション制御回路手
段とを備えるマイクロコンピュータから成す、更にこの
マイクロコンピュータに、楽音のサンプリングタイムご
とに割込信号を発生するタイマーインタラプト制御回路
手段を設け、この割込信号を上記アドレス制御回路手段
に与えて、楽音を生成するためのプログラムを上記プロ
グラム記憶手段から呼び出し、そのプログラムを実行す
ることにより、楽音を生成することを特徴とする電子楽
器用処理装置が提供される。

以上のように、この発明にあっては、楽音を生成するた
めの音源回路ハードウェアは全く必要としない、この新
しいアーキテクチャ−の電子楽器用処理装置がもつ利点
は図り知れないものがある。第１は設計の自由度である
。すなわち、発音ポリフォニック数の変更、楽音合成方
式の変更をプログラムの設計変更で対応することができ
る。

第２は音源回路ハードウェアが不要であるので、全体の
回路規模を大幅に縮少することができる。

従来の場合、音源回路ＬＳＩチップの回路規模が大きい
ため、チップ製造における歩留りに限界がある（歩留り
はチップ面積にほぼ反比例する）。

したがって、この発明は電子楽器の製造コストを大幅に
下げることができる。

更に、この発明にあっては、楽音を生成するためのプロ
グラムを楽音サンプリング周期で発生する割込信号によ
って起動される割込サービスプログラム処理（インタラ
ブド処理）において実行している。このようなタイマー
インタラプト技術を利用することにより、楽音生成処理
を正確に行うことができる。更にはプログラム記憶手段
に記憶すべきプログラムを効率的に作成することができ
、プログラムの全ステップ数を短くでき、プログラム記
憶手段に必要な記憶容量を節約することができる。更に
は、割込信号が一定時間ごとに発生することを利用し、
割込サービスプログラムのなかに経過時間を計時するル
ーチンを配置することにより、メインプログラム（メイ
ンフロー）で必要な時間情報（例えば、自動演奏や伴奏
のテンポの分解能に対する周期）を得ることができる。

なお、生成する楽音のパラメータのうち、エンベロープ
についてはその時間変化がゆるやかであるので、その生
成処理はインタラブド処理のなかで行わなくてもよい、
その場合、エンベロープ生成プログラムの実行中に、エ
ンベロープの更新タイミング（新しいエンベロープ値を
演算するタイミング）をインタラブド処理内の計時処理
結果から知ることができる（エンベロープの更新を一定
の周期で行う必要のある場合）。

一構成例において、上記マイクロコンピュータは集積回
路チップで実現され、このチップ上に上記手段に加え、
生成したデジタル楽音信号をアナログ信号に変換するデ
ジタル・アナログ（Ｄ／Ａ）変換器と楽器を制御する入
力を受けるポートも実装される。

［実施例］ 以下、図面を参照してこの発明の詳細な説明する。

本実施例に係る電子楽器の全体構成を第１図に示す、装
置全体の制御はマイクロコンピュータｌにより行われる
。特に、この発明に従い、楽器の制御入力の処理のみな
らず、楽音を生成する処理もマイクロコンピュータ１で
実行され、楽音生成用の音源回路ハードウェアは必要と
しない、鍵盤２と機能キー３とから成るスイッチ部４は
楽器の制御入力源であり、スイッチ部４から入力された
情報はマイクロコンピュータ１で処理される。マイクロ
コンピュータ１の生成したアナログ変換後の楽＊信号は
ローパスフィルタ５でフィルタリングされ、アンプ６で
増幅され、スピーカ７を介して放音される。電源回路８
はマイクロコンピュータｌ、ローパスフィルタ５．アン
プ６に必要な電源を供給する。

上記マイクロコンピュータ１の内部構造を第２図にブロ
ック図で示す０図示の各要素はワンチップ上に実装され
ている。実際に製作したものは５Ｘ５ｍｍのチップサイ
ズで、８音ポリフオニツクの同時発音数をもち、楽音合
成方式はＰＣＭ（波形読み出し方式）であるが、本発明
は他のボリフォニ、り数、他の楽音合成方式にも適用で
きる。

制御用ＲＯＭ３１には楽器の各種制御入力を処理するプ
ログラムと楽音を生成するプログラムが記憶されており
、ＲＯＭアドレス制御部３９からＲＯＭアドレスデコー
ダ３２を介して指定されたアドレスのプログラム語（命
令）を順次出力していく、なお、具体的実施例では、プ
ログラム語長は２８ビツトであり、プログラム語の一部
が次に読み出されるべきアドレスの下位部（ページ内ア
ドレス）としてＲＯＭアドレス制御部３９に入力される
ネクストアドレス方式となっているが、プログラムカウ
ンタ方式のものにも本発明を適用し得る。ＲＡＭアドレ
ス制御部３３は制御用ＲＯＭ３１からの命令のオペラン
ドがレジスタを指定している場合に、ＲＡＭ３４内の対
応するレジスタのアドレスを指定する。ＲＡＭ３４はレ
ジスタ群であり、汎用演算、フラグ演算、楽音の演算等
に使用される。加減算器及び論理演算部３５と乗算器３
６は制御用ＲＯＭ３２からの命令が演算命令のときに用
いられる。特に乗算器３６は楽音波形の演算に使用して
おり、そのための最適化として第１と第２のデータ入力
（例えば１６ビツトデータ）を乗算して入力と同じ長さ
（１６ビツト）のデータを出力するようになっている。

上記ＲＡＭ３４、加減算２１３５．乗算器３６により、
演算回路（ＡＵ）が構成される。制御データ兼波形用Ｒ
ＯＭ３７にはピッチデータ、エンベロープデータ（レー
ト、レベル）などの各種楽音制御パラメータと、ＰＣＭ
　（パルス符号変調）の楽音波形データが記憶されてい
る。エンベロープデータと楽音波形データは楽音の音色
ごとに用意される。

オペレーション解析部（オペレーション制御回路）３８
は制御用ＲＯＭ３１からの命令のオペコードを解読し、
指示されるオペレーション解析部するために、回路の各
部にｒｖ４１１信号を送る。

所定時間ごとに制御用ＲＯＭ３１の楽音生成プログラム
を実行するため、この実施例ではタイマーインタラプト
を採用している。すなわち、タイマーを有するインタラ
ブド制御部４０により、一定時間ごとにＲＯＭ７ドレス
制御部３９は制御信号（割込要求信号）を送り、この信
号により、ＲＯＭアドレス制御部３９は次に行うメイン
プログラムの命令のアドレスを退避（保持）シ、楽音の
生成が行われるインタラブド処理プログラム（サブルー
チン）の先頭アドレスを代りにセットする。これにより
、インタラブド処理プログラムが開始される。インタラ
ブド処理プログラムの最後にはリターン命令があるので
、このリターン命令がオペレーション解析部３８で解読
された時点で、ＲＯＭ７ドレス制御部３９は退避してあ
ったアドレスを再度セットし、メインプログラムに復帰
する。

入カポ−）４１と出力ポート４２は鍵盤？２機能キー３
のキースキャンのために使用される。インタラブド処理
プログラムにおいて生成された楽音はデジタル／アナロ
グ変換器４３でアナログ信号に変換され、外部に出力さ
れる。

第３図（Ａ）に本実施例のマイクロコンピュータｌのメ
インプログラムのフローを示す、Ａ１は電源投入時のイ
ニシャル処理であり、マイクロコンピュータｌのＲＡＭ
　（レジスタ群）３４のクリアや、クズ１１テンポ等の
初期値の設定等を行う。

Ａ２でマイクロコンピュータｌは出力ポート４２からキ
ー走査のための信号を出力し、スイッチ部４の状態を入
力ポート４１から取り込むことにより、機能キー、鍵盤
キーの状態をＲＡＭ３４のキーバッファエリアに記憶す
る。Ａ３ではＡ２で得た機能キー３の状態から、状態の
変化した機能キーを識別し、指示される機能の実行を行
う（例えば、楽音番号のセット、エンベロープ番号のセ
ット、リズム番号のセット等）、Ａ４ではＡ２で得た鍵
Ｉｉ２の状態から、変化した鍵（押鍵、離鍵）を識別す
る０次のＡ５でＡ４の処理結果から、発音処理Ａ９のた
めのキーアサイン処理を行う、Ａ６では機能キー３でデ
モ演奏キーが押鍵されたとき制御データ兼波形用ＲＯＭ
３７から、デモ演奏データ（シーケンサデータ）を順次
読み出し、処理することにより、発音処理Ａ９のための
キーアサイン処理等を行う、Ａ７ではリズムスタートキ
ーが押鍵されたとき制御データ兼波形用ＲＯＭ３７から
リズムデータを順次読み出し、発音処理Ａ９のためのキ
ーアサイン処理を行う、フｏ　−−周タイマー処ＪＡ８
では、メインフローで必要なイベントのタイミングを知
るために、フロー−同時間（これは、フローを一周する
間に実行されたタイマーインタラプトの回数を計数する
ことで得られる。この計数処理は後述のインタラブドタ
イマー処理Ｂ３で行われる。）を基に演算ヲ行い、エン
ベロープ用タイマー（エンベロープの演算周期）やリズ
ム用の基準値を得る０発音処理Ａ９ではＡ５．Ａ６、Ａ
７でセットされたデータから、実際に楽音を発音させる
ための各積演算を行い、結果をＲＡＭ３４内の音源処理
レジスタ（第６図）にセットする。Ａ１０は次のメイン
フローのパスのための準備処理であり、今回のパスで得
た押鍵状態への変化を示すＮＥＷ　　ＯＮ状態をＯＮ中
にしたり、離鍵状態への変化を示すＮＥＷ　　ＯＦＦ状
態をＯＦＦ中に変える等の処理を行う。

楽音の生成が行われるインタラブド処理プログラムのフ
ローを第３Ｂ図に示す、Ｂｌで前回のインタラブドの音
源処理Ｂ２で生成しである楽音波形データ（８音分の累
積波形値）をＤ／Ａ変換器４３に送出する。これにより
、一定周期でＤ／Ａ変換器４３に楽音のサンプルが与え
られることになる０次の音源処理Ｂ２は実施例のポイン
トであり、徒来はこの処理を音源回路ハードウェア上で
行っていた。詳細は後述する０次のインタラブドタイマ
ー処理Ｂ３ではインタラブドが所定時間ごとにかかるこ
とを利用して、フロー−置針時用のタイマーレジスタ（
ＲＡＭ３４内）を通過の都度、プラス１する。

なお、この実施例ではインタラブドｓ理プログラム内で
はメインプログラムで書込を行うレジスタについては、
内容の書替を行わないようにしているので、通常のイン
タラブド処理の開始時と終了時に行われるレジスタの退
避と回復の処理は不要である。すなわち、ＲＡＭ３４上
のレジスタは楽音処理に関係するレジスタとその他の処
理に関係するレジスタとが独立しているので、メインプ
ログラムからインクラブド処理への移行が可及的に遅れ
なしで行われる。

音源処理Ｂ２の詳細を第３Ｃ図に示す、ＣＩで波形加算
用ＲＡＭ領域（第６図参ｔｌ）をクリアした後、８チャ
ンネル分の処理０２〜Ｃ９を順番に行っている。各チャ
ンネル処理の最後で、チャンネルの楽音波形値が波形加
算用ＲＡＭ領域のデータに加算される。

第４図は１時間に沿って実施例の動作の流れを描いたも
のである。Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆはメインプログラム
（第３Ａ図）の断片であり、一定時間ごとにインタラブ
ド処理（第３Ｂ図）が実行される。タイムチャートで示
すと第５図のようになる０図示のように、インクラブド
に入る都度、Ｄ／Ａ変換器４３に楽音波形信号が入力さ
れ、対応するアナログ信号が外部に出力されていく。

第３Ｃ図のＣ２〜Ｃ９の処理を１チャンネル分について
詳細に示したのが第７図である。チャンネル処理は大き
く分けてエンベロープ処理（ＤＩ−０７）と波形処理（
０８〜０２１）から成る。

第８図はエンベロープ処理で生成されるエンベロープな
示したものである。１つの楽音のエンベロープはいくつ
かのステップ（セグメント）から成っている０図では４
セグメントで示しである。

図中のΔＸはエンベロープのサンプリング周期であり、
Δｙはエンベロープ値の変化幅である。

チャンネルのエンベロープ処理（ＤＩ−０７）では、サ
ンプリングタイムごとのエンベロープの計算とステップ
の目標レベルに達したかどうかのチエツクを行っている
。一致したときには現在エンベロープレジスタ〔第６図
参照〕に目標値が設定されるので、メインプログラムの
発音処理Ａ９内でそれを検知して、次のステップのエン
ベロープのためのデータ（ΔＸ、Δｙ、目標エンベロー
プ値）を各レジスタにセットしている。

詳細に述べると、Ｄｌでエンベロープの演算周期ΔＸと
比較するためのタイマーレジスタをインタラブドごとに
インクリメントし、ＤｌでΔＸと一致したときＤ３でエ
ンベロープ変位分のデータΔｙの加減算フラグ（符号ビ
ット）をテストしてエンベロープが上昇中か下降中かを
判別し、Ｄ４、Ｄ５でそれぞれ現在エンベロープの減算
または加算を行う、Ｄ６で現在エンベロープが目標エン
ベロープ値に達したかどうかをチエツクし、達しておれ
ば、現在エンベロープに目標レベルをセットする。これ
によりメインプログラムの発音処理Ａ９で次のエンベロ
ープステップのデータがセットされることになる。また
発音処理Ａ９でゼロの現在エンベロープを読んだときに
は発音の終了として処理される。

次に、波形処理Ｄ８〜０２１について述べる。

波形処理では、現在アドレスの整数部を使って波形ＲＯ
Ｍから隣り合う２つアドレスの波形データを読み出し、
（整数部子小数部）で示される現在アドレスに対して想
定される波形値を補間で求めている。補間が必要な理由
は、インタラブドによる波形サンプリング周期が一定で
あり、アドレスの加算値（ピッチデータ）が楽器への応
用上、ある音域にわたるためである（音階音しか出力し
ない楽器で音階音ごとに波形データを用意すれば補間の
必要はないが許容できない記憶容量の増大となる）、補
間による音色の劣化、歪みは高音域の方が著しいため、
通常は１Ｍ音の記録サンプリング周期より高速の周期で
原音を再生する。この実施例では原音（Ａ４）再生の周
期を２倍にしている（第９図）、シたがって、アドレス
加算値が０．５のとき、Ａ４の音が得られるようになっ
ている。この場合、Ａ＃４ではアドレス加算値は０．５
２９となり、Ａ３のとき、ｌとなる。これらのアドレス
加算値はピッチデータとして制御データ葦波形ＲＯＭ３
７に記憶されており、押鍵時には発音処理Ａ９において
、鍵に対応するピッチデータと選択されている音色の波
形スタートアドレス、波形エンドアドレス及び波形ルー
プアドレスがＲＡＭ３４の対応するレジスタ、すなわち
、アドレス加算値レジスタ、スタートアドレス兼現在ア
ドレスレジスタ、エンドアドレスレジスタ。

ループアドレスレジスタにセットされる。

参考までに、第１０図に時間に対する補間波形データを
示す６図中、白丸は波形ＲＯＭのアドレスにある波形デ
ータ値、黒丸は補間値を示している。

補間の方式はいろいろあるが、ここでは直線補間を採用
している。第７図の波形生成処理Ｄ８〜０２１を詳細に
述べると、まず、Ｄ８で現在アドレスにアドレス加算値
を加算して新しい現在アドレスを得る。Ｄ９で現在アド
レスとエンドアドレスを比較し、現在アドレス〉エンド
アドレスなら４ｆ、０１０、Ｄｌｌにより、現在アドレ
スくエンドアドレスのときは０１２により、物理上（番
地１）または論理上（動作上）の次のアドレスを計算し
、０１４でその整数部により波形ＲＯＭをアクセスして
次回波形データを得る。ループアドレスは動作上エンド
アドレスの次のアドレスである。すなわち、第９図の場
合、図示の波形は繰り返し読み出される。したがって、
現在アドレス＝エンドアドレスのときは次のアドレスと
してループアドレスの波形データを読み出す（Ｄ　１３
）　。

０１５．０１６により、現在アドレスの整数部で波形Ｒ
ＯＭをアクセスして今回の波形データを読み出す０次に
、０１７で次回波形値から今回波形値を減算し、Ｄｌ８
でその差に現在アドレスの小数部を乗算し、その結果を
０１９で今回の波形値に加えることにより、波形の直線
補間値を求める。この直線補間したデータに現在エンベ
ロープ値を乗算してチャンネルの楽音データ値を得（Ｄ
２０）、それを波形加算用レジスタの内容に加えて楽音
データを累算する（０２１）。

最後に具体的実施例（８音ポリフオニツクのＰＣＭ音源
方式）の回路規模と動作時間について述べると、制御用
ＲＯＭが１１２Ｋｂｉｔ、ＲＡＭ３４が５．４　Ｋ　ｂ
　ｉ　ｔ、制御データ兼波形用ＲＯＭ３７（音色はＺｏ
ｏ音色分）は５０８Ｋｂ　ｉ　ｔである。ｌマシンサイ
クルは約２７６ナノ秒で、動作時のインタラブド処理プ
ログラムのサイクル数が最大で１５０程度である。イン
タラブド処理の実行間隔（楽音の出力サンプリング周期
）は約４７マイクロ秒である。

以上のように、実施例ではタイマーインタラプト処理プ
ログラムにおいてマイクロコンピュータｌが楽音の生成
を行っているので、従来のような音源回路ハードウェア
は不要であり、回路規模の縮少化、歩留りの向上、コス
トの低減、設計の高い自由度をもたらすことができる。

以上で実施例の説明を終えるが、この発明の範囲を逸脱
することなく種々の変形、変更が可能である。

［発明の効果］ この発明では、マイクロコンピュータのプログラム記憶
手段に楽器の制御入力を処理するプログラムと楽音を生
成するプログラムとを配置し、楽音のサンプリング周期
と等しい周期で割込を発生させ、この割込によるインタ
ラブド処理の少なくとも一部として上記楽音を生成する
プログラムを実行しているので、従来のような専用の音
源回路ハードウェアは一切必要としない、その結果、装
ご全体の回路規模の大幅な縮少化、製造時の歩留りの向
上、コストの低減、設計の高い自由度をもたらすことが
できる。また、マイクロコンピュータで音源を実現する
際に考慮しなければならない楽音の生成をサンプリング
周期をもつインタラブド処理のなかで行っているのでマ
イクロコンピュータにおけるプログラム記憶手段の容量
を小さくでき、複雑な制御機構を付けることなく正確な
タイミングで楽音のサンプルを生成することができる。

【図面の簡単な説明】

第１１ｉｉｉ！はこの発明の実施例に係る電子楽器の全
体構成図、第２図は実施例のマイクロコンピュータの構
成を示すブロック図、第３Ａ図はマイクロコンピュータ
のメインプログラムのフローを示す図、第３Ｂ図は楽音
の生成が行われるインタラブド処理のフローチャート、
第３Ｃ図は第３Ｂ図の音源処理の詳細なフローチャート
、第４図は時間に沿ったプログラムの流れを示す図、第
５図は時間に沿った処理の概要を示すタイムチャート、
第６図は第２図のＲＡＭ３４内に置かれる楽音生成用Ｒ
ＡＭのテーブルを示す図、第７図は第３Ｃ図の１つのチ
ャンネル処理の詳細なフローチャート、第８図はエンベ
ロープを示す図、第９図は波形ＲＯＭの波形データを示
す図、第１０１１１は時間に沿う補則演算波形を示す図
、第１１図は従来の音源回路ハードウェアの一例を示す
ブロック図である。 ＲＯＭ、３４・・・・・・ＲＡＭ、３５・・・・・・加
減算器及び論理演算部、３６・・・・・・乗算器、３７
・・・・・・制御データ兼波形ＲＯＭ、３８・・・・・
・オペレージ、ン解析部、４０・・・・・・インタラブ
ド制御部。

Claims (2)

【特許請求の範囲】
1. （１）楽器を制御する入力を処理するためのプログラム
   と楽音を生成するためのプログラムを記憶するプログラ
   ム記憶手段と、 前記プログラム記憶手段のアドレスを制御するアドレス
   制御回路手段と、 楽音の生成に必要なデータを記憶するデータ記憶手段と
   、 演算処理回路手段と、 前記プログラム記憶手段のプログラムの各命令を解読し
   て前記アドレス制御回路手段、前記データ記憶手段、前
   記演算処理回路手段の動作を制御するオペレーション制
   御回路手段と、 を備えるマイクロコンピュータから成り、 更に、前記マイクロコンピュータが楽音サンプリング周
   期で割込信号を発生するタイマーインタラプト制御回路
   手段を有し、このタイマーインタラプト制御回路手段か
   らの割込信号を受ける前記アドレス制御手段により前記
   プログラム記憶手段から楽音を生成するためのプログラ
   ムが呼び出され、この呼び出されたプログラムが前記マ
   イクロコンピュータにおいて実行されることにより楽音
   が生成されることを特徴とする電子楽器用処理装置。
2. （２）請求項１記載の電子楽器用処理装置において、前
   記マイクロコンピュータは集積回路チップで構成され、
   このチップ上にデジタルの楽音信号をアナログ信号に変
   換するデジタル・アナログ変換器と楽器を制御する入力
   を受けるポートが更に設けられることを特徴とする電子
   楽器用処理装置。