JPH071836Y2 - 回路基板のシールド装置 - Google Patents

回路基板のシールド装置

Info

Publication number
JPH071836Y2
JPH071836Y2 JP1989074777U JP7477789U JPH071836Y2 JP H071836 Y2 JPH071836 Y2 JP H071836Y2 JP 1989074777 U JP1989074777 U JP 1989074777U JP 7477789 U JP7477789 U JP 7477789U JP H071836 Y2 JPH071836 Y2 JP H071836Y2
Authority
JP
Japan
Prior art keywords
circuit board
shield case
board
shield
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1989074777U
Other languages
English (en)
Other versions
JPH0313795U (ja
Inventor
信孝 高尾
節夫 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1989074777U priority Critical patent/JPH071836Y2/ja
Publication of JPH0313795U publication Critical patent/JPH0313795U/ja
Application granted granted Critical
Publication of JPH071836Y2 publication Critical patent/JPH071836Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は回路基板のシールド装置に係り、とくに高周波
アンプ等が形成された回路基板に用いて好適なシールド
装置に関する。
[考案の概要] マザー基板に対してほぼ垂直になるようにシールドケー
ス内に回路基板を収納するとともに、シールドケースの
両側のスリットから成る係止部によって回路基板の両側
を押え、しかもスリットの外側において回路基板の突出
部とシールドケースとを半田付けし、これによってシー
ルドケースに対する回路基板の機械的な固定と電気的な
アースとを達成するようにしたものであって、面積効率
のよいシールドケースとし、これによって高密度実装を
可能にしたものである。
[従来の技術] 例えば高周波回路が形成されている回路基板1をシール
ドする場合に、従来は第7図および第8図に示すような
シールドケース2内に回路基板1を収納してシールドを
行なうようにしていた。すなわちこの回路基板1をシー
ルドケース2の切起し3によって支持するとともに、基
板1のアースパターン4と切起し3とを半田5によって
固定しかつ電気的に接続するようにしていた。そしてこ
のようなシールドケース2をマザー基板6にマウントす
るようにしていた。シールドケース2の脚7および回路
基板1のリード8はそれぞれマザー基板6を貫通すると
ともに、その下面において配線パターンと半田9によっ
て接続されるようになっていた。
[考案が解決しようとする問題点] このように従来のシールドケース2はその中に高周波基
板1を横にして収納するようにしており、リード8を高
周波基板1に垂直に出すようにしていた。従って高周波
回路基板1がマザー基板6と平行になり、高密度実装の
ためのマザー基板6にマウントするのには不利であっ
た。
本考案はこのような問題点に鑑みてなされたものであっ
て、マウント時のスペース効率がよく、高密度実装が可
能な回路基板のシールド装置を提供することを目的とす
るものである。
[問題点を解決するための手段] 本考案は、所定の回路が形成されている回路基板をシー
ルドケース内に収納するとともに、前記回路基板をシー
ルドケースに収納された状態でマザー基板上にマウント
するようにした装置において、 前記シールドケースの両側に縦方向に延びるように形成
されているスリット状係止部と、 前記スリット状係止部によって係止されるように前記回
路基板の両側に設けられている突出部と、 前記回路基板の突出部の外表面に形成されているアース
パターンと、 をそれぞれ具備し、 前記マザー基板に対してほぼ垂直になるように前記シー
ルドケース内に前記回路基板を収納するとともに、前記
回路基板の両側の突出部を前記シールドケースのスリッ
ト状係止部によって係止し、 しかも前記シールドケースの少なくとも一方のスリット
状係止部の外側と前記回路基板の突出部のアースパター
ンとを半田付けし、該半田によって前記回路基板の前記
シールドケースに対する固定とアースとを達成するよう
にしたことを特徴とする回路基板のシールド装置に関す
るものである。
[作用] 従ってシールドケース内に回路基板を収納するととも
に、この回路基板の両側に設けられている突出部をシー
ルドケースのスリット状係止部に挿入して係止させ、さ
らに少なくとも一方のスリット状係止部の外側と回路基
板の突出部のアースパターンとを半田付けすることによ
って、回路基板がシールドケースに固定されるととも
に、この回路基板のアースが上記アースパターンおよび
半田を通してシールドケース側に落ちるようになる。
[実施例] 第1図〜第3図は本考案の第1の実施例に係る高周波回
路基板11のシールド装置を示すものであって、回路基板
11上には回路部品12がマウントされ、これによって高周
波アンプから成る回路が形成されている。またこの回路
基板11にはその面方向に延びるように下方にリード13が
突出されている。また回路基板11の両側は側方に突出し
て突出部14を構成している。このような回路基板11がシ
ールドケース15内に収納されるとともに、マザー基板16
上にマウントされるようになっている。
シールドケース15の両側にはそれぞれスリット19が形成
されている。またこのシールドケース15には4本の脚部
20が形成されている。さらにマザー基板16には小孔21が
形成されており、この小孔21が上記回路基板11のリード
13を挿通させるようになっている。またマザー基板16に
は長孔22が設けられており、上記シールドケース15の脚
部20を受入れるようになっている。
以上のような構成において、高周波回路基板11はシール
ドケース15内に挿入される。この場合においてその両側
の突出部14がシールドケース15の両側に設けられている
スリット19に挿入され、これによって回路基板11がシー
ルドケース15に係止されることになる。そしてこのよう
にして高周波回路基板11を収納したシールドケース15は
第2図に示すようにマザー基板16上にマウントされる。
このときにシールドケース15の脚部20がマザー基板16の
長孔22内を挿通され、高周波回路基板11のリード13がマ
ザー基板16の小孔21を貫通される。そして脚部20とリー
ド13とはそれぞれマザー基板16の下面の配線パターンに
半田23によって半田付けされる。またシールドケース15
に収納された回路基板11の両側の突出部14はその外表面
にアースパターンを備えており、このアースパターンが
第3図に示すように半田24によってシールドケース15に
接続される。これによって高周波回路基板11がシールド
ケース15に機械的に固定されるとともに、電気的にアー
スが行なわれることになる。
このように本実施例に係るシールド装置は、従来の欠点
を解消するために、高周波回路基板11と平行にリード13
を延出し、回路基板11の両側の突出部14をシールドケー
ス15に半田付けして回路基板11の固定とアースとを達成
するようにしている。回路基板11の仮固定は、その両側
の突出部14をシールドケース15の両側のスリット19への
挿入によって行なうようにしている。またこの回路基板
11の両側の突出部14にそれぞれアースパターンを形成す
ると、回路基板11の両側で半田24によってシールドケー
ス15にアースをとることが可能になる。
このようなシールド装置によれば、構造が簡単で、製造
時の取扱いが容易になる。また回路基板11を立てて固定
することができるために、マザー基板16上へのマウント
時のスペース効率がよくなる。しかも回路基板11を両サ
イドでしっかりとシールドケース15に押えてアースをと
るようにしているために、高周波アンプ等の回路基板11
のシールドに最適なものとなる。
つぎに第2の実施例を第4図および第5図によって説明
する。この実施例は高周波回路基板11を収納したシール
ドケース15の下部開口を下ケース27で覆った後にマザー
基板16上にマウントするようにしたものである。下ケー
ス27はその長辺側に長辺側側板28を備え、また短辺側に
短辺側側板29を備えている。そして短辺側側板29の切欠
き30によって回路基板11の両側の突出部14を挿通させる
とともに、長辺側側板28の両側の切欠き31によってシー
ルドケース15の両端に設けられている脚部20を挿通させ
るようにしている。またこの下ケース27には挿通孔32が
形成されており、高周波回路基板11の側部に突出するよ
うに設けられたリード13を挿通させるようにしている。
このような構造によれば、シールドケースの下部開口が
下ケース27によって完全に閉じられているために、ケー
ス15内の回路基板11のシールドがより完全に行なわれる
ことになる。
つぎに第3の実施例を第6図によって説明する。この実
施例は下ケース27に代えて、マザー基板16の上面に形成
されている導電層35を利用してシールドケース15の下側
の開口の部分のシールドを行なうようにしたものであ
る。すなわちマザー基板16を両面基板とするとともに、
上面の導電層35を残しておき、この部分によってシール
ドケース15の下側の開口の部分をシールドするようにし
ている。従って下ケース27を省略しかつそれと同等のシ
ールド効果が得られることになる。
[応用例] 以上本考案を図示の一実施例につき述べたが、本考案は
上記実施例によって限定されることなく、本考案の技術
的思想に基いて各種の変更が可能である。例えば上記第
3の実施例においては、マザー基板16の上面の導電層35
によってシールドケース15の下部開口のシールドを行な
うようにしているが、マザー基板16が片面パターンの場
合には、その下面の導電層を残しておくことによって、
シールドケース15の下側の開口の部分のシールドを行な
うことができる。すなわちマザー基板16の下面の配線の
回りをスリット状にエッチングするとともに、この基板
16の下面の導電層の大部分をエッチングせずに残してお
くことによって、シールドケース15の下部開口のシール
ドが達成されることになる。
[考案の効果] 以上のように本考案は、マザー基板に対してほぼ垂直に
なるようにシールドケース内に回路基板を収納するとと
もに、回路基板の両側の突出部をシールドケースのスリ
ット状係止部によって係止し、シールドケースの少なく
とも一方のスリット状係止部の外側と回路基板の突出部
のアースパターンとを半田付けし、この半田によって回
路基板のシールドケースに対する固定とアースとを達成
するようにしたものである。
従って本考案によれば、マザー基板に対してほぼ垂直な
状態で回路基板がシールドケース内に収納されてマザー
基板上にマウントされることになり、これによって高密
度実装が可能になる。
しかもこの回路基板は半田によってシールドケースに固
定されるとともに、回路基板の突出部のアースパターン
が半田を通してシールドケースに落ちてアースが行なわ
れることになり、シールドケースの固定とアースとが半
田付けによって一緒に行なわれるために、別の固定およ
びアースのための手段を必要としなくなる。このような
回路基板のシールド装置は、とくに高周波基板に用いて
好適なシールド装置になる。
【図面の簡単な説明】
第1図は本考案の第1の実施例に係る回路基板のシール
ド装置を示す分解斜視図、第2図はシールドケースの縦
断面図、第3図は半田付けされたシールドケースの平面
図、第4図は第2の実施例のシールド装置の分解斜視
図、第5図は同縦断面図、第6図は第3の実施例のシー
ルドケースの縦断面図、第7図は従来のシールド装置の
縦断面図、第8図は同シールドケースの底面図である。 また図面中の主要な部分の名称はつぎの通りである。 11……高周波回路基板 12……回路部品 14……突出部 15……シールドケース 16……マザー基板 19……スリット 24……半田

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】所定の回路が形成されている回路基板をシ
    ールドケース内に収納するとともに、前記回路基板をシ
    ールドケースに収納された状態でマザー基板上にマウン
    トするようにした装置において、 前記シールドケースの両側に縦方向に延びるように形成
    されているスリット状係止部と、 前記スリット状係止部によって係止されるように前記回
    路基板の両側に設けられている突出部と、 前記回路基板の突出部の外表面に形成されているアース
    パターンと、 をそれぞれ具備し、 前記マザー基板に対してほぼ垂直になるように前記シー
    ルドケース内に前記回路基板を収納するとともに、前記
    回路基板の両側の突出部を前記シールドケースのスリッ
    ト状係止部によって係止し、 しかも前記シールドケースの少なくとも一方のスリット
    状係止部の外側と前記回路基板の突出部のアースパター
    ンとを半田付けし、該半田によって前記回路基板の前記
    シールドケースに対する固定とアースとを達成するよう
    にしたことを特徴とする回路基板のシールド装置。
JP1989074777U 1989-06-26 1989-06-26 回路基板のシールド装置 Expired - Fee Related JPH071836Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989074777U JPH071836Y2 (ja) 1989-06-26 1989-06-26 回路基板のシールド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989074777U JPH071836Y2 (ja) 1989-06-26 1989-06-26 回路基板のシールド装置

Publications (2)

Publication Number Publication Date
JPH0313795U JPH0313795U (ja) 1991-02-12
JPH071836Y2 true JPH071836Y2 (ja) 1995-01-18

Family

ID=31614769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989074777U Expired - Fee Related JPH071836Y2 (ja) 1989-06-26 1989-06-26 回路基板のシールド装置

Country Status (1)

Country Link
JP (1) JPH071836Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143779A (ja) * 1999-11-12 2001-05-25 Matsushita Electric Works Ltd テレビコンセント
JP2010129559A (ja) * 2008-11-25 2010-06-10 Alps Electric Co Ltd 高周波回路ユニット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52158851U (ja) * 1976-05-27 1977-12-02
JPS5342171U (ja) * 1976-09-17 1978-04-11
JPS56137493U (ja) * 1980-03-14 1981-10-17

Also Published As

Publication number Publication date
JPH0313795U (ja) 1991-02-12

Similar Documents

Publication Publication Date Title
JP2730914B2 (ja) 高周波シールドされたハイブリッド回路
KR100265505B1 (ko) 실드 케이스
JPH08125379A (ja) シールド装置
JPH071836Y2 (ja) 回路基板のシールド装置
JPH0217513Y2 (ja)
JPH04365396A (ja) 高周波用面実装モジュール
JPH06857Y2 (ja) シャーシベース構体
JPH0349433Y2 (ja)
JPS639126Y2 (ja)
JPH0546317Y2 (ja)
JP2529605Y2 (ja) 高周波機器
JPH0555596U (ja) プリント配線基板用シールドケースのリード形状
JPH01125897A (ja) 高周波回路のシールド装置
JPS5915139Y2 (ja) 基板回路装置
JPH021907Y2 (ja)
JPH025584Y2 (ja)
JPH0750357A (ja) 面実装ハイブリッドic
JPS5816195Y2 (ja) プリント板取付構体
JPH0755025Y2 (ja) 回路部品装置
JPH0741197Y2 (ja) アース半田付け構造
JPH06232585A (ja) シールド装置
JPH058695Y2 (ja)
JPS59177243U (ja) 電子機器
JPH0244537Y2 (ja)
JPH0336061Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees