JPH07183350A - テスタ - Google Patents

Abstract

(57)【要約】 【目的】 ゲート電極等の導体パターンのオープン箇所
の検出、あるいはゲート電極間等の導体パターン間のシ
ョート箇所の検出が可能なテスタを提供すること。 【構成】 このテスタは、コントローラ１０，ＡＣソー
ス電源２０，ＤＣソース電源２２，リレーボード２４，
２６，計測アンプ２８，リレーコントローラ３０，プロ
ービング基板３２を含んで構成される。例えば、ＬＣＤ
基板１００内のゲート電極の一部にオープン箇所がある
場合には、隣接配置される２つのゲート電極間の容量を
ＡＣソース電源２０と計測アンプ２８とを接続すること
により計測し、容量比によりオープン箇所の特定を行
う。また、ショート箇所がある場合には、端部からショ
ート箇所までの抵抗をＤＣソース電源２２と計測アンプ
２８とを接続することにより計測し、抵抗比によりショ
ート箇所の特定を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＣＤ基板等の導体パ
ターンのオープンあるいはこれら導体パターン間のショ
ート等を検出するテスタに関する。

【０００２】

【従来の技術】一般に、ＴＥＴ（薄膜トランジスタ）を
用いたＬＣＤは非常に優れた高画質を提供してくれるも
のとして注目されている。

【０００３】この種のＬＣＤは、例えば板状のガラス基
板上にフォトリソグラフィー技術によりＴＦＴを形成
し、例えばこのＴＦＴのドレイン電極に電気的に接続し
た画素電極を、このＴＦＴと隙間を介して配置し、この
ように組み合わされた画素ユニットを多数配列したもの
であり、例えば一辺が数１００μｍ程度の角形の画素ユ
ニットが数十万個程度配列されている。

【０００４】そして、このようなＬＣＤ基板上に隙間を
介して各画素ユニットに共通な透明電極を対向して配列
し、更に、上記隙間に液晶を封入することによってＬＣ
Ｄが構成される。

【０００５】ところで、ＬＣＤ基板におけるパターンの
微細化が進み、大容量になればなる程、製造プロセス中
の微粒子などに起因して、例えばＴＦＴのゲート電極あ
るいはドレイン電極などのオープン，ショート等の欠陥
が発生しやすくなるが、液晶封入後に検査により不良を
みつけてもリペアをすることができないため、ＬＣＤ基
板の状態でこれら各電極のオープン，ショートの検査が
行われている。

【０００６】この検査は、例えばＬＣＤ基板の状態で、
各ゲート電極あるいは各ドレイン電極の抵抗値を測定し
てオープンか否かを判定するとともに、隣接するゲート
電極間あるいはドレイン電極間の抵抗値を測定してショ
ートか否かを判定していた。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来のテスタは、ゲート電極あるいはドレイン電極がオー
プンとなっているか否かの導通テストと、各ゲート電極
間あるいは各ドレイン電極間がショートしているか否か
の絶縁テストのみを行っており、テスタのみでオープン
箇所あるいはショート箇所等の欠陥位置を特定すること
はできないという問題があった。

【０００８】そのため、欠陥位置をリペアするために
は、その前段階としてその欠陥位置の特定を行わなけれ
ばならず、そのための手間がかかっていた。例えば、欠
陥位置を特定するには、欠陥が検出された電極を拡大し
て目視によりその欠陥位置を見いだす等の方法がある
が、このようにして欠陥位置を特定していたのでは、そ
の後のリペア処理までを自動化することは困難となり、
リペアまで含めた全工程に要する時間が極めて長大とな
ってしまう。

【０００９】そこで、本発明は上述した課題に鑑みて創
作されたものであり、ゲート電極等の導体パターンのオ
ープン箇所の検出、あるいはゲート電極間等の導体パタ
ーン間のショート箇所の検出が可能なテスタを提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、複数本が並列配置された導
体パターンの絶縁テストを行うテスタにおいて、一部が
ショートした２本の導体パターンの一方の端部に所定の
直流電圧を印加する直流電圧印加手段と、前記２本の導
体パターンの他方であって前記直流電圧印加手段によっ
て直流電圧が印加される側の端部を通して流れる電流の
測定を行う電流測定手段と、前記電流測定手段によって
測定した電流値と前記直流電圧印加手段によって印加し
た電圧値とに基づいて、前記端部からショート箇所まで
の抵抗値を算出し、この算出した抵抗値に基づいて前記
ショート箇所の特定を行うショート箇所算出手段と、を
備えることを特徴とする。

【００１１】請求項２の発明は、複数本が並列配置され
た導体パターンの導通テストを行うテスタにおいて、一
部がオープンとなった導体パターンの一方端に交流電圧
を印加する交流電圧印加手段と、前記交流電圧印加手段
によって前記導体パターンに交流電圧が印加されたとき
に、前記導体パターンに隣接する導体パターンの電圧を
測定する電圧測定手段と、前記電圧測定手段によって測
定した電圧値と前記交流電圧印加手段によって印加した
電圧値との比に基づいて、前記端部からオープン箇所ま
での導体パターンと前記隣接する導体パターンとの間の
容量値を算出し、この算出した容量値に基づいて前記オ
ープン箇所の特定を行うオープン箇所算出手段と、を備
えることを特徴とする。

【００１２】請求項３の発明は、請求項１又は２の発明
において、前記導体パターンに対して電気的な接続を行
うプロービング部と、前記プロービング部に接続されて
おり、前記直流電圧印加手段と前記電流測定手段を、あ
るいは前記交流電圧印加手段と前記電圧測定手段を接続
する導体パターンの切り替えを行うリレーと、前記ショ
ート箇所算出手段あるいは前記オープン箇所算出手段を
含み、前記リレーの切り替えを行うことにより、前記導
体パターンの全てについてショート箇所の特定を含む絶
縁テストあるいはオープン箇所の特定を含む導通テスト
を行うコントローラと、をさらに備えることを特徴とす
る。

【００１３】

【作用】請求項１のテスタは、ショートした２本の導体
パターンの内の一方の導体パターンの端部に直流電圧印
加手段により所定の直流電圧を印加し、このショート箇
所で折り返される電流を電流測定手段によって他方の導
体パターンの端部で測定している。そして、ショート箇
所算出手段によって、この印加電圧値を測定電流値で除
算することにより端部からショート箇所までの抵抗値を
求め、既知の導体パターンの抵抗値との比を求めること
によりショート箇所の特定を行っている。

【００１４】したがって、請求項１の発明によれば、端
部からショート箇所までの抵抗値を測定して所定の演算
を行うことにより、ショート箇所の検出が可能となる。

【００１５】また、請求項２のテスタは、一部がオープ
ンとなった導体パターンの一方端に交流電圧印加手段に
より所定の交流電圧を印加し、この導体パターンに隣接
する導体パターンの電圧を電圧測定手段によって測定し
ている。そして、オープン箇所算出手段によって、これ
らの電圧比に基づいて上述したコンデンサの容量を求
め、オープン部分のない２つの導体パターン間の既知の
容量との比を求めることによりオープン箇所の特定を行
っている。

【００１６】従って、請求項２の発明によれば、オープ
ン部分によって分割された導体パターンの容量を測定し
て所定の演算を行うことにより、オープン箇所の検出が
可能となる。

【００１７】また、請求項３のテスタは、テスタと複数
の導体パターンとの接続をプロービング部によって行う
とともに、このプロービング部を介した導体パターンと
上述した直流電圧印加手段等との接続を、コンラローラ
の切り替え制御によりリレーによって切り替えている。
従って、検査対象となる複数の導体パターンにプロービ
ング部をセットした後は、コントローラによる制御によ
って上述したショート箇所の検出やオープン箇所の検出
を自動化して行うことが可能となり、検査に要する手間
を大幅に低減することができる。また、検査の自動化が
可能となることにより、その後のリペア作業までを含め
て自動化することもでき、この場合にはリペアまでの全
工程に要する時間の大幅な短縮が可能となる。

【００１８】

【実施例】以下、図面に基づいて本発明の一実施例につ
いて詳細に説明する。

【００１９】（１）オープン・ショートテスタの構成 図１は、本実施例のオープン・ショートテスタの全体構
成を示す図である。同図に示すオープン・ショートテス
タは、 (1)ＬＣＤ基板１００上に形成されたゲート電極
あるいはドレイン電極がオープンとなっているか否かの
判定、 (2)ゲート電極間あるいはドレイン電極間がショ
ートしているた否かの判定、 (3)これらの欠陥位置の特
定を行うものである。

【００２０】本実施例のオープン・ショートテスタは、
コントローラ１０，入出力装置１２，ディスク装置１
４，プリンタ１６，ＡＣソース電源２０，ＤＣソース電
源２２，リレーボード２４，２６，計測アンプ２８，リ
レーコントローラ３０，プロービング基板３２，電源ユ
ニット３４，ＧＰＩＢインタフェース（ＧＰＩＢ Ｉ／
Ｆ）３６を含んで構成されている。

【００２１】コントローラ１０は、テスタ全体の動作を
制御するものであり、マイクロプロセッサを含むコンピ
ュータ本体により構成される。入出力装置１２は、コン
トローラ１０に対するデータの入出力を行うためのもの
であり、キーボードとディスプレイにより構成されてい
る。ディスク装置１４は、テストを行うための初期デー
タやテスト結果等の各種データを記憶しておくものであ
り、プリンタ１６はそれらの各種データを記録紙に印刷
する。

【００２２】ＡＣソース電源２０は、所定周波数の交流
電圧をＬＣＤ基板１００の各ゲート電極あるいはドレイ
ン電極に印加するものであり、例えば、同時に２か所に
交流電圧を印加可能な２つのソース源を含んでいる。こ
のＡＣソース電源２０は、主にゲート電極あるいはドレ
イン電極のオープン箇所を特定するために用いられる。

【００２３】ＤＣソース電源２２は、所定の直流電圧を
ＬＣＤ基板１００の各ゲート電極あるいはドレイン電極
に印加するものであり、例えば、同時に２か所に直流電
圧を印加可能な２つのソース源を含んでいる。このＤＣ
ソース電源２２は、上述したオープン箇所の特定以外、
すなわちゲート線等のオープン状態およびショート状態
を検出するとともにショート箇所を特定するに用いられ
る。

【００２４】リレーボード２４は、ＬＣＤ基板１００上
に形成されている複数のゲート電極のそれぞれに１対１
に対応する複数のリレーによって構成されている。この
リレーボード２４の各リレーを切り替えることにより、
必要に応じてＡＣソース電源２０あるいはＤＣソース電
源２２又は後述する計測アンプ２８が、プロービング基
板３２の複数のプローブ針（後述する）を介して、ＬＣ
Ｄ基板１００内の各ゲート電極に電気的に接続される。

【００２５】同様に、リレーボード２６は、ＬＣＤ基板
１００上に形成されている複数のドレイン電極のそれぞ
れに１対１に対応する複数のリレーによって構成されて
いる。このリレーボード２６の各リレーを切り替えるこ
とにより、必要に応じてＡＣソース電源２０あるいはＤ
Ｃソース電源２２又は計測アンプ２８が、プロービング
基板３２の複数のプローブ針を介して、ＬＣＤ基板１０
０内の各ドレイン電極に電気的に接続される。

【００２６】プロービング基板３２は、ＬＣＤ１００の
各ゲート電極の両端および各ドレイン電極の両端に接触
させる複数のプローブ針を有しており、本実施例のオー
プン・ショートテスタをＬＣＤ基板１００内の各電極に
接続するためのものである。なお、プロービング基板３
２の詳細構造およびプロービング基板３２とＬＣＤ基板
１００との接続方法の詳細については後述する。

【００２７】リレーコントローラ３０は、リレーボード
２４，２６に含まれる各リレーのオンオフ動作を制御す
るためのものである。具体的には、各リレーをオン状態
とする場合には、各リレーを構成するリレーコイルに対
して通電を行ってリレー接点を閉じる制御を行う。

【００２８】計測アンプ２８は、ＬＣＤ１００のゲート
電極あるいはドレイン電極に流れる電流を計測するため
のものであり、上述した電流を微小電圧に変換する抵抗
と、この抵抗の両端電圧を増幅する内蔵アンプと、この
増幅出力に対して所定のサンプリングを行った後にデジ
タルデータに変換するＡ／Ｄ（アナログ−デジタル）コ
ンバータとを含んでおり、検出した電流を例えば１６ビ
ットのデジタルデータに変換して出力する。

【００２９】電源ユニット３４は、上述した各構成に対
して動作電圧を印加するためのものである。ＧＰＩＢイ
ンタフェース３６は、例えばレーザリペア装置と本実施
例のオープン・ショートテスタとをＧＰＩＢによって接
続するためのものである。

【００３０】上述したコントローラ１０，ＧＰＩＢイン
タフェース３６，ＡＣソース電源２０，ＤＣソース電源
２２，計測アンプ２８，リレーコントローラ３０，電源
ユニット３４は、ＰＣ ＢＵＳ３８を介してバス接続さ
れており、コントローラ１０から他の構成回路に対して
指示や測定結果の入出力が行われるようになっている。

【００３１】また、入出力装置１２，ディスク装置１
４，プリンタ１６のそれぞれは、コントローラ１０に接
続されており、コントローラ１０と入出力装置１２等と
の間でデータの入出力が行われるようになっている。

【００３２】図２は、上述したプロービング基板３２を
示す斜視図である。また、図３はプローブ針よりなる接
子の概略を説明するための図である。

【００３３】これらの図に示すように、プロービング基
板３２は、この下方に位置するＬＣＤ基板１００の全体
を一度に被うことができるように、このＬＣＤ基板１０
０よりもやや広い面積を有している。

【００３４】このＬＣＤ基板１００は、例えばソーダガ
ラスにより形成されており、その表示面１１６の外側周
辺部の長辺に相当する部分には、例えば１００μｍ×１
００μｍの大きさのドレイン用の電極パッド１０８を、
例えば数１００μｍの間隔で例えば１６０個並べて形成
したパッド群Ｇが適当な間隔で６群（図中においては３
群のみ示す）配置されている。従って、２つの長辺には
それぞれ例えば９６０個の電極パッド１０８が形成され
ている。

【００３５】また、表示面１１６の外側の周辺部の一辺
の短辺側には、上述したと同様な間隔で例えば４８０個
のゲート用の電極パッド１０８が形成されている。

【００３６】そして、このＬＣＤ基板１００を検査する
ことになるプロービング基板３２は、その中心部にＬＣ
Ｄ基板１００の表示面１１６の大きさとほぼ同じ大きさ
の開口部１２４を有しており、プロービング基板３２
は、この開口部１２４の端縁に沿って多数配置された接
子として、例えばタングステンあるいは鉄線を金メッキ
したサイファ（商品名）等よりなる直径、例えば１００
μｍのプローブ針１２６と、このプローブ針１２６を保
持して位置決めする基板１２８と、この基板１２８を取
り付け支持固定する支持板１３０とを含んで構成されて
いる。

【００３７】上述したプローブ針１２６は、図３に示す
ように、ＬＣＤ基板１００の電極パッド１０８の設置位
置と対応するように、基板１２８の開口端部１３０にそ
の長手方向に沿ってグループ分けされて多数設けられて
いる。各プローブ針群Ｇ１は、上述したパッド群Ｇと同
様に１６０本のプローブ針１２６により構成されるが、
図３では説明を簡単にするために５本のプローブ針１２
６のみを示した。

【００３８】このように配置された各プローブ針１２６
を外側から挟み込むように押さえ板１３４を取り付け
る。しかも、この押さえ板１３４を取り付けた状態で、
内部のプローブ針１２６が僅かに移動できるようにして
おくことで、プローブ針１２６の先端がＬＣＤ基板１０
０の電極パッド１０８に接触した状態でプローブ針１２
６全体が撓んで、プローブ針１２６と電極パッド１０８
との間の確実な電気的接触が可能となる。

【００３９】（２）オープン・ショートテスタの動作原
理 次に、本実施例のオープン・ショートテスタの動作原理
の概略を説明する。なお、テスタに接続されるＬＣＤ基
板１００には、ゲート電極あるいはドレイン電極の接続
状態に応じた２種類のタイプがある。具体的には、各ゲ
ート電極あるいは各ドレイン電極が１本１本分離した状
態で形成されているタイプと、各ゲート電極あるいは各
ドレイン電極の一方端が、例えば１本おきに交互に接続
されたガードリングを有するタイプがある。ガードリン
グが付いている場合には、実際に液晶を封入してＬＣＤ
を完成させる際にこのガードリングを切り離す必要があ
る。

【００４０】（２ａ）ライン導通テスト まず、各ゲート電極あるいは各ドレイン電極がオープン
状態にないか否かを検査する導通テストの動作原理につ
いて説明する。なお、以下の説明はゲート電極の導通テ
スト等について行うが、ドレイン電極についても全く同
様に考えることができる。

【００４１】図４は、導通テストおよび後述する絶縁テ
ストの原理を説明するための図であり、隣接して配置さ
れた２本のゲート電極を示す等価回路である。

【００４２】同図において、「ａ，ｂ」は、一本のゲー
ト電極（Ｌ１）の両端に設けられた電極パッド１０８を
示している。これらの電極パッド１０８間に形成された
ゲート電極Ｌ１は、実際は一本の導体であるが、ここで
は抵抗値Ｒ１，Ｒ２の２つの部分に便宜上分けて考え
る。一本のゲート電極のライン抵抗をＲL とすれば、 ＲL ＝Ｒ１＋Ｒ２ …（１） となる。

【００４３】同様に、「ｃ，ｄ」は、このゲート電極に
隣接して配置された一本のゲート電極（Ｌ２）の両端に
設けられた電極パッド１０８を示している。これらの電
極パッド１０８間に形成されたゲート電極Ｌ２も実際は
一本の導体であるが、ここでは抵抗値Ｒ３，Ｒ４の２つ
の部分に便宜上分けて考える。一本のゲート電極のライ
ン抵抗はＲL であるので、 ＲL ＝Ｒ３＋Ｒ４ …（２） となる。

【００４４】また、同図の「Ｖ１」は、リレーボード２
４（ドレイン電極の場合はリレーボード２６）及びプロ
ービング基板３２を介して、ゲート電極Ｌ１の一方の電
極パッド１０８に接続されるＤＣソース電源２２を表し
ており、その印加電圧（直流電圧）がＶ１であることを
示している。同様に、「Ｖ２」はゲート電極Ｌ２の一方
の電極パッド１０８に接続されるＤＣソース電源２２を
表しており、その印加電圧がＶ２であることを示してい
る。

【００４５】また、同図の「Ｍ１」は、リレーボード２
４（ドレイン電極の場合はリレーボード２６）及びプロ
ービング基板３２を介して、ゲート電極Ｌ１の他方の電
極パッド１０８に接続される計測アンプ２８を表してお
り、その検出電流値がＭ１であることを示している。同
様に、「Ｍ２」はゲート電極Ｌ２の他方の電極パッド１
０８に接続される計測アンプ２８を表しており、その検
出電流値がＭ２であることを示している。

【００４６】このような配線状態において、ゲート電極
Ｌ１の一方端側に電圧Ｖ１を印加し、そのとき他方端側
で電流Ｍ１を測定する。そして、この電流測定により求
めたゲート電極Ｌ１の抵抗Ｖ１／Ｍ１が、ゲート電極Ｌ
１の設計上の（あるいは正常状態の確認が終了したゲー
ト電極の）ライン抵抗ＲL とほぼ等しいか否かを比較す
る。上述したＶ１／Ｍ１の値が設計上のライン抵抗ＲL
より大きい場合には、ゲート電極Ｌ１の一部がオープン
状態にあると判定される。

【００４７】同様に、ゲート電極Ｌ２の一方端側に電圧
Ｖ２を印加し、そのとき他方端側で電流Ｍ２を測定す
る。そして、この電流測定により求めたゲート電極Ｌ２
の抵抗Ｖ２／Ｍ２が、ゲート電極Ｌ２の設計上のライン
抵抗ＲL とほぼ等しいか否かを比較する。上述したＶ２
／Ｍ２の値が設計上のライン抵抗ＲL より大きい場合に
は、ゲート電極Ｌ２の一部がオープン状態にあると判定
される。

【００４８】なお、このライン導通テストは、ガードリ
ングの有無に関係なく行うことができる。

【００４９】（２ｂ）ライン間絶縁テスト（ガードリン
グ無し） 次に、ガードリングがない場合であって、隣接するゲー
ト電極間がショートしていないか否かを検査するライン
間絶縁テストの動作原理について説明する。

【００５０】図４において、「ＲLL」は隣接するゲート
電極間のリーク抵抗を示している。同図に示す場合に
は、ゲート電極Ｌ１の左端から抵抗Ｒ１を有する位置と
ゲート電極Ｌ２の左端から抵抗Ｒ３を有する位置とがリ
ーク抵抗ＲLLを有してショートしている。

【００５１】このような配線状態（ショート状態）にお
いて、ゲート電極Ｌ１の左端にＤＣソース電源２２によ
って電圧Ｖ１を印加し、そのときゲート電極Ｌ２の左端
に計測アンプ２８を接続して電流値Ｍ２を計測する。こ
の測定によって得られる抵抗Ｖ１／Ｍ２を使ってリーク
抵抗ＲLLを求めると、 ＲLL＝Ｖ１／Ｍ２−（Ｒ１＋Ｒ３） …（３） となる。

【００５２】実際にはリーク箇所が分からなければ（Ｒ
１＋Ｒ３）を求めることはできないが、リークがなけれ
ばＶ１／Ｍ２が非常に大きな値となる。従って、リーク
抵抗ＲLLも大きな値となり、ゲート電極Ｌ１とＬ２との
間がショートしていないと判断することができる。

【００５３】同様に、ゲート電極Ｌ２の右端にＤＣソー
ス電源２２によって電圧Ｖ２を印加し、そのときゲート
電極Ｌ１の右端に計測アンプ２８を接続して電流値Ｍ１
を計測する。この測定によって得られる抵抗Ｖ２／Ｍ１
を使ってリーク抵抗ＲLLを求めると、 ＲLL＝Ｖ２／Ｍ１−（Ｒ２＋Ｒ４） …（４） となる。従って、上述した場合と同様に、Ｖ２／Ｍ１が
非常に大きな値となれば、ゲート電極Ｌ１とＬ２との間
がショートしていないと判断することができる。

【００５４】あるいは、上述した式（３）と式（４）の
両辺をそれぞれ加えて、 ２ＲLL＝Ｖ１／Ｍ２＋Ｖ２／Ｍ１−（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４） ＝Ｖ１／Ｍ２＋Ｖ２／Ｍ１−２ＲL …（５） となる。従って、Ｖ１／Ｍ２とＶ２／Ｍ１を求めること
により、正確にリーク抵抗ＲLLを求め、この抵抗値が所
定の値より大きい場合に、ゲート電極Ｌ１とＬ２との間
がショートしていないと判断するようにしてもよい。

【００５５】（２ｃ）ライン間絶縁テスト（ガードリン
グあり） 次に、ガードリングがある場合であって、隣接するゲー
ト電極間がショートしていないか否かを検査するライン
間絶縁テストの動作原理について説明する。

【００５６】図６は、ガードリングを有する場合の絶縁
テストの原理を説明するための図であり、隣接して配置
された３本のゲート電極を示す等価回路である。奇数番
目のゲート電極の一方端（左端）同士、あるいは偶数番
目のゲート電極の一方端（右端）同士がガードリングに
よって接続された状態が示されている。

【００５７】同図において、「ａ〜ｆ」のそれぞれはゲ
ート電極の端部に設けられた電極パッド１０８であり、
「Ｒ１〜Ｒ６」のそれそれはゲート電極を適当な位置で
仮想的に分割した場合の各分割部分の抵抗である。ま
た、「ＲLL１」はリーク抵抗を、Ｒg1，Ｒg2はガードリ
ングの抵抗を示している。

【００５８】同図に示す回路においては、ゲート電極Ｌ
１とＬ２との間に絶縁不良によるリークがなくても、ゲ
ート電極Ｌ２とＬ３との間のリーク抵抗ＲLL１によって
発生したリーク電流がガードリングの抵抗Ｒg1を通して
発生することになり、どのゲート電極間で実際に発生し
ているリークなのかを判定することができない。

【００５９】このようなリーク箇所を判定する方法とし
ては、ａ−ｃ間，ｃ−ｅ間，ｂ−ｄ間，ｄ−ｆ間の電流
値を測定し、最小のリーク経路を求めることで実際にリ
ークしているラインを判定することが可能となる。

【００６０】すなわち、隣接する電極パッド１０８にＤ
Ｃソース電源２２と計測アンプ２８のそれぞれを接続し
て測定したライン間抵抗は、 Ｒa-c ＝Ｒg1＋Ｒ５＋ＲLL１＋Ｒ３ …（６） Ｒc-e ＝ Ｒ５＋ＲLL１＋Ｒ３ …（７） Ｒb-d ＝Ｒg1＋Ｒ５＋ＲLL１ ＋Ｒ４＋Ｒ１＋Ｒ２ …（８） Ｒd-f ＝ ＲLL１ ＋Ｒ４ ＋Ｒ６ …（９） となる。従って、この中ではＲc-e あるいはＲd-f が最
小となり、ゲート電極Ｌ２とＬ３との間がリークしてい
ると判断することができる。なお、リークが発生してい
ない場合にはＲLL１が非常に大きな値となるため、各ラ
イン間抵抗も非常に大きな値となり、これによりリーク
が発生していないことを判断することができる。

【００６１】（２ｄ）ショート位置の検出 次に、ライン間絶縁テストにおいてリークが発見された
後に、このショート位置の特定を行う動作原理について
説明する。

【００６２】上述した（３）式を変形して、 Ｖ１／Ｍ２＝ＲLL＋Ｒ１＋Ｒ３ …（１０） となる。ここで、実際のゲート電極間の距離はパターン
幅（ゲート電極の長手方向の距離）に比較して極端に短
いため、リーク抵抗ＲLLは非常に小さく、無視すること
ができる。また、実際に２本のゲート電極間がショート
する場合は、抵抗Ｒ１とＲ３とはほとんど等しいため、
Ｒ１＝Ｒ３となる。これらに基づいて、（１０）式を変
形して、 Ｒ１＝Ｖ１／（２×Ｍ２） …（１１） 従って、ゲート電極の左端からショート位置までの距離
Ｙ１を、各ゲート電極のパターン幅Ｘおよびライン抵抗
ＲL 等を用いて表すと、 Ｙ１＝（Ｒ１／ＲL ）×Ｘ ＝（２×Ｍ２／（Ｖ１×ＲL ））×Ｘ …（１２） となる。ここで、ＲL とＸは既知であるため、図４のａ
に印加する直流電圧Ｖ１とｃにおける測定電流Ｍ２とに
基づいて、距離Ｙ１を求めることができ、ショート箇所
を特定することができる。

【００６３】同様に、ゲート電極の右端からショート位
置までの距離Ｙ２を、各ゲート電極のパターン幅Ｘおよ
びライン抵抗ＲL 等を用いて表すと、 Ｙ２＝（２×Ｍ１／（Ｖ２×ＲL ））×Ｘ …（１３） となり、図４のｄに印加する直流電圧Ｖ２とｂにおける
測定電流Ｍ１とに基づいて、距離Ｙ２を求めることがで
き、ショート箇所を特定することができる。

【００６４】ショート幅が短い場合には、上述したＹ１
とＹ２を加えた値（Ｙ１＋Ｙ２）はゲート電極のパター
ン幅Ｘとほぼ等しくなる。

【００６５】一方、ショート幅が長くなると、測定値か
ら直接ショート箇所を算出しようとすると誤差を生じる
ことになる。すなわち、Ｙ３＝Ｘ−（Ｙ１＋Ｙ２）がシ
ョート幅による影響として現れることになる。また、２
本のゲート電極間の複数箇所にショートが発生している
場合も同様に誤差を生じることになる。

【００６６】なお、上述したショート位置の検出は、ガ
ードリングの有無に関係なく行うことができる。例えば
図６に示すようなガードリングがある場合であって、複
数組のゲート電極間にリークがある場合には、リーク抵
抗ＲLLを求める際に測定精度に影響がでることになる
が、ショート位置の検出精度には影響はなく、正確にシ
ョート位置を特定することができる。

【００６７】（２ｅ）オープン位置の検出 次に、ライン導通テストにおいてオープンが発見された
後に、このオープン位置の特定を行う動作原理について
説明する。

【００６８】基本的には、２本のゲート電極により構成
されるコンデンサを想定し、ゲート電極のオープンによ
って分割された２つのコンデンサの容量比を求めること
により、オープン箇所の特定を行うものである。

【００６９】図５は、オープン位置の特定を行う動作原
理を説明するための図であり、隣接して配置された２本
のゲート電極にＡＣソース電源２０と計測アンプ２８と
を接続した場合の等価回路が示されている。

【００７０】同図において、「ＡＣＶ１，ＡＣＶ２」の
それぞれは、ＡＣソース電源２０から印加される交流電
圧であり、選択的にｃで示された電極パッドとｄで示さ
れた電極パッドに対して印加される。

【００７１】「ＲF 」は計測アンプ２８の内蔵アンプと
並列接続される抵抗であり、内蔵アンプの出力を積分す
るために使用される。すなわち、コンデンサに交流電圧
を印加することにより、入力された交流電圧を微分した
信号が出力されるため、この微分出力を積分してコンデ
ンサの容量を求めるために、ＲF で表された抵抗と計測
アンプ２８の内蔵アンプが使用される。

【００７２】また、「Ｃx1，Ｃx2」のそれぞれは、２本
のゲート電極の容量であり、前者がオープン箇所よりも
左側の容量を、後者がオープン箇所よりも右側の容量を
表している。従って、オープン箇所の幅が狭い場合に
は、これらを加えた値（Ｃx1＋Ｃx2）はほぼゲート電極
間の全容量Ｃx に等しくなる。なお、「Ｃx0」はオープ
ン箇所を挟んだ同一ゲート電極間の容量である。

【００７３】先ず、このような接続を行って正常な（オ
ープンのない）ゲート電極間の容量ＣL を測定する。右
端（ｂ及びｄ）をオープンとし、ｃ点にＡＣソース電源
２０からの交流電圧ＡＣＶ１を印加する。このとき、ａ
点に測定アンプ２８を接続し、この測定アンプ２８の内
蔵アンプの出力電圧Ｖout を測定する。このとき流れる
電流をｉとすれば出力電圧Ｖout0は、 Ｖout0＝ＲF ×ｉ …（１４） となる。ここで、抵抗Ｒ１に流れる電流はアンプゲイン
が充分高ければ無視できるので、 ｉ＝ｊω×ＣL ×ＡＣＶ１ …（１５） となる。従って、

【数１】 となる。

【００７４】ＣL について求めると、

【数２】 となる。

【００７５】仮に、ｃ−ｄ間に断線があり、Ｃx0なる容
量が入った場合のアンプの増幅出力Ｖout1は、

【数３】 となる。Ｃx0は、Ｃx1，Ｃx2に比べて充分小さな値であ
り、Ｃx0＝０として扱うことができるので、これを（１
８）式に代入して変形すると、

【数４】 となる。（１７）式および（１９）式より、ＣL とＣx1
との比はＶout0とＶout1との比に等しくなるので、ゲー
ト電極の左端から断線箇所までの距離Ｙ１は、 Ｙ１＝Ｘ×（Ｃx1／ＣL ） ＝Ｘ×（Ｖout1／Ｖout0） …（２０） となる。

【００７６】同様に、図５のｄ点にＡＣソース電源２０
を、ｂ点に計測アンプ２８をそれぞれ接続することによ
り、ゲート電極の右端から断線箇所までの距離Ｙ２も求
めることができる。断線箇所の幅が狭い場合には、Ｙ１
とＹ２を加えた値がゲート電極のパターン幅Ｘにほぼ等
しくなる。

【００７７】なお、図６に示すようなガードリングがあ
る場合には、ゲート電極全ての容量が並列に接続される
ことになるため、算出した容量は１組のゲート電極間の
容量よりも大きな値となる。但し、この場合であっても
容量比、すなわち検出する電圧比（Ｖout1／Ｖout0）に
基づいて断線箇所までの距離を求めればよい。

【００７８】また、同一ライン上に複数箇所のオープン
がある場合には、ゲート電極の左端あるいは右端から最
初のオープン箇所までの距離を求めることができる。

【００７９】（３）オープン・ショートテスタの動作 次に、図１に構成を示した本実施例のオープン・ショー
トテスタによる一連のテスト動作について説明する。

【００８０】図７〜図９のそれぞれは、一連のテスト動
作の流れを示す図であり、特に図７には全体の流れが、
図８にはオープン箇所特定の流れが、図９にはショート
箇所特定の流れが示されている。以下、これらの図を参
照しながら、本実施例のオープン・ショートテスタの動
作を説明する。

【００８１】図２および図３に構造を示すプロービング
基板３２をＬＣＤ基板１００に取り付けた状態におい
て、まず、いずれかのゲート電極Ｌn （全てのゲート電
極について終了した場合にはドレイン電極Ｌn ）につい
てライン導通テストを行う（ステップ７０１）。

【００８２】具体的には、コントローラ１０からリレー
コントローラ３０に指示を送り、図４に示した接続状態
となるように、ＤＣソース電源２２および計測アンプ２
８を接続する。そして、ＤＣソース電源２２から所定の
直流電圧Ｖ１をゲート電極の一方端に印加し、このとき
他方端に接続された計測アンプ２８の出力電圧をコント
ローラ１０によって読み取ることにより、電流Ｍ１を計
測する。

【００８３】次に、ステップ７０１の導通テストで着目
したゲート電極にオープン箇所がないかどうかを判断す
る（ステップ７０２）。この判断はコントローラ１０に
より行われる。

【００８４】オープン箇所がない場合には肯定判断が行
われ、次に、着目しているゲート電極Ｌn とこれに隣接
するゲート電極Ｌn+1 との間の絶縁テストを行う（ステ
ップ７０３）。

【００８５】上述したステップ７０１の導通テストで用
いた図４の接続状態を維持したまま、ＤＣソース電源２
２から所定の直流電圧Ｖ１を一方のゲート電極の端部に
印加し、このとき他のゲート電極の端部に接続された計
測アンプ２８の出力電圧をコントローラ１０によって読
み取ることにより、電流Ｍ２を計測する（あるいは、Ｖ
２とＭ１との組み合わせを用いてもよい）。そして、上
述した（３）〜（５）式のいずれかを用いてリーク抵抗
ＲLLを求める。

【００８６】次に、ステップ７０３のライン間絶縁テス
トで着目した２本のゲート電極ＬnとＬn+1 との間にリ
ーク（ショート）がないかどうかを判断する（ステップ
７０４）。この判断はコントローラ１０により行われ
る。

【００８７】ショートがない場合には肯定判断が行わ
れ、次に、２番目のゲート電極Ｌn+1についてライン導
通テストを行う（ステップ７０５）。

【００８８】上述したステップ７０１の導通テストで用
いた図４の接続状態を維持したまま、ＤＣソース電源２
２から所定の直流電圧Ｖ２をゲート電極Ｌn+1 の一方端
に印加し、このとき他方端に接続された計測アンプ２８
の出力電圧をコントローラ１０によって読み取ることに
より、電流Ｍ２を計測する。

【００８９】次に、ステップ７０５の導通テストで着目
したゲート電極Ｌn+1 にオープン箇所がないかどうかを
判断する（ステップ７０６）。この判断はコントローラ
１０により行われる。

【００９０】オープン箇所がない場合には肯定判断が行
われ、次に、コントローラ１０は全てのゲート電極およ
びドレイン電極について上述した各ステップの処理が終
了したか否かを判断する（ステップ７０７）。終了した
場合には肯定判断が行われ、全体のテスト動作が終了す
る。

【００９１】また、全ての電極が終了していない場合に
はステップ７０７で否定判断が行われ、次に、コントロ
ーラ１０は図４に示した接続状態をゲート電極あるいは
ドレイン電極を１ライン分ずらすシフト動作を行う（ス
テップ７０８）。すなわち、コントローラ１０からリレ
ーコントローラ３０に指示を送り、１ライン分ずれた２
本のゲート電極（あるいはドレイン電極）について図４
に示した接続状態となるように、ＤＣソース電源２２お
よび計測アンプ２８を接続する。

【００９２】以後、ステップ７０１に戻って、全てのゲ
ート電極およびドレイン電極に対してライン導通テスト
およびライン間絶縁テストが繰り返される。

【００９３】また、上述したステップ７０２あるいは７
０６（オープン箇所ありか否かの判定）において否定判
断が行われると、オープン箇所を特定するために図８の
処理が開始される。なお、オープン箇所のない正常なゲ
ート電極間の容量ＣL 、およびこのときの計測アンプ２
８の出力電圧Ｖout0は予め測定しておくものとする。

【００９４】まず、コントローラ１０は、リレーコント
ローラ３０に指示を送り、図５に示した接続状態となる
ように、ＡＣソース電源２０および計測アンプ２８を接
続する（ステップ８０１）。

【００９５】次に、コントローラ１０は、ＡＣソース電
源２０から所定の交流電圧ＡＣＶ１を一方のゲート電極
Ｌn+1 の端部に印加し、このとき他方のゲート電極Ｌn
の端部に接続された計測アンプ２８の出力電圧Ｖout1を
読み取る。そして、Ｃx1／ＣL ＝Ｖout1／Ｖout0の関係
よりＣx1を求める（ステップ８０２）。

【００９６】同様にして、コントローラ１０は、ＡＣソ
ース電源２０から所定の交流電圧ＡＣＶ２を一方のゲー
ト電極Ｌn+1 の端部に印加し、このとき他方のゲート電
極Ｌn の端部に接続された計測アンプ２８の出力電圧Ｖ
out2を読み取る。そして、Ｃx2／ＣL ＝Ｖout2／Ｖout0
の関係よりＣx2を求める（ステップ８０３）。

【００９７】次に、コントローラ１０は、上述したステ
ップ８０２，８０３で求めたＣx1とＣx2とを加算した値
がＣL にほぼ等しいか否かを判定する（ステップ８０
４）。ほぼ等しくない場合には、一方のゲート電極等に
複数のオープン箇所がある、あるいはオープン箇所の幅
が広い復合エラーであり、その旨を入出力装置１２のデ
ィスプレイおよびプリンタ１６から出力する（ステップ
８０５）。

【００９８】Ｃx1とＣx2とを加算した値がＣL にほぼ等
しい場合にはステップ８０４で肯定判断が行われ、次
に、コントローラ１０は上述した（２０）式に基づいて
オープン箇所を算出し（ステップ８０６）、この算出結
果を入出力装置１２のディスプレイおよびプリンタ１６
から出力する（ステップ８０７）。

【００９９】このようにしてオープン箇所の特定が終了
した後、上述したステップ７０７に戻って処理が繰り返
される。

【０１００】なお、図６に示すようなガードリングがあ
る場合には、ガードリングの位置とＡＣソース電源２
０，計測アンプ２８の接続位置との関係が重要となるた
め、必要に応じて１ライン分接続状態をずらす操作を行
って、上述した２つの容量Ｃx1，Ｃx2を求めるようにす
る。

【０１０１】また、上述したステップ７０４（ショート
箇所ありか否かの判定）において否定判断が行われる
と、ショート箇所を特定するために図９の処理が開始さ
れる。なお、ガードリングなしの場合を以下に示す。

【０１０２】まず、コントローラ１０は、ＤＣソース電
源２２から所定の直流電圧Ｖ１を一方のゲート電極Ｌn
の端部に印加し、このとき他方のゲート電極Ｌn+1 の端
部に接続された計測アンプ２８の出力電圧を読み取るこ
とにより、電流Ｍ２を測定する。そして、この測定結果
により、図４に示すａ−ｃ間の抵抗Ｒa-c （＝Ｖ１／Ｍ
２）を求める（ステップ９０１）。

【０１０３】同様に、コントローラ１０は、ＤＣソース
電源２２から所定の直流電圧Ｖ２を一方のゲート電極Ｌ
n+1 の端部に印加し、このとき他方のゲート電極Ｌn の
端部に接続された計測アンプ２８の出力電圧を読み取る
ことにより、電流Ｍ１を測定する。そして、この測定結
果により、図４に示すｂ−ｄ間の抵抗Ｒb-d （＝Ｖ２／
Ｍ１）を求める（ステップ９０２）。

【０１０４】次に、コントローラ１０は、上述したステ
ップ９０１，９０２で求めた抵抗Ｒa-c とＲb-d とを加
算した値がライン抵抗ＲL の２倍にほぼ等しいか否かを
判定する（ステップ９０３）。

【０１０５】ほぼ等しい場合には肯定判断が行われ、次
に、コントローラ１０は上述した（１２）式を用いて、
左端からリーク箇所までの距離Ｙ１を算出し（ステップ
９０４）、この算出結果を入出力装置１２のディスプレ
イおよびプリンタ１６から出力する（ステップ９０
５）。

【０１０６】また、上述した抵抗Ｒa-c とＲb-d とを加
算した値がライン抵抗ＲL にほぼ等しくない場合にはス
テップ９０３で否定判断が行われる。この場合は、リー
ク箇所が幅を持ってショートしている場合や、複数箇所
がショートしている場合であるので、上述した（１２）
式を用いて左端からリーク箇所までの距離Ｙ１を算出す
ると同時に、上述した（１３）式を用いて右端からリー
ク箇所までの距離Ｙ２を算出し（ステップ９０６）、こ
れらの算出結果を入出力装置１２のディスプレイおよび
プリンタ１６から出力する（ステップ９０７）。

【０１０７】このようにしてショート箇所の特定が終了
した後、図７に示したステップ７０７に戻って処理が繰
り返される。

【０１０８】なお、図６に示すようなガードリングがつ
いている場合には、ショート箇所を含む２本のゲート電
極あるいはドレイン電極が予め分かっていないので、ス
テップ９０１の処理の前に、上述した「（２ｃ）ライン
間絶縁テスト（ガードリングあり）」で示した手順に従
って、ショートが発生している２本のゲート電極等を特
定しておく必要がある。

【０１０９】このように、本実施例のオープン・ショー
トテスタは、一般的に行われているライン導通テストと
ライン間絶縁テストの他にオープン箇所およびショート
箇所の特定を行うことができる。また、特定した不良箇
所をＧＰＩＢインタフェース３６を介してレーザリペア
装置に送り、不良箇所の自動修復を行うことも可能とな
る。従って、不良箇所の修復までを含めた全工程を自動
化することができ、全工程に要する時間を短縮すること
ができる。

【０１１０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【０１１１】例えば、本実施例のオープン・ショートテ
スタは、ＬＣＤ基板のゲート電極及びドレイン電極のオ
ープン及びショートを両方を検査するためのものである
が、いずれか一方のみを検査するようにしてもよい。ま
た、単純マトリクス方式のＬＣＤ基板の走査電極あるい
は信号電極のオープン・ショートを検査する場合も全く
同様に考えることができる。また、ＬＣＤ基板の導体パ
ターン以外の導体パターン、例えば半導体メモリやＤＳ
Ｐ等の内部の微細配線やフレキシブル基板上の配線等の
導体パターンについても適用することができる。

【０１１２】

【発明の効果】このように、請求項１の発明によれば、
ショートした２本の導体パターンの内の一方の導体パタ
ーンの端部に直流電圧印加手段により所定の直流電圧を
印加し、前記ショート箇所で折り返される電流を電流測
定手段によって他方の導体パターンの端部で測定してい
る。そして、ショート箇所算出手段によって、この印加
電圧値を測定電流値で除算することにより端部からショ
ート箇所までの抵抗値を求め、既知の導体パターンの抵
抗値との比を求めることにより、ショート箇所の検出が
可能となる。

【０１１３】また、請求項２の発明によれば、一部がオ
ープンとなった導体パターンの一方端に交流電圧印加手
段により所定の交流電圧を印加し、この導体パターンに
隣接する導体パターンの電圧を電圧測定手段によって測
定している。そして、オープン箇所算出手段によって、
これらの電圧比に基づいて上述したコンデンサの容量を
求め、オープン部分のない２つの導体パターン間の既知
の容量との比を求めることにより、オープン箇所の検出
が可能となる。

【０１１４】また、請求項３の発明によれば、テスタと
複数の導体パターンとの接続をプロービング部によって
行うとともに、このプロービング部を介した導体パター
ンと上述した直流電圧印加手段等との接続をコンラロー
ラの切り替え制御によりリレーによって切り替えてお
り、検査対象となる複数の導体パターンにプロービング
部をセットした後は、コントローラによる制御によって
上述したショート箇所の検出やオープン箇所の検出を自
動化して行うことが可能であり、検査に要する手間を大
幅に低減することができる。また、検査の自動化が可能
となることにより、その後のリペア作業までを含めて自
動化することもでき、この場合にはリペアまでの全工程
に要する時間の大幅な短縮が可能となる。

【図面の簡単な説明】

【図１】本実施例のオープン・ショートテスタの全体構
成を示す図である。

【図２】プロービング基板の外観を示す斜視図である。

【図３】プローブ針よりなる接子の概略を説明するため
の図である。

【図４】導通テストおよび絶縁テストの原理を説明する
ための図である。

【図５】オープン位置の特定を行う動作原理を説明する
ための図である。

【図６】ガードリングを有する場合の絶縁テストを説明
するための図である。

【図７】本実施例のオープン・ショートテスタのテスト
動作の全体の流れを示す図である。

【図８】テスト時のオープン箇所特定動作の流れを示す
図である。

【図９】テスト時のショート箇所特定動作の流れを示す
図である。

【符号の説明】

１０ コントローラ ２０ ＡＣソース電源 ２２ ＤＣソース電源 ２４，２６ リレーボード ２８ 計測アンプ ３０ リレーコントローラ ３２ プロービング基板 ３４ 電源ユニット

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数本が並列配置された導体パターンの
   絶縁テストを行うテスタにおいて、 一部がショートした２本の導体パターンの一方の端部に
   所定の直流電圧を印加する直流電圧印加手段と、 前記２本の導体パターンの他方であって前記直流電圧印
   加手段によって直流電圧が印加される側の端部を通して
   流れる電流の測定を行う電流測定手段と、 前記電流測定手段によって測定した電流値と前記直流電
   圧印加手段によって印加した電圧値とに基づいて、前記
   端部からショート箇所までの抵抗値を算出し、この算出
   した抵抗値に基づいて前記ショート箇所の特定を行うシ
   ョート箇所算出手段と、 を備えることを特徴とするテスタ。
2. 【請求項２】 複数本が並列配置された導体パターンの
   導通テストを行うテスタにおいて、 一部がオープンとなった導体パターンの一方端に交流電
   圧を印加する交流電圧印加手段と、 前記交流電圧印加手段によって前記導体パターンに交流
   電圧が印加されたときに、前記導体パターンに隣接する
   導体パターンの電圧を測定する電圧測定手段と、 前記電圧測定手段によって測定した電圧値と前記交流電
   圧印加手段によって印加した電圧値との比に基づいて、
   前記端部からオープン箇所までの導体パターンと前記隣
   接する導体パターンとの間の容量値を算出し、この算出
   した容量値に基づいて前記オープン箇所の特定を行うオ
   ープン箇所算出手段と、 を備えることを特徴とするテスタ。
3. 【請求項３】 請求項１又は２において、 前記導体パターンに対して電気的な接続を行うプロービ
   ング部と、 前記プロービング部に接続されており、前記直流電圧印
   加手段と前記電流測定手段を、あるいは前記交流電圧印
   加手段と前記電圧測定手段を接続する導体パターンの切
   り替えを行うリレーと、 前記ショート箇所算出手段あるいは前記オープン箇所算
   出手段を含み、前記リレーの切り替えを行うことによ
   り、前記導体パターンの全てについてショート箇所の特
   定を含む絶縁テストあるいはオープン箇所の特定を含む
   導通テストを行うコントローラと、 をさらに備えることを特徴とするテスタ。